CN114679161A - 一种适用于中低精度高速低功耗adc的三级比较器系统 - Google Patents

一种适用于中低精度高速低功耗adc的三级比较器系统 Download PDF

Info

Publication number
CN114679161A
CN114679161A CN202210372616.6A CN202210372616A CN114679161A CN 114679161 A CN114679161 A CN 114679161A CN 202210372616 A CN202210372616 A CN 202210372616A CN 114679161 A CN114679161 A CN 114679161A
Authority
CN
China
Prior art keywords
stage
charge
input
latch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210372616.6A
Other languages
English (en)
Inventor
王巍
赵汝法
熊德宇
樊琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Zhongyi Zhixin Technology Co ltd
Original Assignee
Chongqing Zhongyi Zhixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Zhongyi Zhixin Technology Co ltd filed Critical Chongqing Zhongyi Zhixin Technology Co ltd
Priority to CN202210372616.6A priority Critical patent/CN114679161A/zh
Publication of CN114679161A publication Critical patent/CN114679161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明请求保护一种适用于中低精度高速低功耗ADC的三级比较器系统，其包括第一级四输入两输出动态小信号前置放大器、第二级两输入两输出动态小信号前置放大器和锁存器，其中动态前置放大器包括输入差分对管、尾电荷源和电荷转向支路；锁存器包括输入级、锁存级和输出级。本发明的目的在于能够通过使比较器电路中的所有模块全部改进为动态结构，当没有控制时序输入时电路处于断路状态，消除静态电流，从而使功耗得到进一步降低。另一方面通过两级动态前置放大器自身的增益倍数压低了比较器输入端的失调电压，使比较器的精度得到保障。创新点在于相比较传统架构，本发明基于全动态三级结构对电路功耗和失调电压的降低有着显著的效果。

Description

一种适用于中低精度高速低功耗ADC的三级比较器系统
技术领域
本发明属于模拟集成电路领域，主要涉及到一种将传统静态比较器结构改为全动态带两级小信号前置放大器的结构，并利用动态小信号前置放大器的快速响应和自带一定增益的特性，以提高比较器工作速度，降低电路失调电压，并减小静态功耗。
背景技术
随着现代CMOS集成电路工艺的迅猛发展，社会对模拟集成电路的需求不仅没有像上世纪末专家们预言的那样被数字电路完全取代，反而呈现出蓬勃发展的趋势，究其原因是因为电路在使用和工作过程中不可避免的会遇到模拟信号和数字信号之间的转换，自然界中的信号从宏观上来讲都是模拟量，而计算机处理的是数字信号，如何将自然界中的模拟量转换为计算机能够处理的数字量就需要借助比较器将输入的模拟差分信号转换成数字电平，所以比较器大量用于模数转换器中(ADC)。
而近年来随着5G技术以及物联网时代的到来，数据规模开始迅速膨胀，人们对高速通信系统的需求越来越高。为了适应高速数据传输的要求，高速低功耗的比较器成为了实现高速数据传输的关键，比较器的速度、功耗、失调等性能对几乎所有电路的判决过程都有着至关重要的影响。同时对超低功耗、高速模数转换器的需求也在不断地推动比较器的发展，而在高速低功耗领域要求比较器能够最大限度地提高速度和能量利用效率。
相比于传统的静态比较器，动态比较器能够有效地降低再生阶段的锁存器响应时间，进而减小比较器整体传输时延，同时利用失调消除技术，显著降低了比较器的输入失调电压。动态比较器主要包含了锁存器和前置放大器，一些高精度构型还会额外附带失调消除回路，但同时会在输入端引入比较大的回踢噪声。而出于比较器建立时间的考虑，需要牺牲比较器的一部分直流增益来提高比较器的速度，将多个低增益的比较器级联可以弥补损失的直流增益。锁存器的传输延时定义为从电路的初始状态转换到稳定的最终状态所需要的时间，这个延时决定了锁存器的最快工作速度，而引入前置放大器能使这一延时得到改善，提高比较器的最大工作速度。
经过检索，申请公开号CN107342752A一种与标准CMOS工艺兼容的低功耗高速高精度比较器电路，其特征是：低功耗高速高精度比较器电路包括顺次连接输入采样开关、前置放大器、二级预放大器与锁存器；输入采样开关包括一对采样输入信号的开关和一对采样参考电压的开关；前置放大器采用共源共栅结构以减少输入端产生的误差，二级预放大器双端输入单端输出进一步提高放大倍数，二级放大器与前置放大器之间通过电容链接，来消除失调输入失调和输出失调，锁存器加快比较速度，输出结果并锁存，通过二级预放大器的输出状态控制锁存器的工作状态；其优越性在于：该低功耗高速高精度比较器电路可以大幅度地提高比较器的速度和精度。该型比较器电路最大的问题在于前置放大器以及二级预放大器为传统的共源共栅静态结构，在整个工作周期间静态电流无法切断，静态功耗占比过大，导致功耗难以进一步降低，而传统的静态放大器增益并不独立于输入信号，其工作性能会随着偏置条件的变化而漂移，且放大器建立稳定的工作状态需要更长的时间，而本发明的输入回路是受到钟控器件控制，首先消除了静态电流，功耗大幅降低，其次增益产生不再由输入回路主导，而是电荷转向支路的电容充放电产生，独立于输入信号，建立稳定的工作状态用时短，工作性能稳定。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种适用于中低精度高速低功耗ADC的三级比较器系统。本发明的技术方案如下：
一种适用于中低精度高速低功耗ADC的三级比较器系统，其包括：两级动态小信号前置放大器和锁存器，其中两级动态小信号前置放大器包括第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器，所述第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器相连接，所述第二级两输入两输出动态小信号前置放大器与第三级锁存器相连接，所述两级动态小信号前置放大器和锁存器均与时钟脉冲/电源相连接，两级动态小信号前置放大器和锁存器组成的三级比较器结构均为动态结构，通过引入了时序信号来控制电路的关断，其中锁存器是在输入级和锁存级之间引入时序信号，保证输入输出同步关断，而动态小信号前置放大器则是用电荷与开关管替代负载管，用离散的电荷源替代连续的尾电流源，通过电容充放电的电荷转向阶段提供增益。
进一步的，所述动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，所述输入差分对管与尾电荷源和负载相连接，所述尾电荷源与电荷转向支路相连接，所述尾电荷源与电荷转向支路均与时钟脉冲相连接，其中电荷转向支路是利用电容器为储能元件，用开关管来控制各个电容的充放电来实现电荷转向，并利用电荷转向期间的小增益来放大小信号和压低失调电压；而开关管是在控制时序CLK为高电平时闭合，电源电压VDD向转向支路中的电容充电，并把输出节点预充电到VDD，而控制时序CLK为低电平时，电源电压与支路断开，输出节点电压被释放，而电荷CD两端的电压差不会突变，故电流反向，向外放电，输入差分对管用于从负载电容器中汲取差模和共模电流；尾电荷源用于稳定输入差分对管的工作状态，当控制时序CLK为高电平时，尾电荷源与整体电路断开，尾电荷CT放电到地，当控制时序CLK为低电平时，尾电荷源连入电路，开始从输入差分对管中吸取电流充电，电荷转向电路进入放大模式，直到CT充电到比输入电压低一个阈值电压VTH，稳定输出节点电压。
进一步的，所述锁存器包括输入级、锁存级和输出级，所述输入级与锁存级相连接，所述锁存级与输出级相连接，所述输入级与锁存级均与时钟脉冲相连接，其中输入级用于放大前级输入的差分信号，有效的稳定了电路工作点，并且输入级中的尾电流源受到时序信号的控制，当控制时序为高电平时接通电路，电路开始比较，当时序信号为低电平时，电路断开，处于非工作状态；锁存级把输入级比较的信号大小暂存成某种电平状态，同样受到时序控制信号，当控制时序VCLK为高电平时，锁存器将输入级的信号暂存为数字电平状态，当控制时序VCLK为低电平时，锁存器将之前暂存的电平状态输入到输出级中；输出级用于将锁存级传输而来的信号进行反向延时，保证正负输出端的信号能够同时输出，抵消掉电路本身路径延时带来的输出信号延时。
进一步的，所述第一级动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，由图2可知，所述第一级动态小信号前置放大器包括M1-M10共10个MOS管和4个负载电容，其中输入差分对管包括M1-M4，电荷转向支路包括M5、M6和两个负载电容CD，尾电荷源包括M7-M10和两个负载电容CT，输入差分对管M1-M4的漏极与电荷转向支路M5、M6的漏极与CD的上极板相连接，M1-M4的源极与尾电荷源M7、M8的漏极相连接，M7、M8的源极与M9、M10的漏极与CT的上极板相连接。
进一步的，所述第二级动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，由图2可知，所述第二级动态小信号前置放大器包括M11-M16共6个MOS管和3个负载电容，其中输入差分对管包括M11、M12，电荷转向支路包括M13、M14和两个负载电容CD，尾电荷源包括M15、M16和两个负载电容CT，输入差分对管M11、M12的漏极与电荷转向支路M13、M14的漏极与CD的上极板相连接，M11、M12的源极与尾电荷源M15的漏极相连接，M15的源极与M16的漏极与CT的上极板相连接。
进一步的，所述锁存器包括输入级、锁存级和输出级，由图2可知，所述锁存器包括M17-M31共15个MOS管，其中输入级包括M17-M19，锁存级包括M20、M21、M26-M31，输出级包括M22-M25，输入级M17、M18的源极与M19的漏极与锁存级M26、M31相连接，M17、M18的漏极与锁存级M20、M21的源极相连接，M20、M21的漏极与M27-M30的漏极与输出级M22-M25的栅极相连接，M22-M25彼此之间互连，形成一个输出反向结构。
本发明的优点及有益效果如下：
本发明结合上述问题提出一种适用于中低精度高速低功耗ADC的三级比较器系统，在三级比较器工作过程中引入时序信号，控制其在空闲时序内关断，来降低整个比较器的功耗，使用动态小信号前置放大器也同样保证了整个比较器的失调电压降低，并进行了三级比较器电路的搭建。
动态结构主要是在传统结构的基础上做出一定的修改，动态结构相比于传统结构引入了时序信号来控制电路的关断，其中锁存器是在差分输入端的尾电流源和锁存级之间引入时序信号，而动态小信号前置放大器则是用离散时间的电荷源与开关管配合替代传统的连续时间电流源，这也使得动态放大器的增益通常只有4-10倍，而这种修改让其能够适应由时序控制信号来控制电路的关断，通常适用于中低精度高速低功耗模数转换的场合中。与传统的静态结构相比，传统结构始终有静态电流存在，静态电流无法消除就会产生静态功耗，而静态功耗在整个电路的功耗中占比非常高。而动态结构在没有被时序选中的情况下不工作，没有静态电流和静态功耗。同时利用两级动态小信号前置放大器自身的增益还可以加快比较器再生速度，压低输入端失调电压。
而各级电路时序信号在一定程度上是同步的，但由于电路自身会带来路径延时的原因，设计时序时适当增宽了前两级动态小信号前置放大器的工作时序，保证每一级的工作时间都略宽于下一级，避免出现信号在各级之间传输时出现竞争。
本发明在一定程度上降低了比较器电路的功耗，具有如下突出的优点：
1.运行功耗低，与传统结构相比，本文的全动态结构很好的消除了静态电流和静态功耗，在原理图的初步功耗测量中，功耗降低到了10uW量级。
2.运行速度快，与传统的静态比较器的工作原理不同，本文的全动态三级比较器再生速度有着巨大的优势，而且小信号前置放大器自身的增益还会加快比较器的再生速度，在保证功耗只有10uW的情况下速度达到了4G。
3.失调电压低，比较器的两个差分输入端之间实际存在着失调电压，如果失调电压大于1/2LSB可能会影响比较器输出结果的判决，而在本发明比较器中用动态小信号前置放大器很好的减少了失调电压值，相比于没有添加动态小信号前置放大器的结构，本发明失调电压在400个点的蒙特卡洛仿真下降低了16倍，完全满足了比较器的分辨率要求。
本发明基于全动态结构的三级比较器系统对功耗降低有非常显著的效果。本发明的动态结构电路不仅能降低功耗、降低失调电压并提升精度、和提升运行速度，使用Candence软件进行电路的搭建和仿真，实验结果表明在4G工作频率下测量功耗成功降低到了10uW级别，远远低于其他同精度带前置放大器的结构。
附图说明
图1是本发明提供优选实施例全动态三级比较器系统框图；
图2为本发明全动态三级比较器电路示意图；
图3为本发明全动态三级比较器各级控制信号时序图；
图4为本发明全动态三级比较器测试模型示意图；
图5为本发明全动态三级比较器测试用输入与时序对比波形示意图；
图6为本发明全动态三级比较器测试用输入与输出对比波形示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
如图1、图2所示，一种适用于中低精度高速低功耗ADC的三级比较器系统，其包括第一级四输入两输出动态小信号前置放大器、第二级两输入两输出动态小信号前置放大器和锁存器组成的三级比较器结构，其中，
动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，其中电荷转向支路是利用电容器为储能元件，用开关管来控制各个电容的充放电来实现电荷转向，并利用电荷转向期间的小增益来放大小信号和压低失调电压；而开关管是在控制时序CLK为高电平时闭合，电源电压VDD向转向支路中的电容充电，并把输出节点预充电到VDD，而控制时序CLK为低电平时，电源电压与支路断开，输出节点电压被释放，而电荷CD两端的电压差不会突变，故电流反向，向外放电，输入差分对管从负载电容器中汲取差模和共模电流；尾电荷源用于稳定输入差分对管的工作状态，当控制时序CLK为高电平时，尾电荷源与整体电路断开，尾电荷CT放电到地，当控制时序CLK为低电平时，尾电荷源连入电路，开始从输入差分对管中吸取电流充电，电荷转向电路进入放大模式，直到CT充电到比输入电压低一个阈值电压VTH，稳定输出节点电压；
锁存器包括输入级、锁存级和输出级，其中输入级用于放大前级输入的差分信号，有效的稳定了电路工作点，并且输入级中的尾电流源受到时序信号的控制，当控制时序为高电平时接通电路，电路开始比较，当时序信号为低电平时，电路断开，处于非工作状态；锁存级把输入级比较的信号大小暂存成某种电平状态，同样受到时序控制信号，当控制时序VCLK为高电平时，锁存器将输入级的信号暂存为数字电平状态，当控制时序VCLK为低电平时，锁存器将之前暂存的电平状态输入到输出级中；输出级用于将锁存级传输而来的信号进行反向延时，保证正负输出端的信号能够同时输出，抵消掉电路本身路径延时带来的输出信号延时。
所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，所述的整个三级比较器都是动态结构，所述三级比较器可以通过控制时序来进行异步省电的关闭，当比较器处于非工作状态时电路完全没有静态功耗产生，且比较器各级电路都只有在对应的控制时序工作时才会产生功耗，尽可能的利用了电路的每一段工作时间，没有额外冗余。
所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，所述的前两级小信号前置放大器经过了离散转换，使其能够适应动态结构，随着控制时序与锁存器部分同步工作。将电路中连续时间的电流调节电路转换为离散时间的电荷调节拓扑，用电荷源替代尾电流源，用电容和开关电路替代负载器件。离散时间电荷调节拓扑在尾部路径有两个开关以完成尾电荷源的充放电过程。
动态小信号前置放大器还能够减小比较器的传播延时和失调，利用动态前置放大器把输入电压的变化放大到比较大的值(8倍左右)，再作为动态比较器的输入。而原本动态比较器的失调电压在加入动态前置放大器后变成了预防大器的失调电压，等于失调电压减小了前置动态放大器的增益倍数。
具体的，本发明提出的一种适用于中低精度高速低功耗ADC的三级比较器系统架构采用Candence进行电路搭建和仿真对照。
如附图1所示，本发明提出一种适用于中低精度高速低功耗ADC的三级比较器系统架构，能够消除电路中的静态电流，使得功耗大大降低，并且动态结构中还包括了动态前置放大器，使得电路的失调电压值也得到了大幅度的改善，其特征在于，包括：
3个主要电路：(1)第一级四输入两输出动态小信号前置放大器(2)第二级两输入两输出动态小信号前置放大器(3)锁存器电路
如图2所示为三级比较器的具体原理图，其中M1到M10为第一级四输入两输出动态小信号前置放大器，M11到M16为第二级两输入两输出动态小信号前置放大器，M17到M31为第三级锁存器。第一级动态小信号前置放大器负责将需要比较的差分输入信号与参考电平进行初步的放大，并完成多个信号的混合比较，减少后级电路的复杂度。第二级动态小信号前置放大器负责进一步压缩失调误差到1/2LSB以下，保证后级锁存级的判决不会受到影响而产生误判。而锁存级则负责将前级输入信号之间的差值锁存为数字电平，随后把数字电平输入到编码器中完成一次转换。
如图3所示为三级比较器系统的控制时序示意图，首先各级电路时序信号在一定程度上是同步的，但由于电路自身会带来路径延时的原因，设计时序时适当增宽了前两级动态小信号前置放大器的工作时序，保证每一级的工作时间都略宽于下一级，避免出现信号在各级之间传输时出现竞争。当两级动态小信号前置放大器的控制时序CLK1与CLK2时序为高电平时，放大器电路处于复位模式，当CLK1与CLK2时序为低电平时，放大器电路处于放大模式。而锁存器时序VCLK处于高电平时锁存器将前级输入的信号大小转换成电平锁存起来，当VCLK处于低电平时将锁存的电平输出到输出级中。
图4、5为测试比较器性能的模型以及使用到的测试信号，包括一对输入的差分正弦信号和各级控制时序，图6为该测试模型下得输入输出波形对比，可以看出比较器在4G频率下的工作状态与理论上的逻辑状态一致，输出波形的毛刺与失真也被压到了可以接受的程度。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (6)

1.一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，包括：两级动态小信号前置放大器和锁存器，其中两级动态小信号前置放大器包括第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器，所述第一级四输入两输出动态小信号前置放大器与第二级两输入两输出动态小信号前置放大器相连接，所述第二级两输入两输出动态小信号前置放大器与第三级锁存器相连接，所述两级动态小信号前置放大器和锁存器均与时钟脉冲/电源相连接，两级动态小信号前置放大器和锁存器组成的三级比较器结构均为动态结构，通过引入了时序信号来控制电路的关断，其中锁存器是在输入级和锁存级之间引入时序信号，保证输入输出同步关断，而动态小信号前置放大器则是用电荷与开关管替代负载管，用离散的电荷源替代连续的尾电流源，通过电容充放电的电荷转向阶段提供增益。
2.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，所述输入差分对管与尾电荷源和负载相连接，所述尾电荷源与电荷转向支路相连接，所述尾电荷源与电荷转向支路均与时钟脉冲相连接，其中电荷转向支路是利用电容器为储能元件，用开关管来控制各个电容的充放电来实现电荷转向，并利用电荷转向期间的小增益来放大小信号和压低失调电压；而开关管是在控制时序CLK为高电平时闭合，电源电压VDD向转向支路中的电容充电，并把输出节点预充电到VDD，而控制时序CLK为低电平时，电源电压与支路断开，输出节点电压被释放，而电荷CD两端的电压差不会突变，故电流反向，向外放电，输入差分对管用于从负载电容器中汲取差模和共模电流；尾电荷源用于稳定输入差分对管的工作状态，当控制时序CLK为高电平时，尾电荷源与整体电路断开，尾电荷CT放电到地，当控制时序CLK为低电平时，尾电荷源连入电路，开始从输入差分对管中吸取电流充电，电荷转向电路进入放大模式，直到CT充电到比输入电压低一个阈值电压VTH，稳定输出节点电压。
3.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述锁存器包括输入级、锁存级和输出级，所述输入级与锁存级相连接，所述锁存级与输出级相连接，所述输入级与锁存级均与时钟脉冲相连接，其中输入级用于放大前级输入的差分信号，有效的稳定了电路工作点，并且输入级中的尾电流源受到时序信号的控制，当控制时序为高电平时接通电路，电路开始比较，当时序信号为低电平时，电路断开，处于非工作状态；锁存级把输入级比较的信号大小暂存成某种电平状态，同样受到时序控制信号，当控制时序VCLK为高电平时，锁存器将输入级的信号暂存为数字电平状态，当控制时序VCLK为低电平时，锁存器将之前暂存的电平状态输入到输出级中；输出级用于将锁存级传输而来的信号进行反向延时，保证正负输出端的信号能够同时输出，抵消掉电路本身路径延时带来的输出信号延时。
4.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述第一级动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，具体包括：所述第一级动态小信号前置放大器包括M1-M10共10个MOS管和4个负载电容，其中输入差分对管包括M1-M4，电荷转向支路包括M5、M6和两个负载电容CD，尾电荷源包括M7-M10和两个负载电容CT，输入差分对管M1-M4的漏极与电荷转向支路M5、M6的漏极与CD的上极板相连接，M1-M4的源极与尾电荷源M7、M8的漏极相连接，M7、M8的源极与M9、M10的漏极与CT的上极板相连接。
5.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述第二级动态小信号前置放大器包括输入差分对管、尾电荷源和电荷转向支路，所述第二级动态小信号前置放大器包括M11-M16共6个MOS管和3个负载电容，其中输入差分对管包括M11、M12，电荷转向支路包括M13、M14和两个负载电容CD，尾电荷源包括M15、M16和两个负载电容CT，输入差分对管M11、M12的漏极与电荷转向支路M13、M14的漏极与CD的上极板相连接，M11、M12的源极与尾电荷源M15的漏极相连接，M15的源极与M16的漏极与CT的上极板相连接。
6.根据权利要求1所述的一种适用于中低精度高速低功耗ADC的三级比较器系统，其特征在于，所述锁存器包括输入级、锁存级和输出级，所述锁存器包括M17-M31共15个MOS管，其中输入级包括M17-M19，锁存级包括M20、M21、M26-M31，输出级包括M22-M25，输入级M17、M18的源极与M19的漏极与锁存级M26、M31相连接，M17、M18的漏极与锁存级M20、M21的源极相连接，M20、M21的漏极与M27-M30的漏极与输出级M22-M25的栅极相连接，M22-M25彼此之间互连，形成一个输出反向结构。
CN202210372616.6A 2022-04-11 2022-04-11 一种适用于中低精度高速低功耗adc的三级比较器系统 Pending CN114679161A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210372616.6A CN114679161A (zh) 2022-04-11 2022-04-11 一种适用于中低精度高速低功耗adc的三级比较器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210372616.6A CN114679161A (zh) 2022-04-11 2022-04-11 一种适用于中低精度高速低功耗adc的三级比较器系统

Publications (1)

Publication Number Publication Date
CN114679161A true CN114679161A (zh) 2022-06-28

Family

ID=82077213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210372616.6A Pending CN114679161A (zh) 2022-04-11 2022-04-11 一种适用于中低精度高速低功耗adc的三级比较器系统

Country Status (1)

Country Link
CN (1) CN114679161A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116614135A (zh) * 2023-05-18 2023-08-18 金华高等研究院(金华理工学院筹建工作领导小组办公室) 适用于同步时序sar adc的动态比较器及控制方法
WO2024108548A1 (zh) * 2022-11-25 2024-05-30 中国科学技术大学 六输入动态比较器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108548A1 (zh) * 2022-11-25 2024-05-30 中国科学技术大学 六输入动态比较器
CN116614135A (zh) * 2023-05-18 2023-08-18 金华高等研究院(金华理工学院筹建工作领导小组办公室) 适用于同步时序sar adc的动态比较器及控制方法
CN116614135B (zh) * 2023-05-18 2024-04-09 金华高等研究院(金华理工学院筹建工作领导小组办公室) 适用于同步时序sar adc的动态比较器及控制方法

Similar Documents

Publication Publication Date Title
CN114679161A (zh) 一种适用于中低精度高速低功耗adc的三级比较器系统
CN111446966B (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN103178813B (zh) 一种低失调全动态比较器
CN101764613B (zh) 低功耗反馈控制结构的时域比较器
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
TW201304427A (zh) 用於管線類比數位轉換器之１－位元單元電路
Rezapour et al. Low power high speed dynamic comparator
CN115333515A (zh) 一种低回踢噪声的动态比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
Chen et al. A 200MS/s, 11 bit SAR-assisted pipeline ADC with bias-enhanced ring amplifier
CN110601695B (zh) 一种高精度动态比较器
CN111147056A (zh) 一种动态比较器、模数转换器和控制方法
CN116318083A (zh) 一种高精度自归零比较器
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
CN108199700B (zh) 一种高精度的比较器电路
Zhuang et al. A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS
CN113114181A (zh) 一种具有亚稳态抑制技术的高速动态比较器
CN116614135B (zh) 适用于同步时序sar adc的动态比较器及控制方法
Rajesh et al. An optimized low-voltage low-power double tail comparator for high-speed ADCS
Khalid et al. Performance Analysis of Various Fast and Low-Power Dynamic Comparators
Chen et al. A low-kickback-noise latched comparator for high-speed flash analog-to-digital converters
Naikar et al. A Review On Dynamic Comparator Topologies
CN112653468B (zh) 一种基于级间缓冲隔离的时序流水线adc
CN114826223B (zh) 一种应用于低电源电压adc的比较器
Vanitha et al. Low power CMOS comparator using bipolar CMOS technology for signal processing applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination