CN114826223B - 一种应用于低电源电压adc的比较器 - Google Patents

一种应用于低电源电压adc的比较器 Download PDF

Info

Publication number
CN114826223B
CN114826223B CN202210466493.2A CN202210466493A CN114826223B CN 114826223 B CN114826223 B CN 114826223B CN 202210466493 A CN202210466493 A CN 202210466493A CN 114826223 B CN114826223 B CN 114826223B
Authority
CN
China
Prior art keywords
mos tube
mos
electrode
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210466493.2A
Other languages
English (en)
Other versions
CN114826223A (zh
Inventor
林志伦
岳庆华
刘亚东
庄志青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canxin Semiconductor Shanghai Co ltd
Original Assignee
Canxin Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canxin Semiconductor Shanghai Co ltd filed Critical Canxin Semiconductor Shanghai Co ltd
Priority to CN202210466493.2A priority Critical patent/CN114826223B/zh
Publication of CN114826223A publication Critical patent/CN114826223A/zh
Application granted granted Critical
Publication of CN114826223B publication Critical patent/CN114826223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种应用于低电源电压ADC的比较器，包括第一至第二十三MOS管。其为两级结构，第一级为第一至八MOS管以及第二十三MOS管构成的动态预放大器，通过第七MOS管、第八MOS管控制积分时间从而调整动态放大器的增益；复位状态时通过第四MOS管构成一路小的常通电流调节复位时第一级共模电平来减小放大时的共模建立时间。第二级由第九MOS管至第二十二MOS管组成，在第二级的放大阶段，第十九MOS管导通，与第十七、十五、十一MOS管构成了另外一条正反馈回路，使得Vx‑/Vx+累计更多的差分电压，保证第十三、十四MOS管的源极被第十七/第十八MOS管钳在接近VDD，第十三/第十四MOS管更久地工作在饱和区，增加第二级在放大阶段的增益。

Description

一种应用于低电源电压ADC的比较器
技术领域
本发明涉及ADC（模数转换器）领域，尤其涉及应用于低电源电压ADC的比较器。
背景技术
随着通讯领域应用对速度提升的需求不断增加，ADC（模数转换器）采样速度也持续提高，比较器作为ADC的重要组成部分往往成为ADC的速度瓶颈。伴随着半导体工艺的演进，尽管器件整体朝着速度提高方向发展，先进工艺的低电压成为电路设计中的设计难点，特别是ADC中的比较器，需要在低电源电压下高速工作，传统电路难以满足需求。
在ADC中最常用的2种比较器如图1以及图2所示。图1为strongarm(动态锁存)结构的比较器，该比较器从电源到地一共有4层器件，这导致在低电源电压下的比较器的电源电压裕度不够，使得比较器速度变慢，当器件的阈值电压较高的时候甚至会出现功能问题。图2为传统Double Tail（双尾）型比较器，该比较器的由2级构成，第一级对输入信号动态放大，第二级将第一级的结果锁存比较，该结构尽管能够满足低压的要求，其第二级的输入信号在放大期间的源漏电压（VDS）较小，导致第二级速度较慢。
发明内容
本发明的目的在于提供一种应用于低电源电压ADC的比较器，在低电源电压下实现比较器的高速工作。
实现上述目的的技术方案是：
一种应用于低电源电压ADC的比较器，连接正向时钟端和反向时钟端，包括：第一至第二十三MOS（金属氧化物半导体场效应管）管，其中，
所述第一MOS管的栅极接差分输入信号Vi+，源极接所述第三MOS管的漏极；所述第三MOS管的源极接地，栅极连接正向时钟端；所述第二MOS管的栅极接差分输入信号Vi-，源极接所述第四MOS管的漏极；所述第四MOS管的源极接地，栅极连接偏置电压VB；第三MOS管的漏极和第四MOS管的漏极相连；
所述第七MOS管的源极和漏极、第八MOS管的源极和漏极、第五MOS管的源极以及第六MOS管的源极均连接电源；所述第五MOS管的栅极、第六MOS管的栅极以及第二十三MOS管的栅极均连接正向时钟端；所述第五MOS管的漏极与第一MOS管的漏极相连构成第一级反向输出端；第二十三MOS管的漏极、第七MOS管的栅极、第十四MOS管的栅极皆连接到该第一级反向输出端；第六MOS管的漏极与第二MOS管的漏极相连构成第一级正向输出端；第二十三MOS管的源极、第八MOS管的栅极、第十三MOS管的栅极皆连接到该第一级反向输出端；
所述第十三MOS管以及第十四MOS管为第二级的输入差分对，其栅极分别连接第一级正向输出端以及第一级反向输出端；第十三MOS管的漏极连接反向输出端DO-，源极连反向锁存端Vx-；第十四MOS管的源极连接正向输出端DO+，漏极连接正向锁存端Vx+；
所述第十五MOS管的漏极连接到反向输出端DO-，栅极连接到正向锁存端Vx+；
所述第十六MOS管的漏极连接到正向输出端DO+，栅极连接到反向锁存端Vx-；
所述第十七MOS管的漏极连接到反向输出端DO-，栅极连接到第十九MOS管的源极；
所述第十八MOS管的漏极连接到正向输出端DO+，栅极连接到第二十MOS管的源极；
所述第十九MOS管的漏极、第十七MOS管的源极、第十五MOS管的源极、第十六MOS管的源极、第十八MOS管的源极和第二十MOS管的漏极均连接电源；
所述第十九MOS管的栅极连接正向锁存端Vx+，源极连接第二十一MOS管的漏极；
所述第二十MOS管的栅极连接反向锁存端Vx-，源极连接第二十二MOS管的漏极；
所述第二十一MOS管的源极、第九MOS管的源极、第十一MOS管的源极、第十二MOS管的源极、第十MOS管的源极和第二十二MOS管的源极均接地；
所述第二十一MOS管的漏极连接第十九MOS管的源极，栅极接反向时钟端；第九MOS管的漏极连接反向锁存端Vx-，栅极接反向时钟端；
所述第十一MOS管的栅极正向锁存端Vx+，漏极连接反向锁存端Vx-；
所述第二十二MOS管的漏极正向锁存端Vx+，栅极接反向时钟端；第十MOS管的漏极正向锁存端Vx+，栅极接反向时钟端；
所述第十二MOS管的栅极连接反向锁存端Vx-，漏极连接正向锁存端Vx+。
优选的，还包括由两个反相器串联形成的串联支路，该串联支路的输入端接收时钟信号，输出端作为正向时钟端；两个反相器的相接端作为反向时钟端。
优选的，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十九MOS管、第二十MOS管、第二十一MOS管和第二十二MOS管均为NMOS（N型金属氧化物半导体场效应管）管；
所述第五MOS管、第六MOS管、第七MOS管、第八MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管和第二十三MOS管均为PMOS（P型金属氧化物半导体场效应管）管。
本发明的有益效果是：本发明针对在低电源电压下提高比较器的速度，优化锁存比较器的第一级缩短了比较器的响应时间，并进一步优化第二级。通过增加额外的正反馈环路提高第二级放大的增益，同时保证第二级的输入管子在放大阶段处于尽量处于饱和区，进一步保证第二级放大的增益。第二级通过优化锁存器小信号建立时的速度，能够提高整个比较器的速度。且整个电路从电源到地只有3层管子，能够较好的工作在低电源电压的环境中。
附图说明
图1是现有技术中StrongArm型比较器的电路图；
图2是现有技术中Doubletail型比较器的电路图；
图3是本发明的应用于低电源电压ADC的比较器的电路图。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参阅图3，本发明应用于低电源电压ADC的比较器，连接正向时钟端和反向时钟端，包括：第一至第二十三MOS管。为两级电路。
第一级电路为第一至第八MOS管以及第二十三MOS管。
第一MOS管M1的栅极接差分输入信号Vi+，源极接所述第三MOS管M0的漏极。第三MOS管M0的源极接地，栅极连接正向时钟端CKEN_D。第二MOS管M2的栅极接差分输入信号Vi-，源极接所述第四MOS管M0B的漏极。第四MOS管M0B的源极接地，栅极连接偏置电压VB。其中第三MOS管M0的漏极和第四MOS管M0B的漏极相连。
第七MOS管M7的源极和漏极、第八MOS管M8的源极和漏极、第五MOS管M5的源极以及第六MOS管M6的源极均连接电源。第五MOS管M5的栅极、第六MOS管M6的栅极以及第二十三MOS管M0A的栅极均连接正向时钟端CKEN_D。第五MOS管M5的漏极与第一MOS管M1的漏极相连构成第一级反向输出端Vst1-。第二十三MOS管M0A的漏极、第七MOS管M7的栅极、第十四MOS管M14的栅极皆连接到该第一级反向输出端Vst1-。第六MOS管M6的漏极与第二MOS管M2的漏极相连构成第一级正向输出端Vst1+。第二十三MOS管M0A的源极、第八MOS管M8的栅极、第十三MOS管M13的栅极皆连接到该第一级反向输出端Vst1-。
第二级电路为第九至第二十二MOS管。
第十三MOS管M13以及第十四MOS管M14为第二级的输入差分对，其栅极分别连接第一级正向输出端Vst1+以及第一级反向输出端Vst1-。第十三MOS管M13的漏极连接反向输出端DO-，源极连反向锁存端Vx-。第十四MOS管M14的源极连接正向输出端DO+，漏极连接正向锁存端Vx+。
第十五MOS管M15的漏极连接到反向输出端DO-，栅极连接到正向锁存端Vx+。
第十六MOS管M16的漏极连接到正向输出端DO+，栅极连接到反向锁存端Vx-。
第十七MOS管M17的漏极连接到反向输出端DO-，栅极连接到第十九MOS管M19的源极。
第十八MOS管M18的漏极连接到正向输出端DO+，栅极连接到第二十MOS管M20的源极。
第十九MOS管M19的漏极、第十七MOS管M17的源极、第十五MOS管M15的源极、第十六MOS管M16的源极、第十八MOS管M18的源极和第二十MOS管M20的漏极均连接电源。
第十九MOS管M19的栅极连接正向锁存端Vx+，源极连接第二十一MOS管M21的漏极。
第二十MOS管M20的栅极连接反向锁存端Vx-，源极连接第二十二MOS管M22的漏极。
第二十一MOS管M21的源极、第九MOS管M9的源极、第十一MOS管M11的源极、第十二MOS管M12的源极、第十MOS管M10的源极和第二十二MOS管M22的源极均接地。
第二十一MOS管M21的漏极连接第十九MOS管M19的源极，栅极接反向时钟端CKEN_B；第九MOS管M9的漏极连接反向锁存端Vx-，栅极接反向时钟端CKEN_B。
第十一MOS管M11的栅极正向锁存端Vx+，漏极连接反向锁存端Vx-。
第二十二MOS管M22的漏极正向锁存端Vx+，栅极接反向时钟端CKEN_B；第十MOS管M10的漏极正向锁存端Vx+，栅极接反向时钟端CKEN_B。
第十二MOS管M12的栅极连接反向锁存端Vx-，漏极连接正向锁存端Vx+。
两个反相器串联形成的串联支路，该串联支路的输入端接收时钟信号CKEN，输出端作为正向时钟端CKEN_D；两个反相器的相接端作为反向时钟端CKEN_B。
第一MOS管M1、第二MOS管M2、第三MOS管M0、第四MOS管M0B、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21和第二十二MOS管M22均为NMOS管。第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18和第二十三MOS管M0A均为PMOS管。
本发明的电路为2级结构，第一级为动态预放大器: 第一MOS管M1、第二MOS管M2分别接差分输入信号Vi+、Vi-， 第三MOS管M0为时钟控制的尾电流管，第四MOS管M0B为常通的尾电流管。第五MOS管M5、第六MOS管M6构成动态负载器件，第七MOS管M7、第八MOS管M8为容性负载。当比较器使能时，CKEN出现上升沿，第三MOS管M0导通，将第一MOS管/第二MOS管M1/M2的源端Vis拉低，使得M1/M2处于放大状态，第一级的输出Vst1+、Vst1-逐渐从电源电压(VDD)往下拉到0。Vst1+、Vst1-的从VDD到0的过程即第一级放大器的放大过程，可以将该过程看成M1/M2组成的理想电流源对容性负载M7/M8的放电即积分过程。第七MOS管M7、第八MOS管M8的作用是控制积分时间来调整动态放大器的增益:当第七MOS管M7、第八MOS管M8较大，积分时间长，第一级的增益高但是第一级的预放大器慢；当第七MOS管M7、第八MOS管M8较小，积分时间短，第一级的增益低但是第一级的预放大器快。通过调整M7、M8可以调节比较器的输入等效噪声以及速度之间的折衷关系。
在复位状态时，CKEN=0，Vst1+、Vst1-复位到VDD，第一/二MOS管M1/M2有一路小的常通电流，使得Vis电压为比较器输入共模电平(Vi_cm)减去M1/M2阈值电压：Vi_cm-Vth，相比于没有第四MOS管M0B的情况Vis=Vi_cm，在导通的时候Vis可以从较低的电位更快恢复到0，因此加入第四MOS管M0B让第一级的速度更快而不用牺牲噪声性能。由于第四MOS管M0B的加入让复位状态下 Vst1+/Vst1-略有不同，加入第二十三MOS管M0A来进一步减小复位状态下的第一级差分输出。
复位状态下，对于比较器的第二级，Vx-、Vx+、Vy-、Vy+都被拉到GND，DO+/DO-被复位到VDD。
在比较时，第一级的输出Vst1+、Vst1-从VDD开始下降时，第二级的第十三、十四MOS管M13、M14的VDS为VDD。Vst1+、Vst1-从VDD下降到VDD-Vth,第十三、十四MOS管M13、M14导通，Vx-、Vx+,Vy-、Vy+从0开始增加，当第十九MOS管M19导通，与第十七、十五、十一MOS管M17,M15,M11构成了另外一条正反馈回路，使得Vx-/Vx+累计更多的差分电压，保证第十三、十四MOS管M13,M14的源极被M17/M18钳在接近VDD，M13/M14更久地工作在饱和区。M19/M20上拉使得Vy-、Vy+最终被拉到较高电平，M17、M18基本关断，此时第一级的输出信号Vst1+、Vst1-也基本被拉到GND，电路可以简化成第十五、十六、十一、十二MOS管M15,M16, M11,M12构成的锁存器，且锁存器的输出已经累积了一定量的差分信号，因此锁存器可以快速得到数字输出结果DO+、DO-。
综上，本发明通过加入额外的正反馈并改善放大器件的VDS，从而在低电源电压下实现比较器的高速工作。
另外，图1、图2和图3分别表示三种比较器，分别独立不关联，即：其中各个标号（M1-M22）不相关。
以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

Claims (3)

1.一种应用于低电源电压ADC的比较器，连接正向时钟端和反向时钟端，其特征在于，包括：第一至第二十三MOS管，其中，
所述第一MOS管的栅极接差分输入信号Vi+，源极接所述第三MOS管的漏极；所述第三MOS管的源极接地，栅极连接正向时钟端；所述第二MOS管的栅极接差分输入信号Vi-，源极接所述第四MOS管的漏极；所述第四MOS管的源极接地，栅极连接偏置电压VB；第三MOS管的漏极和第四MOS管的漏极相连；
所述第七MOS管的源极和漏极、第八MOS管的源极和漏极、第五MOS管的源极以及第六MOS管的源极均连接电源；所述第五MOS管的栅极、第六MOS管的栅极以及第二十三MOS管的栅极均连接正向时钟端；所述第五MOS管的漏极与第一MOS管的漏极相连构成第一级反向输出端；第二十三MOS管的漏极、第七MOS管的栅极、第十四MOS管的栅极皆连接到该第一级反向输出端；第六MOS管的漏极与第二MOS管的漏极相连构成第一级正向输出端；第二十三MOS管的源极、第八MOS管的栅极、第十三MOS管的栅极皆连接到该第一级反向输出端；
所述第十三MOS管以及第十四MOS管为第二级的输入差分对，其栅极分别连接第一级正向输出端以及第一级反向输出端；第十三MOS管的漏极连接反向输出端DO-，源极连反向锁存端Vx-；第十四MOS管的源极连接正向输出端DO+，漏极连接正向锁存端Vx+；
所述第十五MOS管的漏极连接到反向输出端DO-，栅极连接到正向锁存端Vx+；
所述第十六MOS管的漏极连接到正向输出端DO+，栅极连接到反向锁存端Vx-；
所述第十七MOS管的漏极连接到反向输出端DO-，栅极连接到第十九MOS管的源极；
所述第十八MOS管的漏极连接到正向输出端DO+，栅极连接到第二十MOS管的源极；
所述第十九MOS管的漏极、第十七MOS管的源极、第十五MOS管的源极、第十六MOS管的源极、第十八MOS管的源极和第二十MOS管的漏极均连接电源；
所述第十九MOS管的栅极连接正向锁存端Vx+，源极连接第二十一MOS管的漏极；
所述第二十MOS管的栅极连接反向锁存端Vx-，源极连接第二十二MOS管的漏极；
所述第二十一MOS管的源极、第九MOS管的源极、第十一MOS管的源极、第十二MOS管的源极、第十MOS管的源极和第二十二MOS管的源极均接地；
所述第二十一MOS管的漏极连接第十九MOS管的源极，栅极接反向时钟端；第九MOS管的漏极连接反向锁存端Vx-，栅极接反向时钟端；
所述第十一MOS管的栅极正向锁存端Vx+，漏极连接反向锁存端Vx-；
所述第二十二MOS管的漏极正向锁存端Vx+，栅极接反向时钟端；第十MOS管的漏极正向锁存端Vx+，栅极接反向时钟端；
所述第十二MOS管的栅极连接反向锁存端Vx-，漏极连接正向锁存端Vx+。
2.根据权利要求1所述的应用于低电源电压ADC的比较器，其特征在于，还包括由两个反相器串联形成的串联支路，该串联支路的输入端接收时钟信号，输出端作为正向时钟端；两个反相器的相接端作为反向时钟端。
3.根据权利要求1所述的应用于低电源电压ADC的比较器，其特征在于，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十九MOS管、第二十MOS管、第二十一MOS管和第二十二MOS管均为NMOS管；
所述第五MOS管、第六MOS管、第七MOS管、第八MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管和第二十三MOS管均为PMOS管。
CN202210466493.2A 2022-04-29 2022-04-29 一种应用于低电源电压adc的比较器 Active CN114826223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210466493.2A CN114826223B (zh) 2022-04-29 2022-04-29 一种应用于低电源电压adc的比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210466493.2A CN114826223B (zh) 2022-04-29 2022-04-29 一种应用于低电源电压adc的比较器

Publications (2)

Publication Number Publication Date
CN114826223A CN114826223A (zh) 2022-07-29
CN114826223B true CN114826223B (zh) 2024-05-28

Family

ID=82509002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210466493.2A Active CN114826223B (zh) 2022-04-29 2022-04-29 一种应用于低电源电压adc的比较器

Country Status (1)

Country Link
CN (1) CN114826223B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017015984A1 (zh) * 2015-07-29 2017-02-02 武汉华星光电技术有限公司 驱动电路
CN108768351A (zh) * 2018-05-30 2018-11-06 西安邮电大学 一种低电源电压下低失调低功耗的高速动态比较器
CN112290949A (zh) * 2020-09-21 2021-01-29 西安电子科技大学 一种共模电平切换高速比较器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105610412B (zh) * 2015-12-24 2018-08-14 深圳创维－Rgb电子有限公司 一种比较器及低功耗振荡器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017015984A1 (zh) * 2015-07-29 2017-02-02 武汉华星光电技术有限公司 驱动电路
CN108768351A (zh) * 2018-05-30 2018-11-06 西安邮电大学 一种低电源电压下低失调低功耗的高速动态比较器
CN112290949A (zh) * 2020-09-21 2021-01-29 西安电子科技大学 一种共模电平切换高速比较器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应用于14位流水线ADC的高精度比较器电路设计;徐韦佳;田俊杰;李延标;;微型机与应用;20170630;第36卷(第06期);全文 *

Also Published As

Publication number Publication date
CN114826223A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN110034765B (zh) 一种快速响应的动态锁存比较器
US9819314B1 (en) Method and circuit for PVT stabilization of dynamic amplifiers
CN111585518B (zh) 适用于噪声整形结构adc的高速低功耗差分动态运算放大器
CN111446966A (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN115333515A (zh) 一种低回踢噪声的动态比较器
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
US7071778B2 (en) High-speed low-power dynamic current biased operational amplifier
CN114679161A (zh) 一种适用于中低精度高速低功耗adc的三级比较器系统
CN114826223B (zh) 一种应用于低电源电压adc的比较器
Wang et al. A 3.3 mW 12 MS/s 10b pipelined ADC in 90 nm digital CMOS
CN220401729U (zh) 一种动态比较器
CN113644901B (zh) 一种高速比较器电路
CN215682235U (zh) 电路和比较器
CN113067557B (zh) 一种带电平转换的高速全差分比较器电路
CN212726972U (zh) 迟滞电压可配置的比较器
CN111510118B (zh) 一种低功耗高速比较器
CN111162786B (zh) 一种消除回踢噪声的比较器
CN114679169B (zh) 一种带有pvt恒定偏置电路的高速adc输入缓冲器
CN219268830U (zh) 一种迟滞电压比较器
Ahrar et al. A Digital Method for Offset Cancellation of Fully Dynamic Latched Comparators
TWI734544B (zh) 連續逼近暫存式類比數位轉換器與相關的控制方法
CN117713768B (zh) 一种互补输入比较器电路、模块
CN118508879A (zh) 应用于低功耗的动态锁存电路的运算放大器
CN117938129A (zh) 一种基于非对称比较器的低电压选择电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant