CN112290949A - 一种共模电平切换高速比较器 - Google Patents

Abstract

本发明实施例提供了一种共模电平切换高速比较器，该比较器采用两级锁存结构，第一级预放大器采用高时钟信号CLKH驱动，第一级锁存电路、第二级锁存电路采用低时钟信号CLKL驱动，第一级预放大器采用高电源电压，第一级锁存电路、第二级锁存电路采用低电源电压，通过抬高第一级预放大器的电源电压和时钟，提高了比较器的共模输入电平，并且后两级的锁存电路，使输出共模范围降回低电平范围，因此提高比较器速度的同时，避免了失真和击穿问题，可以提升数模转化器ADC的整体性能。

Description

一种共模电平切换高速比较器

技术领域

本发明涉及电路电子领域，尤其涉及一种共模电平切换高速比较器。

背景技术

随着芯片工艺的进步，电路的电源电压在降低，模数转换器(ADC)中运放的设计变得困难，为减少设计困难，可以使用提高电源电压的方法来提高运放性能，使用此方法一般会造成运放的共模输出电平相对较高，因此需要使用高共模输入电平的比较器与之相接。比较器由第一级预放大器以及锁存电路构成，由于MOS的典型击穿电压和应力承受极限不超过130％的电源电压，第一级预放大器以及锁存电路采用同一电源，当电源电压是低电压时，比较器无法接入高共模输入电平，当电源电压是高电压时，比较器内部的器件可靠性降低，且比较器的功耗较高，模数转换器的性能随之降低，因此丞待一种可靠性以及性能较高的比较器。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种共模电平切换高速比较器。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供的一种共模电平切换高速比较器，包括：第一级预放大器、第一级锁存电路、第二级锁存电路和时钟位移电路，第一级锁存电路包括：第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第二十三MOS管M23以及第二十四MOS管M24，时钟位移电路包括：高时钟信号端CLKH以及第一低时钟信号端CLKL，第一级预放大器的时钟信号端与高时钟信号端CLKH相连，第一低时钟信号端CLKL与外部电路的低时钟信号相连，第一级预放大器的电源端接入高电源电压VDDH，第二级锁存电路的电源端接入第一低电源电压VDDL，第十一MOS管M11的栅极与第一级预放大器的第一输出端V_N1相连，第十一MOS管M11的漏极V_P2分别与第二级锁存电路的第二输入端V_P3，第十三MOS管M13的漏极、第十四MOS管M14的栅极相连，第十三MOS管M13的源极分别与第二十四MOS管M24的漏极、第十四MOS管M14的源极相连，第二十四MOS管M24的栅极与第一低时钟信号端CLKL相连，第二十四MOS管M24的源极与第一低电压源VDDL相连，第十四MOS管M14的漏极V_N2分别与第十三MOS管M13的栅极、第二级锁存电路的第一输入端V_N3、第十二MOS管M12的漏极相连，第十二MOS管M12的源极分别与第二十三MOS管M23的栅极、第二十三MOS管M23的漏极、第十一MOS管M11的源极、第一级预放大器中接电源地的MOS管的栅极相连，第十二MOS管M12的栅极与第一级预放大器中的第二输出端V_P1相连。

可选的，时钟位移电路包括：第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28以及电容C_B，第二十六MOS管M26的栅极CLKL与外部电路的低时钟信号相连，第二十六MOS管M26的漏极与共模电平VCM相连，第二十六MOS管M26的源极与电容C_B的上级板、第一级预放大器的时钟信号端相连，电容C_B的下级板分别与第二十七MOS管M27的源极、第二十八MOS管M28的漏极相连，第二十七MOS管M27的栅极CLKL与外部电路的低时钟信号，第二十七MOS管M27的漏极与第二低电源电压DVDDL相连，第二十八MOS管M28的栅极CLKL与外部电路的低时钟信号，第二十八MOS管M28的源极与电源地GND相连。

可选的，共模电平VCM的值为第二低电源电压DVDDL的二分之一。

可选的，第二级锁存电路包括：第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20以及第二十五MOS管M25，第十五MOS管M15、第十六MOS管M16以及第二十五MOS管M25是N沟道的MOS管，第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20是P沟道的MOS管，第十七MOS管M17包括：栅极V_P3、源极以及漏极，第十八MOS管M18包括：栅极V_N3、源极以及漏极，第十七MOS管M17的源极分别与第十九MOS管M19的源极、第二十MOS管M20的源极、第十八MOS管M18的源极、低电源电压相连，第十九MOS管M19的漏极分别与第十七MOS管M17的漏极、第二十MOS管M20的栅极、第十五MOS管M15的漏极、第十六MOS管M16的栅极相连，第十五MOS管M15的源极分别与第十六MOS管M16的源极、第二十五MOS管M25的漏极相连，第二十五MOS管M25的源极与电源地相连，第二十五MOS管M25的栅极与外部电路的低时钟信号CLKL相连，第十六MOS管M16的漏极分别与第十五MOS管M15的栅极、第二十MOS管M20的漏极、第十九MOS管M19的栅极，第十八MOS管M18的漏极相连。

可选的，第一级预放大器包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6，第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第二十一MOS管M21以及第二十二MOS管M22，M1的源极分别与M2的源极，第二十一MOS管M21的漏极相连，第二十一MOS管M21的栅极接入外部电路的低时钟信号，第二十一MOS管M21的源极分别与第二十二MOS管M22的漏极、第二十二MOS管M22的栅极、第二十三MOS管M23的栅极相连，第二十二MOS管M22的源极与电源地GND相连，M2的栅极分别与M4的栅极、M4的源极、M4的漏极、M6的栅极、M5的漏极、M7的漏极V_N1相连，M2的漏极M6的源极相连，M6的漏极V_P1分别与M5的栅极、M8的漏极相连，M8的栅极分别与M7的栅极、高时钟信号端CLKH相连，M8的源极分别与M10的漏极、M10的栅极、M9的栅极、M9的漏极、M7的源极相连，M10的源极与M9的源极相连，并接入高电源电压VDDH。

可选的，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第二十一MOS管M21、第二十二MOS管M22是P沟道MOS管，第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10是N沟道MOS管。

可选的，第十一MOS管M11、第十二MOS管M12、第二十三MOS管M23是P沟道MOS管，第十三MOS管M13、第十四MOS管M14、第二十四MOS管M24是N沟道MOS管。

本发明实施例提供的一种共模电平切换高速比较器，该比较器采用两级锁存结构，第一级预放大器采用高时钟信号CLKH驱动，第一级锁存电路、第二级锁存电路采用低时钟信号CLKL驱动，第一级预放大器采用高电源电压，第一级锁存电路、第二级锁存电路采用低电源电压，通过抬高第一级预放大器的电源电压和时钟，提高了比较器的共模输入电平，并且后两级的锁存电路，使输出共模范围降回低电平范围，因此提高比较器速度的同时，避免了失真和击穿问题，可以提升数模转化器ADC的整体性能。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种共模电平切换高速比较器的内部结构图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

如图1所示，本发明实施例提供的一种共模电平切换高速比较器，包括：第一级预放大器、第一级锁存电路、第二级锁存电路和时钟位移电路，第一级锁存电路包括：第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第二十三MOS管M23以及第二十四MOS管M24，时钟位移电路包括：高时钟信号端CLKH以及第一低时钟信号端CLKL，第一级预放大器的时钟信号端与高时钟信号端CLKH相连，第一低时钟信号端CLKL与外部电路的低时钟信号相连，第一级预放大器的电源端接入高电源电压VDDH，第二级锁存电路的电源端接入第一低电源电压VDDL，第十一MOS管M11的栅极与第一级预放大器的第一输出端V_N1相连，第十一MOS管M11的漏极V_P2分别与第二级锁存电路的第二输入端V_P3，第十三MOS管M13的漏极、第十四MOS管M14的栅极相连，第十三MOS管M13的源极分别与第二十四MOS管M24的漏极、第十四MOS管M14的源极相连，第二十四MOS管M24的栅极与第一低时钟信号端CLKL相连，第二十四MOS管M24的源极与第一低电压源VDDL相连，第十四MOS管M14的漏极V_N2分别与第十三MOS管M13的栅极、第二级锁存电路的第一输入端V_N3、第十二MOS管M12的漏极相连，第十二MOS管M12的源极分别与第二十三MOS管M23的栅极、第二十三MOS管M23的漏极、第十一MOS管M11的源极、第一级预放大器中接电源地的MOS管的栅极相连，第十二MOS管M12的栅极与第一级预放大器中的第二输出端V_P1相连。

其中，第二级锁存电路产生输出信号VOUTN和输出信号VOUTP，时钟位移电路通过信号CLKL控制产生信号CLKH。

时钟位移电路通过CLKL控制产生信号CLKH，在CLKL为低的时间段，时钟位移电路产生的CLKH等于VCM，数值为二分之一DVDDL，在CLKL为高的时间段，时钟位移电路产生的CLKH数值为VCM+DVDDL，利用时钟位移电路产生了一段高时钟信号CLKH时钟的效果。

其中，时钟位移电路包括：第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28以及电容C_B，第二十六MOS管M26的栅极CLKL与外部电路的低时钟信号相连，第二十六MOS管M26的漏极与共模电平VCM相连，第二十六MOS管M26的源极与电容C_B的上级板、第一级预放大器的时钟信号端相连，电容C_B的下级板分别与第二十七MOS管M27的源极、第二十八MOS管M28的漏极相连，第二十七MOS管M27的栅极CLKL与外部电路的低时钟信号，第二十七MOS管M27的漏极与第二低电源电压DVDDL相连，第二十八MOS管M28的栅极CLKL与外部电路的低时钟信号，第二十八MOS管M28的源极与电源地GND相连。

其中，时钟位移电路通过CLKL控制产生信号CLKH，在CLKL为低的时间段，M₁₅和M₁₇MOS管导通，M₂₆MOS管关断，此时时钟位移电路产生的CLKH等于VCM，数值为二分之一DVDDL；在CLKL为高的时间段，M₁₅和M₁₇MOS管关断，M₂₆MOS管导通，此时时钟位移电路产生的CLKH数值为VCM+DVDDL，利用时钟位移电路产生了一段高时钟信号CLKH时钟的效果。

其中，第二级锁存电路包括：第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20以及第二十五MOS管M25，第十五MOS管M15、第十六MOS管M16以及第二十五MOS管M25是N沟道的MOS管，第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20是P沟道的MOS管，第十七MOS管M17包括：栅极V_P3、源极以及漏极，第十八MOS管M18包括：栅极V_N3、源极以及漏极，第十七MOS管M17的源极分别与第十九MOS管M19的源极、第二十MOS管M20的源极、第十八MOS管M18的源极、低电源电压相连，第十九MOS管M19的漏极分别与第十七MOS管M17的漏极、第二十MOS管M20的栅极、第十五MOS管M15的漏极、第十六MOS管M16的栅极相连，第十五MOS管M15的源极分别与第十六MOS管M16的源极、第二十五MOS管M25的漏极相连，第二十五MOS管M25的源极与电源地相连，第二十五MOS管M25的栅极与外部电路的低时钟信号CLKL相连，第十六MOS管M16的漏极分别与第十五MOS管M15的栅极、第二十MOS管M20的漏极、第十九MOS管M19的栅极，第十八MOS管M18的漏极相连。

其中，共模电平VCM的值为第二低电源电压DVDDL的二分之一。

VDDL

第一低电源电压VDDL与第二低电源电压DVDDL的数值是一样的，但是在实际电路中应该第一低电源电压VDDL是模拟电源，第二低电源电压DVDDL是数字电源，避免数字逻辑产生的尖刺对模拟电路产生影响。

其中，第一级预放大器包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6，第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第二十一MOS管M21以及第二十二MOS管M22，M1的源极分别与M2的源极，第二十一MOS管M21的漏极相连，第二十一MOS管M21的栅极接入外部电路的低时钟信号，第二十一MOS管M21的源极分别与第二十二MOS管M22的漏极、第二十二MOS管M22的栅极、第二十三MOS管M23的栅极相连，第二十二MOS管M22的源极与电源地GND相连，M2的栅极分别与M4的栅极、M4的源极、M4的漏极、M6的栅极、M5的漏极、M7的漏极V_N1相连，M2的漏极M6的源极相连，M6的漏极V_P1分别与M5的栅极、M8的漏极相连，M8的栅极分别与M7的栅极、高时钟信号端CLKH相连，M8的源极分别与M10的漏极、M10的栅极、M9的栅极、M9的漏极、M7的源极相连，M10的源极与M9的源极相连，并接入高电源电压VDDH。

图1所示共模电平切换高速比较器有两个工作状态，一个是复位状态，一个是锁存状态。当比较器处于复位状态时，控制信号CLKL为低电平，控制信号CLKH为VCM，此时，第一级预放大器中M₇、M₈、M₉以及M₁₀MOS管导通，使第一级预放大器输出信号V_N1、V_P1为高电位，V_N1和V_P1分别控制第一级锁存电路中M₁₁,M₁₂导通，使第一级锁存电路输出信号V_N1、V_P2低电平，V_N1和V_P2分别控制第二级锁存电路中M₁₇、M₁₈导通，使第二级锁存电路输出信号V_OUTN，V_OUTP为高电平，即为比较器输出信号为高电平。

当比较器处于锁存状态时，控制信号CLKL为高电平，控制信号CLKH为VCM+DVDDL，此时，V_IN和V_IP产生电压差，第一级预放大器中M₁、M₂、M₂₁、M₂₂导通，假设V_IN＞V_IP的情况下，V_IN和V_IP的产生电压差使得M₂放电速度大于M₁放电速度，M₅、M₆构成的锁存器结构迅速进入锁存状态，使输出信号V_N1电压下降速度大于V_P1电压下降速度，因为V_P1电压下降速度慢，所以M₁₂的导通时间长于M₁₁，导致V_N2为低电位，V_P2为高电位，并通过M₁₃和M₁₄锁存，V_N2为低电位会导致M₁₇导通，V_P2为高电位会导致M₁₈关断，使输出V_OUTN为高电位，V_OUTP为低电位，并通过M₁₉、M₂₀锁存输出结果，完成比较。

本发明实施例提供的一种共模电平切换高速比较器，该比较器采用两级锁存结构，第一级预放大器采用高时钟信号CLKH驱动，第一级锁存电路、第二级锁存电路采用低时钟信号CLKL驱动，第一级预放大器采用高电源电压，第一级锁存电路、第二级锁存电路采用低电源电压，通过抬高第一级预放大器的电源电压和时钟，提高了比较器的共模输入电平，并且后两级的锁存电路，使输出共模范围降回低电平范围，因此提高比较器速度的同时，避免了失真和击穿问题，可以提升数模转化器ADC的整体性能。

实施例二

作为可选的实施例，第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第二十一MOS管M21、第二十二MOS管M22是P沟道MOS管，第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10是N沟道MOS管。

实施例三

作为可选的实施例，第十一MOS管M11、第十二MOS管M12、第二十三MOS管M23是P沟道MOS管，第十三MOS管M13、第十四MOS管M14、第二十四MOS管M24是N沟道MOS管。

实施例四

作为可选的实施例，当以tsmcN28工艺制作放大器时，第一低电压源VDDL的电压值为0.9V，高电压源VDDH的电压值为1.8V。

根据不同的工艺，比较器内的第一低电压源和高压电源都有不同的适用电源电压。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种共模电平切换高速比较器，其特征在于，所述比较器包括：第一级预放大器、第一级锁存电路、第二级锁存电路和时钟位移电路，所述第一级锁存电路包括：第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第二十三MOS管(M23)以及第二十四MOS管(M24)，所述时钟位移电路包括：高时钟信号端(CLKH)以及第一低时钟信号端(CLKL)，所述第一级预放大器的时钟信号端与所述高时钟信号端(CLKH)相连，所述第一低时钟信号端(CLKL)与外部电路的低时钟信号相连，所述第一级预放大器的电源端接入高电源电压(VDDH)，所述第二级锁存电路的电源端接入第一低电源电压(VDDL)，所述第十一MOS管(M11)的栅极与所述第一级预放大器的第一输出端(V_N1)相连，所述第十一MOS管(M11)的漏极(V_P2)分别与所述第二级锁存电路的第二输入端(V_P3)，所述第十三MOS管(M13)的漏极、所述第十四MOS管(M14)的栅极相连，所述第十三MOS管(M13)的源极分别与所述第二十四MOS管(M24)的漏极、所述第十四MOS管(M14)的源极相连，所述第二十四MOS管(M24)的栅极与所述第一低时钟信号端(CLKL)相连，所述第二十四MOS管(M24)的源极与所述第一低电压源(VDDL)相连，所述第十四MOS管(M14)的漏极(V_N2)分别与所述第十三MOS管(M13)的栅极、所述第二级锁存电路的第一输入端(V_N3)、所述第十二MOS管(M12)的漏极相连，所述第十二MOS管(M12)的源极分别与所述第二十三MOS管(M23)的栅极、所述第二十三MOS管(M23)的漏极、所述第十一MOS管(M11)的源极、所述第一级预放大器中接电源地的MOS管的栅极相连，所述第十二MOS管(M12)的栅极与所述第一级预放大器中的第二输出端(V_P1)相连。

2.根据权利要求1所述的共模电平切换高速比较器，其特征在于，所述时钟位移电路包括：第二十六MOS管(M26)、第二十七MOS管(M27)、第二十八MOS管(M28)以及电容(C_B)，所述第二十六MOS管(M26)的栅极(CLKL)与外部电路的低时钟信号相连，所述第二十六MOS管(M26)的漏极与共模电平(VCM)相连，所述第二十六MOS管(M26)的源极与所述电容(C_B)的上级板、所述第一级预放大器的时钟信号端相连，所述电容(C_B)的下级板分别与所述第二十七MOS管(M27)的源极、所述第二十八MOS管(M28)的漏极相连，所述第二十七MOS管(M27)的栅极(CLKL)与外部电路的低时钟信号，所述第二十七MOS管(M27)的漏极与第二低电源电压(DVDDL)相连，所述第二十八MOS管(M28)的栅极(CLKL)与外部电路的低时钟信号，所述第二十八MOS管(M28)的源极与电源地(GND)相连。

3.根据权利要求2所述的共模电平切换高速比较器，其特征在于，所述共模电平(VCM)的值为所述第二低电源电压(DVDDL)的二分之一。

4.根据权利要求1所述的共模电平切换高速比较器，其特征在于，所述第二级锁存电路包括：第十五MOS管(M15)、第十六MOS管(M16)、第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)以及第二十五MOS管(M25)，所述第十五MOS管(M15)、第十六MOS管(M16)以及所述第二十五MOS管(M25)是N沟道的MOS管，所述第十七MOS管(M17)、第十八MOS管(M18)、第十九MOS管(M19)、第二十MOS管(M20)是P沟道的MOS管，所述第十七MOS管(M17)包括：栅极(V_P3)、源极以及漏极，所述第十八MOS管(M18)包括：栅极(V_N3)、源极以及漏极，所述第十七MOS管(M17)的源极分别与所述第十九MOS管(M19)的源极、所述第二十MOS管(M20)的源极、所述第十八MOS管(M18)的源极、低电源电压相连，所述第十九MOS管(M19)的漏极分别与所述第十七MOS管(M17)的漏极、所述第二十MOS管(M20)的栅极、所述第十五MOS管(M15)的漏极、所述第十六MOS管(M16)的栅极相连，所述第十五MOS管(M15)的源极分别与所述第十六MOS管(M16)的源极、所述第二十五MOS管(M25)的漏极相连，所述第二十五MOS管(M25)的源极与电源地相连，所述第二十五MOS管(M25)的栅极与外部电路的低时钟信号(CLKL)相连，所述第十六MOS管(M16)的漏极分别与所述第十五MOS管(M15)的栅极、所述第二十MOS管(M20)的漏极、所述第十九MOS管(M19)的栅极，所述第十八MOS管(M18)的漏极相连。

5.根据权利要求1所述的共模电平切换高速比较器，其特征在于，所述第一级预放大器包括：第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)，第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第二十一MOS管(M21)以及第二十二MOS管(M22)，所述M1的源极分别与所述M2的源极，所述第二十一MOS管(M21)的漏极相连，所述第二十一MOS管(M21)的栅极接入外部电路的低时钟信号，所述第二十一MOS管(M21)的源极分别与所述第二十二MOS管(M22)的漏极、所述第二十二MOS管(M22)的栅极、所述第二十三MOS管(M23)的栅极相连，所述第二十二MOS管(M22)的源极与电源地(GND)相连，所述M2的栅极分别与所述M4的栅极、所述M4的源极、所述M4的漏极、所述M6的栅极、所述M5的漏极、所述M7的漏极(V_N1)相连，所述M2的漏极所述M6的源极相连，所述M6的漏极(V_P1)分别与所述M5的栅极、所述M8的漏极相连，所述M8的栅极分别与所述M7的栅极、所述高时钟信号端(CLKH)相连，所述M8的源极分别与所述M10的漏极、所述M10的栅极、所述M9的栅极、所述M9的漏极、所述M7的源极相连，所述M10的源极与所述M9的源极相连，并接入高电源电压(VDDH)。

6.根据权利要求5所述的共模电平切换高速比较器，其特征在于，所述第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、所述第二十一MOS管(M21)、第二十二MOS管(M22)是P沟道MOS管，所述第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)是N沟道MOS管。

7.根据权利要求1所述的共模电平切换高速比较器，其特征在于，所述第十一MOS管(M11)、所述第十二MOS管(M12)、所述第二十三MOS管(M23)是P沟道MOS管，所述第十三MOS管(M13)、所述第十四MOS管(M14)、所述第二十四MOS管(M24)是N沟道MOS管。

Images