CN101753145B - 乘法数模转换器 - Google Patents
乘法数模转换器 Download PDFInfo
- Publication number
- CN101753145B CN101753145B CN2009102107905A CN200910210790A CN101753145B CN 101753145 B CN101753145 B CN 101753145B CN 2009102107905 A CN2009102107905 A CN 2009102107905A CN 200910210790 A CN200910210790 A CN 200910210790A CN 101753145 B CN101753145 B CN 101753145B
- Authority
- CN
- China
- Prior art keywords
- switch
- voltage
- coupled
- operational amplifier
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 27
- 229910044991 metal oxide Inorganic materials 0.000 claims description 19
- 150000004706 metal oxides Chemical class 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000012423 maintenance Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 13
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 description 23
- 230000014509 gene expression Effects 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- -1 wherein Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供了一种乘法数模转换器，包含：运算放大器，在第一供电电压以及第二供电电压下运算；运算放大器输入开关区，耦接于共模电压，选择性地将共模电压耦接至运算放大器的输入节点，其中，共模电压基本上与第一供电电压相等；电容区，耦接于运算放大器输入开关区，对相应于输入信号的电荷或相应于参考信号的电荷进行抽样；抽样开关区，耦接于输入信号，选择性地将输入信号耦接至电容区；参考电压开关区，耦接于电容区，选择性地将参考信号耦接至电容区；以及反馈开关区，耦接于电容区与运算放大器的输出节点之间。本发明提供的乘法数模转换器，能够在供电电压低的情形下，进行高速运算，从而可以避免由于低供电电压而导致的运算不正确的问题。
Description
技术领域
本发明是关于一种乘法数模转换器(multiplying digital-to-analog converter，以下简称为MDAC)，特别是关于一种高速低供电电压的MDAC。
背景技术
在模数转换器(analog-to-digital converter，以下简称为ADC)的领域中，高速且高分辨率的模数转换运算通常使用流水线型ADC(pipeline ADC)。流水线型ADC中最重要的部分之一是MDAC。传统地，流水线型ADC中有多个MDAC，且每一个MDAC负责产生用于下一级MDAC的残余(residue)。此外，MDAC一般由运算放大器(operational amplifier，以下简称为OP-amp)，电容区，以及开关区组成，其中，电容区用于抽样(sample)输入信号，以协助开关区，且OP-amp将输入信号与流水线型ADC的子ADC(sub ADC)的输出比特之间的残余输出至下一个MDAC。
图1是依据现有技术的开关10的示意图。根据现有技术，OP-amp的输入信号与输出信号的多个共模电压(common mode voltage)被设为VDD/2，其中，VDD是OP-amp的供电电压。另外，如图1所示，开关区内的每一个开关由N型金属氧化物半导体(Negative Metal Oxide Semiconductor，以下简称为NMOS)晶体管MN与P型金属氧化物半导体(Positive Metal Oxide Semiconductor，以下简称为PMOS)晶体管MP的组合而组成。当MDAC在低供电电压(例如VDD＝1.2V)下运算，且开关10处于接通模式时，开关10将形成死区(dead-zone)。
请参考图2。图2是处于接通模式的开关10的NMOS晶体管MN与PMOS晶体管PN的输入电压VIN与跨导(transconductance)之间的关系示意图。在图2中，曲线11表示NMOS晶体管MN的跨导，曲线12则表示PMOS晶体管PN的跨导，且VDD＝1.2V。从图2中可以看出，当输入电压VIN位于电压(VDD-VTN)与电压|VTP|之间时，出现死区，其中，VTN是NMOS晶体管的门限电压，且|VTP|是PMOS晶体管的绝对门限电压(absolute threshold voltage)。换句话说，若供电电压VDD较低，则开关10存在死区。在这种情形下，电容区可能无法正确的抽样输入信号。
由于OP-amp的输入信号的共模电压设为VDD/2，因此，OP-amp的输入级也被偏压为VDD/2。然而，当VDD是低供电电压但是系统仍需高速运算时，设计一个偏压为VDD/2的输入级十分困难。因此，设计一个运算在较低供电电压却具有较高运算速率的流水线型ADC是ADC领域当前的挑战。
发明内容
为解决以上技术问题，本发明提供了一种高速，且只需低供电电压的MDAC。
本发明提供了一种MDAC，包含：OP-amp，OP-amp输入开关区，电容区，抽样开关区，参考电压开关区，以及反馈开关区。OP-amp在第一供电电压以及第二供电电压下运算，其中，第一供电电压高于第二供电电压；OP-amp输入开关区耦接于共模电压，选择性地将共模电压耦接至OP-amp的多个输入节点，其中，包含在OP-amp输入开关区内的所有开关仅利用PMOS晶体管来实现，且第一供电电压与共模电压之间的第一电压差小于共模电压与第二供电电压之间的第二电压差；电容区耦接于OP-amp输入开关区，对相应于输入信号的电荷进行抽样或对相应于参考信号的电荷进行抽样；抽样开关区耦接于输入信号，选择性地将输入信号耦接至电容区；参考电压开关区耦接于电容区，选择性地将参考信号耦接至电容区；以及反馈开关区，耦接于电容区与OP-amp的输出节点之间，选择性地将OP-amp的输出节点耦接至电容区。
本发明提供的MDAC能够在低供电电压的情形下，进行高速运算，进而避免了由于供电电压低而导致的运算不正确的问题。
附图说明
图1是依据现有技术的开关的示意图。
图2是依据图1所示的处于接通模式的开关的输入电压与跨导之间的关系的示意图。
图3是依据本发明实施方式的MDAC的示意图。
图4是依据本发明实施方式的图3所示的MDAC的时钟CK1，时钟CK2，时钟CK1d，以及时钟CK2d的时序图。
图5是依据本发明实施方式的处于接通状态的本征NMOS开关、NMOS开关、以及PMOS开关的输入电压与跨导间的关系的示意图。
具体实施方式
在本说明书以及权利要求书当中使用了某些词汇来指代特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式的用语，因此应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可以直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。
请参考图3。图3是依据本发明实施方式的MDAC 300的示意图。MDAC 300包含差分OP-amp 302，OP-amp输入开关区304，电容区306，抽样开关区308，参考电压开关区310，以及反馈开关区312。差分OP-amp 302在供电电压Vdd以及对地电压(ground voltage)Vss下运算。需注意，为了更清楚的描述本发明的精神，供电电压Vdd是低供电电压，例如，1.2V，且对地电压Vss为0V。
OP-amp输入开关区304耦接于共模电压Vcm，用于选择性地将共模电压Vcm耦接至差分OP-amp 302的输入节点Nip及Nin，其中，包含在OP-amp输入开关区304内的所有开关利用PMOS晶体管来实现，以减少OP-amp输入开关区304的阻抗及电容。电容区306耦接于OP-amp输入开关区304，用于对相应于输入信号的电荷进行抽样或对相应于参考信号的电荷进行抽样。差分输入信号包含第一输入信号Vinn以及第二输入信号Vinp。抽样开关区308耦接于第一输入信号Vinn以及第二输入信号Vinp，用于选择性地将第一输入信号Vinn以及第二输入信号Vinp耦接至电容区306。差分参考信号包含第一参考电压Vdacn以及第二参考电压Vdacp，其中，第一参考电压Vdacn可以高于第二参考电压Vdacp。参考电压开关区310耦接于电容区306，用于根据子ADC(未绘示)的输出选择性地将第一参考电压Vdacn或第二参考电压Vdacp耦接至电容区306。反馈开关区312耦接于电容区306与差分OP-amp 302的输出节点Nop及Non之间，用于选择性地将差分OP-amp 302的输出节点Nop及Non耦接至电容区306。根据本发明的一实施方式，MDAC 300配置为OP-amp共用配置，因此MDAC 300进一步包含OP-amp共用开关区314，然而，这并不是本发明的限制。OP-amp共用开关区314耦接于差分OP-amp 302的输入节点Nip及Nin与OP-amp输入开关区304之间，当MDAC 300进入保持阶段(hold phase)时，用于选择性地将差分OP-amp 302的输入节点Nip及Nin连接至OP-amp输入开关区304，或当MDAC 300进入抽样阶段(sampling phase)时，用于将差分OP-amp 302的输入节点Nip及Nin从OP-amp输入开关区304断开，其中，包含在OP-amp共用开关区314内的所有开关仅利用PMOS晶体管来实现。
此外，共模电压Vcm设为基本上与供电电压Vdd相等。同样地，这并不是本发明的限制。换句话说，共模电压Vcm的选取是为了符合一种条件，此条件是，供电电压Vdd与共模电压Vcm之间的第一电压差小于共模电压Vcm与对地电压Vss之间的第二电压差。更具体地，可以选取共模电压Vcm来符合一种条件，此条件是，所述第一电压差小于供电电压Vdd与对地电压Vss之间电压差的四分之一，且所述第二电压差不小于供电电压Vdd与对地电压Vss之间电压差的四分之三。
请再次参考图3。如图3所示，OP-amp输入开关区304包含PMOS开关S1，PMOS开关S2以及PMOS开关S3。PMOS开关S1，PMOS开关S2以及PMOS开关S3通过时钟(clock)CK1控制，其中，PMOS开关S1耦接于节点N1与共模电压Vcm之间，PMOS开关S2耦接于节点N2与共模电压Vcm之间，以及PMOS开关S3耦接于节点N1与节点N2之间。
电容区306包含电容C1，电容C2，电容C3，电容C4，其中，电容C1耦接于节点N3与节点N1之间，电容C2耦接于节点N4与节点N1之间，电容C3耦接于节点N5与节点N2之间，以及电容C4耦接于节点N6与节点N2之间。
抽样开关区308通过时钟CK1d控制，抽样开关区308包含本征NMOS开关S4，本征NMOS开关S5，本征NMOS开关S6，以及本征NMOS开关S7，其中，本征NMOS开关S4耦接于第一输入信号Vinn与节点N3之间，本征NMOS开关S5耦接于第一输入信号Vinn与节点N4之间，本征NMOS开关S6耦接于第二输入信号Vinp与节点N5之间，以及本征NMOS开关S7耦接于第二输入信号Vinp与节点N6之间。一般地，本征NMOS有一个约为0.1V-0.2V的低门限电压VTN。
参考电压开关区310通过时钟CK2d控制，参考电压开关区310包含NMOS开关S8，PMOS开关S9，NMOS开关S15，以及PMOS开关S14，其中，NMOS开关S8耦接于第一参考电压Vdacn与节点N4之间，PMOS开关S9耦接于第二参考电压Vdacp与节点N5之间，NMOS开关S15耦接于第一参考电压Vdacn与节点N5之间，以及PMOS开关S14耦接于第二参考电压Vdacp与节点N4之间。
反馈开关区312通过时钟CK2d控制，反馈开关区312包含本征NMOS开关S10以及本征NMOS开关S11，其中，本征NMOS开关S10耦接于输出节点Nop与节点N3之间，以及本征NMOS开关S11耦接于输出节点Non与节点N6之间。
OP-amp共用开关区314通过时钟CK2控制，OP-amp共用开关区314包含PMOS开关S12以及PMOS开关S13，其中，PMOS开关S12耦接于节点N1与输入节点Nin之间，以及PMOS开关S13耦接于节点N2与输入节点Nip之间。
图4是依据本发明实施方式的图3所示的MDAC 300的时钟CK1，时钟CK2，时钟CK1d，以及时钟CK2d的时序图。如图4所示，时钟CK1d是时钟CK1的延迟时钟，时钟CK2d是时钟CK2的延迟时钟。也就是说，时钟CK1与时钟CK1d的上升沿对齐，而时钟CK1d的下降沿迟于时钟CK1的下降沿，时钟CK2与时钟CK2d的上升沿对齐，而时钟CK2d的下降沿迟于时钟CK2的下降沿。此外，时钟CK1与时钟CK2互不重叠(non-overlapped)，同时时钟CK1d与时钟CK2d互不重叠。时钟CK1，时钟CK2，时钟CK1d，以及时钟CK2d的高电压电平与供电电压Vdd相等，也就是，1.2V，且时钟CK1，时钟CK2，时钟CK1d，以及时钟CK2d的低电压电平与对地电压Vss相等，也就是，0V。当时钟CK1/时钟CK1d位于高电压电平时，MDAC 300则处于抽样阶段，且当时钟CK2/时钟CK2d位于高电压电平时，MDAC 300则处于保持阶段。
当将共模电压Vcm设为基本上与供电电压Vdd相等时，差分OP-amp 302的输入级也应该设计为偏压在供电电压Vdd。因此，当通过时钟CK1接通(turnon)PMOS开关S1，PMOS开关S2，以及PMOS开关S3时，PMOS开关S1，PMOS开关S2，以及PMOS开关S3具有良好的开关特性。类似地，当通过时钟CK2接通PMOS开关S12及PMOS开关S13时，PMOS开关S12及PMOS开关S13也具有良好的开关特性。
图5是处于接通状态的本征NMOS开关、NMOS开关、以及PMOS开关的输入电压与跨导之间的关系的示意图。请参考图5，曲线502表示本征NMOS开关的跨导，曲线504表示PMOS开关的跨导，以及曲线506表示NMOS开关的跨导。从图5可以看出，当共模电压Vcm基本上与供电电压Vdd相等(也就是，1.2V)时，曲线504表示的跨导较为理想。另一方面，抽样开关区308内的本征NMOS开关S4，本征NMOS开关S5，本征NMOS开关S6，以及本征NMOS开关S7的跨导通过图5的曲线502表示，因为门限电压VTN较小，所以上述跨导也较为理想。然而，由于差分输入信号是变化信号，本发明并不限于仅利用本征NMOS晶体管来实现抽样开关区308内的开关。在本发明另一实施方式中，每一个开关(包含抽样开关区308内的开关)利用一个本征NMOS晶体管并联一个PMOS晶体管来实现。因此，其跨导可以看作是曲线502与曲线504的结合，则所述跨导在0V到供电电压Vdd的范围内不存在死区。
当通过时钟CK2d接通参考电压开关区310时，将第一参考电压Vdacn耦接至节点N4的NMOS开关S8的跨导可以通过曲线506表示。将第二参考电压Vdacp耦接至节点N5的PMOS开关S9的跨导可以通过曲线504表示。需注意，这并不是本发明的限制。依据本发明另一实施方式，参考电压开关区310利用NMOS晶体管将第一参考电压Vdacn耦接至节点N4，并利用本征NMOS晶体管将第二参考电压Vdacp耦接至节点N5，这样可以减少ADC系统的布线以及控制逻辑数目，其中，第一参考电压Vdacn可以高于第二参考电压Vdacp。
此外，当通过时钟CK2d接通反馈开关区312时，本征NMOS开关S10及本征NMOS开关S11的跨导也可以通过图5所示的曲线502表示。然而，本发明并不限于仅利用本征NMOS晶体管来实现反馈开关区312内的开关。在本发明另一实施方式中，每一个开关(包含反馈开关区312内的开关)利用一个本征NMOS晶体管与一个PMOS晶体管的组合来实现。因此，跨导可以看作是曲线502与曲线504的结合，则所述跨导在0V到供电电压Vdd的范围内不存在死区。
总体来说，本发明实施方式所提供的MDCA，通过设定基本上与供电电压相等的共模电压Vcm，进而显著地减轻了高速且低压供电系统内差分OP-amp输入级的设计难度。
虽然本发明已以较佳实施方式揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的范围内，可以做一些改动，因此本发明的保护范围应以权利要求所界定的范围为准。
Claims (23)
1.一种乘法数模转换器，包含：
运算放大器，在第一供电电压以及第二供电电压下运算，其中，所述第一供电电压高于所述第二供电电压；
运算放大器输入开关区，耦接于共模电压，选择性地将所述共模电压耦接至所述运算放大器的多个输入节点，其中，包含在所述运算放大器输入开关区内的所有开关仅利用P型金属氧化物半导体晶体管来实现，且所述第一供电电压与所述共模电压之间的第一电压差小于所述共模电压与所述第二供电电压之间的第二电压差；
电容区，耦接于所述运算放大器输入开关区，对相应于输入信号的电荷进行抽样或对相应于参考信号的电荷进行抽样；
抽样开关区，耦接于所述输入信号，选择性地将所述输入信号耦接至所述电容区；
参考电压开关区，耦接于所述电容区，选择性地将所述参考信号耦接至所述电容区；以及
反馈开关区，耦接于所述电容区以及所述运算放大器的多个输出节点之间，选择性地将所述运算放大器的所述输出节点耦接至所述电容区。
2.根据权利要求1所述的乘法数模转换器，其特征在于，所述第一电压差小于所述第一供电电压与所述第二供电电压之间的电压差的四分之一，以及所述第二电压差不小于所述第一供电电压与所述第二供电电压之间的所述电压差的四分之三。
3.根据权利要求1所述的乘法数模转换器，其特征在于，所述共模电压与所述第一供电电压相等。
4.根据权利要求1所述的乘法数模转换器，其特征在于，所述乘法数模转换器进一步包含：
运算放大器共用开关区，耦接于所述运算放大器的所述输入节点与所述运算放大器输入开关区之间，当所述乘法数模转换器进入保持阶段时，选择性地将所述运算放大器的所述输入节点连接至所述运算放大器输入开关区，或当所述乘法数模转换器进入抽样阶段时，将所述运算放大器的所述输入节点从所述 运算放大器输入开关区断开，其中，包含在所述运算放大器共用开关区内的所有开关仅利用P型金属氧化物半导体晶体管来实现。
5.根据权利要求1所述的乘法数模转换器，其特征在于，包含在所述抽样开关区内的所有开关仅利用本征N型金属氧化物半导体晶体管来实现。
6.根据权利要求1所述的乘法数模转换器，其特征在于，包含在所述抽样开关区内的每一个开关利用至少一个本征N型金属氧化物半导体晶体管与至少一个P型金属氧化物半导体晶体管的组合来实现。
7.根据权利要求1所述的乘法数模转换器，其特征在于，所述参考电压开关区包含：
第一开关，耦接于第一参考电压与所述电容区之间，其中，所述第一开关利用至少一个N型金属氧化物半导体晶体管来实现，且所述第一开关不包含P型金属氧化物半导体晶体管；以及
第二开关，耦接于第二参考电压与所述电容区之间，其中，所述第一参考电压不同于所述第二参考电压，所述第二开关利用一个P型金属氧化物半导体晶体管来实现，且所述第二开关不包含N型金属氧化物半导体晶体管。
8.根据权利要求1所述的乘法数模转换器，其特征在于，所述参考电压开关区包含：
第一开关，耦接于第一参考电压与所述电容区之间，其中，所述第一开关利用至少一个N型金属氧化物半导体晶体管来实现，且所述第一开关不包含P型金属氧化物半导体晶体管；以及
第二开关，耦接于第二参考电压与所述电容区之间，其中，所述第一参考电压不同于所述第二参考电压，所述第二开关利用至少一个本征N型金属氧化物半导体晶体管来实现，且所述第二开关不包含P型金属氧化物半导体晶体管。
9.根据权利要求7或8所述的乘法数模转换器，其特征在于，所述第一参考电压高于所述第二参考电压。
10.根据权利要求1所述的乘法数模转换器，其特征在于，包含在所述反馈开关区内的所有开关仅利用本征N型金属氧化物半导体晶体管来实现。
11.根据权利要求1所述的乘法数模转换器，其特征在于，包含在所述反馈开关区内的每一个开关利用至少一个本征N型金属氧化物半导体晶体管与至少一个P型金属氧化物半导体晶体管的组合来实现。
12.一种乘法数模转换器，包含：
运算放大器，在第一供电电压以及第二供电电压下运算，其中，所述第一供电电压高于所述第二供电电压；
运算放大器输入开关区，耦接于共模电压，选择性地将所述共模电压耦接至所述运算放大器的多个输入节点，其中，所述第一供电电压与所述共模电压之间的第一电压差小于所述共模电压与所述第二供电电压之间的第二电压差；
电容区，耦接于所述运算放大器输入开关区，对相应于输入信号的电荷进行抽样或对相应于参考信号的电荷进行抽样；
抽样开关区，耦接于所述输入信号，选择性地将所述输入信号耦接至所述电容区；
参考电压开关区，耦接于所述电容区，选择性地将所述参考信号耦接至所述电容区；以及
反馈开关区，耦接于所述电容区以及所述运算放大器的多个输出节点之间，选择性地将所述运算放大器的所述输出节点耦接至所述电容区。
13.根据权利要求12所述的乘法数模转换器，其特征在于，所述第一电压差小于所述第一供电电压与所述第二供电电压之间的电压差的四分之一，以及所述第二电压差不小于所述第一供电电压与所述第二供电电压之间的所述电压差的四分之三。
14.根据权利要求12所述的乘法数模转换器，其特征在于，所述共模电压与所述第一供电电压相等。
15.根据权利要求12所述的乘法数模转换器，其特征在于，所述乘法数模转换器进一步包含：
运算放大器共用开关区，耦接于所述运算放大器的所述输入节点与所述运算放大器输入开关区之间，当所述乘法数模转换器进入保持阶段时，选择性地将所述运算放大器的所述输入节点连接至所述运算放大器输入开关区，或当所述乘法数模转换器进入抽样阶段时，将所述运算放大器的所述输入节点从所述运算放大器输入开关区断开，其中，包含在所述运算放大器共用开关区内的所有开关仅利用P型金属氧化物半导体晶体管来实现。
16.根据权利要求12所述的乘法数模转换器，其特征在于，包含在所述抽样开关区内的所有开关仅利用本征N型金属氧化物半导体晶体管来实现。
17.根据权利要求12所述的乘法数模转换器，其特征在于，包含在所述抽样开关区内的每一个开关利用至少一个本征N型金属氧化物半导体晶体管与至 少一个P型金属氧化物半导体晶体管的组合来实现。
18.根据权利要求12所述的乘法数模转换器，其特征在于，所述参考电压开关区包含：
第一开关，耦接于第一参考电压与所述电容区之间，其中，所述第一开关利用至少一个N型金属氧化物半导体晶体管来实现，且所述第一开关不包含P型金属氧化物半导体晶体管；以及
第二开关，耦接于第二参考电压与所述电容区之间，其中，所述第一参考电压不同于所述第二参考电压，所述第二开关利用一个P型金属氧化物半导体晶体管来实现，且所述第二开关不包含N型金属氧化物半导体晶体管。
19.根据权利要求12所述的乘法数模转换器，其特征在于，所述参考电压开关区包含：
第一开关，耦接于第一参考电压与所述电容区之间，其中，所述第一开关利用至少一个N型金属氧化物半导体晶体管来实现，且所述第一开关不包含P型金属氧化物半导体晶体管；以及
第二开关，耦接于第二参考电压与所述电容区之间，其中，所述第一参考电压不同于所述第二参考电压，所述第二开关利用至少一个本征N型金属氧化物半导体晶体管来实现，且所述第二开关不包含P型金属氧化物半导体晶体管。
20.根据权利要求18或19所述的乘法数模转换器，其特征在于，所述第一参考电压高于所述第二参考电压。
21.根据权利要求12所述的乘法数模转换器，其特征在于，包含在所述反馈开关区内的所有开关仅利用本征N型金属氧化物半导体晶体管来实现。
22.根据权利要求12所述的乘法数模转换器，其特征在于，包含在所述反馈开关区内的每一个开关利用至少一个本征N型金属氧化物半导体晶体管与至少一个P型金属氧化物半导体晶体管的组合来实现。
23.根据权利要求12所述的乘法数模转换器，其特征在于，包含在所述运算放大器输入开关区内的部分开关是利用P型金属氧化物半导体晶体管来实现。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/339,084 | 2008-12-19 | ||
| US12/339,084 US7746260B1 (en) | 2008-12-19 | 2008-12-19 | Multiplying digital-to-analog converter for high speed and low supply voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101753145A CN101753145A (zh) | 2010-06-23 |
| CN101753145B true CN101753145B (zh) | 2012-09-26 |
Family
ID=42265206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102107905A Active CN101753145B (zh) | 2008-12-19 | 2009-11-10 | 乘法数模转换器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7746260B1 (zh) |
| CN (1) | CN101753145B (zh) |
| TW (1) | TW201025870A (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4977102B2 (ja) * | 2008-09-02 | 2012-07-18 | 株式会社東芝 | 差動増幅器 |
| CN101771411B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 模数/数模转换器 |
| US8198937B1 (en) * | 2011-03-15 | 2012-06-12 | Freescale Semiconductor, Inc. | Switched-capacitor amplifier circuit |
| CN102916701B (zh) * | 2011-08-05 | 2016-03-02 | 联发科技（新加坡）私人有限公司 | 乘法数模转换器以及流水线模数转换器 |
| US8633740B2 (en) * | 2011-09-08 | 2014-01-21 | Intel Mobile Communications | Triangular waveform generator having differential output synchronized with external clock signal |
| US9092044B2 (en) | 2011-11-01 | 2015-07-28 | Silicon Storage Technology, Inc. | Low voltage, low power bandgap circuit |
| US8487800B2 (en) * | 2011-11-14 | 2013-07-16 | Semtech Corporation | Resistive digital-to-analog conversion |
| US8766669B1 (en) * | 2012-09-10 | 2014-07-01 | Google Inc. | Sampling network |
| CN104242944B (zh) * | 2013-06-21 | 2017-09-22 | 西安电子科技大学 | 一种带溢出位判断的2.5位乘法型数模转换器mdac结构 |
| KR101476539B1 (ko) * | 2013-07-03 | 2014-12-24 | 고려대학교 산학협력단 | 멀티플라잉 디지털 아날로그 컨버터 및 그 동작 방법 |
| US20160301369A1 (en) * | 2015-04-10 | 2016-10-13 | Ferfics Limited | Band optimised rf switch low noise amplifier |
| US11626886B2 (en) * | 2021-07-21 | 2023-04-11 | Micron Technology, Inc. | Thermometer coding for driving non-binary signals |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031480A (en) * | 1997-11-04 | 2000-02-29 | Texas Instruments Incorporated | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry |
| CN1455515A (zh) * | 2002-04-30 | 2003-11-12 | 旭宏通讯股份有限公司 | 数字模拟转换装置及方法 |
| CN101018058A (zh) * | 2006-02-10 | 2007-08-15 | 冲电气工业株式会社 | 模拟/数字转换电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631522A (en) * | 1985-04-12 | 1986-12-23 | Audio Precision, Inc. | Method and circuit for compensation of a multiplying digital-to-analog converter |
| GB9123560D0 (en) * | 1991-11-06 | 1992-01-02 | Philips Electronic Associated | Multiplying digital-to-analogue converter |
| US5835039A (en) * | 1996-06-13 | 1998-11-10 | Vtc Inc. | Self-biasing, low voltage, multiplying DAC |
| US6653961B1 (en) * | 2002-05-08 | 2003-11-25 | Analog Devices, Inc. | Multiplying digital-to-analog converter structures that reduce signal distortion |
| JP4654998B2 (ja) * | 2005-11-08 | 2011-03-23 | 株式会社デンソー | サンプルホールド回路およびマルチプライングｄ／ａコンバータ |
| US7268720B1 (en) * | 2006-06-30 | 2007-09-11 | Analog Devices, Inc. | Converter networks for generation of MDAC reference signals |
-
2008
- 2008-12-19 US US12/339,084 patent/US7746260B1/en not_active Expired - Fee Related
-
2009
- 2009-11-09 TW TW098137908A patent/TW201025870A/zh unknown
- 2009-11-10 CN CN2009102107905A patent/CN101753145B/zh active Active
-
2010
- 2010-04-14 US US12/760,540 patent/US8031097B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031480A (en) * | 1997-11-04 | 2000-02-29 | Texas Instruments Incorporated | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry |
| CN1455515A (zh) * | 2002-04-30 | 2003-11-12 | 旭宏通讯股份有限公司 | 数字模拟转换装置及方法 |
| CN101018058A (zh) * | 2006-02-10 | 2007-08-15 | 冲电气工业株式会社 | 模拟/数字转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100156688A1 (en) | 2010-06-24 |
| CN101753145A (zh) | 2010-06-23 |
| US8031097B2 (en) | 2011-10-04 |
| US7746260B1 (en) | 2010-06-29 |
| TW201025870A (en) | 2010-07-01 |
| US20100194614A1 (en) | 2010-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101753145B (zh) | 乘法数模转换器 | |
| TWI543526B (zh) | 用於放大輸入訊號的開關電容器放大器 | |
| US7345530B1 (en) | Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing | |
| US7633423B2 (en) | Method of and apparatus for reducing settling time of a switched capacitor amplifier | |
| US8289198B2 (en) | Low power bit switches and method for high-voltage input SAR ADC | |
| US7649486B2 (en) | Flash A/D converter | |
| US9214912B2 (en) | Switched capacitor circuits having level-shifting buffer amplifiers, and associated methods | |
| US8258864B1 (en) | Ultra low voltage multi-stage high-speed CMOS comparator with autozeroing | |
| US8643527B2 (en) | Switched-capacitor MDAC with common-mode hop regulation | |
| US20070279130A1 (en) | High speed amplifier with controllable amplification and output impedance and comparator using the same | |
| US10855265B2 (en) | Comparison circuit | |
| US20120013496A1 (en) | Switched capacitor type d/a converter | |
| US10461763B2 (en) | Double data rate time interpolating quantizer with reduced kickback noise | |
| JP2007329518A (ja) | チョッパ型コンパレータ | |
| Bekal et al. | An improved dynamic latch based comparator for 8-bit asynchronous SAR ADC | |
| JP4498398B2 (ja) | 比較器及びこれを用いたアナログ−デジタル変換器 | |
| Cao et al. | A 9-bit 50MS/s asynchronous SAR ADC in 28nm CMOS | |
| Zahrai et al. | A low-power hybrid ADC architecture for high-speed medium-resolution applications | |
| US10425044B1 (en) | Cancellation capacitor for aliasing and distortion improvement | |
| Shubhanand et al. | Design and simulation of a high speed CMOS comparator | |
| Kazeminia et al. | A 500 MS/s 600 µW 300 µm 2 Single-Stage Gain-Improved and Kickback Noise Rejected Comparator in 0.35 µm 3.3 v CMOS Process | |
| US10819316B2 (en) | Circuits and methods for reducing kickback noise in a comparator | |
| JP2012114610A (ja) | 電子回路 | |
| CN101741356A (zh) | 比较器与流水线模数转换器 | |
| JP2006109059A (ja) | 電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |