CN1455515A - 数字模拟转换装置及方法 - Google Patents
数字模拟转换装置及方法 Download PDFInfo
- Publication number
- CN1455515A CN1455515A CN 02118931 CN02118931A CN1455515A CN 1455515 A CN1455515 A CN 1455515A CN 02118931 CN02118931 CN 02118931 CN 02118931 A CN02118931 A CN 02118931A CN 1455515 A CN1455515 A CN 1455515A
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- time
- cycle
- digital
- time cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
一种数字模拟转换装置及方法,以将数字信号转换成类比信号,包含有一操作放大器、一第一电容组、一第二电容组、一第一开关组,及第二开关组,利用在第一时间周期中,使数字信号中的多数个位元所对应的参考电压分别传至该第一电容组,于第二时间周期中,第一开关组关闭使第二电容组连接至该第一电容组,再于第三周期中,第二开关组关闭使第二电容组连接于该操作放大器的输入端与该输出端间。
Description
(1)技术领域
本发明涉及一种数字模拟转换装置及方法,特别是涉及一种能可进行一阶以上的数字模拟的转换,以可完成更高阶低通滤波器的效果的数字模拟转换装置及方法。
(2)背景技术
如图1所示,该数字模拟转换装置1包含有一操作放大器11、n个电容C1、C2、…、Cn、数个第一开关S1,及数个第二开关S2,该操作放大器11具有一短路的正输入端111、一负输入端112、一输出端113,及连接于负输入端112与该输出端间的反馈电容CFB,各该电容C1、C2、…、Cn的左端均连接有一第一开关S2,而该电容C1、C2、…、Cn的右端亦连接有第一开关S1,且该电容C1、C2、…、Cn的右端与该操作放大器11的负输入端112间连接有一第二开关S2,每一电容C1、C2、…、Cn的左端与该操作放大器11的输出端113间均连接有一第二开关S2。利用第一时间周期与第二时间周期的二种高逻辑电平完全相反的二时间周期,控制其数字模拟转换的动作,在第一时间周期进入高逻辑电平时,所有第一开关S1则进入关闭状态,使该第一开关S1连接至正参考电压或负参考电压,而各该第一开关S1所抓取的位元为高逻辑准位(即1),则连接至正参考电压,相对地抓取的位元为低逻辑准位(即0),则连接至负参考电压,使各该电容C1、C2、…、Cn充有与该各位元的参考电压对应的电荷数量,接着,第二时间周期进入高逻辑电平时,该第一开关S1均为打开状态,该第二开关S2则为关闭状态,使得该电容C1、C2、…、Cn与该反馈电容CFB并联于该操作放大器11的负输入端112与输出端113间,并根据电荷守恒定律,使电荷Q重新分配于该电容C1、C2、…、Cn与该反馈电容CFB中,以进行1阶的数字模拟转换,然而,上述的数字转换器只可进行1阶的转换,如以上述的装置扩充至完成高阶滤波器效果,则在-3DB低频截止频率的设定上,会使反馈电容CFB的电容值相对提高,造成面积变大的问题。
另一种如图2所示的2阶数字模拟转换器2,该数字模拟转换器2是于该操作放大器21的负输入端211正输入端212均各连接有二组如图3所示的开关-电容阵列22,而其转换函为
CDAC=2(C1+C1+….+C31),由此看出CFB的值必须随着CDAC的值增加,而该CDAC是该C1、C1、….、C31的总合,导致CFB的值非常大,造成体积非常大,仍然有体积大的缺点,且所使用的电容数量相当多,不具经济效益。
(3)发明内容
本发明的一目的在于提供一种可完成高阶低通滤波的效果的数字模拟转换装置。
本发明的另一目的在于提供一种可共用硬体,达到节省硬件成本功效的数字模拟转换装置。
本发明的另一目的在于提供一种在设计成本的考虑下,-3DB截止频率更易设定的数字模拟转换装置。
本发明的又一目的在于提供一种可完成高阶低通滤波效果的数字模拟转换方法。
本发明的再一目的在于提供一种可共用硬件,达到节省硬件成本功效的数字模拟转换方法。
本发明的再一目的在于提供一种在设计成本的考虑下,-3DB截止频率更易设定的数字模拟转换方法。
本发明的第一种数字模拟转换装置包含有一具有二输入端及一输出端的操作放大器、数个第一电容、一第二电容、一第一开关,及一第二开关,其转换方法是在第一时间周期中该第一电容分别储存各该位元所对应的参考电压,且第二电容短路,在第二时间周期中,该第一开关将该第一电容连接至该第二电容,在第三时间周期中,该第二开关将该第二电容连接于该操作放大器的一输入端与该输出端间,以形成具有低功率损耗特性的1阶数字模拟转换。
第二种数字模拟转换装置包含有一操作放大器、一暂存单元、一具有数个第一电容的第一电容组、一具有数个第二电容的第二电容组、一具有数个第一开关的第一开关组、一具有数个第二开关的第二开关组,及一具有数个第三开关的第三开关组,其转换方法是在第一时间周期中,于该暂存单元的输入端及输出端,分别形成第1位元串及第2位元串中的每一位元所对应的参考电压,依序地传至各该第一电容储存,在第二时间周期中,使第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将该第二电容组的所有第二电容并联于该操作放大器的一输入端与该输出端间,在第四时间周期中,将该第二电容组的所有第二电容均短路,以在电容值不大幅增加的条件下,形成2阶的数字模拟转换。
第三种数字模拟转换装置包含有一操作放大器、数个串联的暂存单元、一具有数个第一电容的第一电容组、一具有数个第二电容的第二电容组、一具有数个第一开关的第一开关组、一具有数个第二开关的第二开关组,及一具有数个第三开关的第三开关组,其转换方法是在第一时间周期中,于该暂存单元的第一级输入端及各该暂存单元的输出端,分别形成的第1位元串至第N位元串中的每一位元所对应的参考电压,依序地传至各该第一电容储存,在第二时间周期中,使第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将该第二电容组的所有第二电容并联于该操作放大器的一输入端与该输出端间,在第四时间周期中,将该第二电容组的所有第二电容均短路,以在电容值不大幅增加的条件下,形成2阶以上的数字模拟转换,不但具有低功率损耗的特性,亦可完成高阶低通滤波的效果,且在设计成本的考虑下,-3DB截止频率更易设定,并达到节省硬件成本的功效。
第四种数字模拟转换装置,包含有一操作放大器、一具有数个第一电容的第一电容组、一具有数个第二电容的第二电容组、一具有数个第一开关的第一开关组,一具有数个第二开关的第二开关组,且该操作放大器具有一正输入端、一负输入端,一正输出端及一负输出端,其转换的方法是在第一时间周期中,每一位元所对应的参考电压分别传至各该第一电容储存,且所有的第二电容均短路,在第二时间周期中,该第一开关使第二电容组的各该第二电容与第一电容组的各该第一电容连接,在第三时间周期中,该第二开关将各该第二电容连接于该操作放大器的正输入端与负输出端间及负输入端与正输出端间,以形成1阶差动模式的数字模拟转换,达到降低输出杂讯的功效,及提高增益。
第四种数字模拟转换装置亦可以用另一种方法进行数字模拟转换,在第一时间周期中,将每一位元所对应的参考电压分别于距有一时间差的先、后时间对第一电容组的各别第一电容进行先、后充电,同时所有第二电容短路,在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将第二电容组的第二电容连接至一操作放大器的正输入端与负输出端间及负输入端与正输出端间,以可以较少的电容数量,形成1阶差动模式的数字模拟转换。
第五种数字模拟转换装置,包含有一操作放大器、一暂存单元、一具有数个第一电容的第一电容组、一具有数个第二电容的第二电容组、一具有数个第一开关的第一开关组、一具有数个第二开关的第二开关组,及一具有数个第三开关的第三开关组,且该操作放大器具有一正输入端、一负输入端,一正输出端及一负输出端,其转换的方法是在第一时间周期中,于该暂存单元的输入端及输出端分别形成第1位元串及第2位元串中的每一位元所对应的参考电压,依序地传至各该第一电容储存,在第二时间周期中,使第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将该第二电容组的所有第二电容并联于该操作放大器的正输入端与负输出端间及负输入端与正输出端间,在第四时间周期中,将该第二电容组的所有第二电容均短路,以形成2阶差动模式的数字模拟转换,并达到降低输出杂讯、提高增益,及在设计成本的考虑下,-3DB截止频率更易设定的功效。
第五种数字模拟转换装置亦可以用另一种方法进行数字模拟转换,在第一时间周期中,于该暂存单元的输入端及输出端形成的第1位元串及第2位元串,均分别在距有一时间差的先后时间,形成的第1批次的第1位元串、第1批次的第2位元串、第1批次的第2位元串,及第2批次的第2位元串中的每一位元所对应的参考电压,依序地对第一电容组的各别第一电容充电,在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将第二电容组的第二电容连接至一操作放大器的正输入端与负输出端间及负输入端与正输出端间,在第四时间周期中,使第二电容组的所有第二电容均短路,以可以较少的电容数量,形成2阶差动模式的数字模拟转换。
第六种数字模拟转换装置,包含有一操作放大器、数个串联的暂存单元、一具有数个第一电容的第一电容组、一具有数个第二电容的第二电容组、一具有数个第一开关的第一开关组、一具有数个第二开关的第二开关组,及一具有数个第三开关的第三开关组,且该操作放大器具有一正输入端、一负输入端,一正输出端及一负输出端;其转换的方法是在第一时间周期中,于该暂存单元的第一级输入端及各该暂存单元的输出端分别形成的第1位元串、第2位元串、……、第N位元串中的每一位元所对应的参考电压,N是为大于2的正整数,依序地传至各该第一电容储存,在第二时间周期中,使第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将该第二电容组的所有第二电容并联于该操作放大器的正输入端与负输出端间及负输入端与正输出端间,在第四时间周期中,将该第二电容组的所有第二电容均短路,以形成2阶以上差动模式的数字模拟转换,可完成高阶低通滤波的效果,并达到降低输出杂讯、提高增益,及在设计成本的考虑下,-3DB截止频率更易设定的功效。
第六种数字模拟转换装置亦可以用另一种方法进行数字模拟转换,在第一时间周期中,于该暂存单元的第一级输入端及各该输出端形成的第1至第N位元串,均分别在距有一时间差的先后时间,形成的第1批次的第1位元串、第2批次的第1位元串、…..、第1批次的第N位元串及第2批次的第N位元串中的每一位元所对应的参考电压,依序地对第一电容组的各别第一电容充电,在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将第二电容组的第二电容连接至一操作放大器的正输入端与负输出端间及负输入端与正输出端间,在第四时间周期中,使第二电容组的所有第二电容均短路,以可以较少的电容数量,形成2阶以上差动模式的数字模拟转换。
(4)附图说明
下面结合附图及实施例对本发明进行详细说明:
图1是一一般数字模拟转换装置的电路图。
图2是另一一般数字模拟转换装置的电路图。
图3是图2中的部份电路图。
图4是本发明第一较佳实施例的电路图。
图5是本发明第一较佳实施例的时序图。
图6是本发明第二较佳实施例的电路图。
图7是本发明第二较佳实施例的时序图。
图8是本发明第三较佳实施例的电路图。
图9是本发明第三较佳实施例的时序图。
图10是本发明第四较佳实施例的电路图。
图11是本发明第五较佳实施例的电路图。
图12是本发明第六较佳实施例的时序图。
图13本发明第六较佳实施例的电路图。
图14是本发明第七较佳实施例的电路图。
图15本发明第七较佳实施例的时序图。
(5)具体实施方式
围4所示,第一实施例的数字模拟转换装置3包含有:一操作放大器31、n个第一电容C1、 C2、…、Cn、一第二电容Ci、数个开关Si及Sj、数个第一开关Sa,及二第二开关S1、S2,该操作放大器31具有一短路的正输入端311、一负输入端312、一输出端313,及连接于负输入端312与该输出端313间的反馈电容CFB,该开关Sj连接于各该第一电容C1、C2、…、Cn的右端,及该第二电容Ci的两端,该开关Si连接于各该第一电容C1、C2、…、Cn的左端,该开关Si是使各该第一电容C1、C2、…、Cn的左端连接至一参考电压Vr+或Vr-的二种参考电压,其中参考电压Vr+的电压值是大于参考电压Vr-的电压值,二种参考电压的电压值并不影响本发明以下所述的实施例的实施态样,所以在本发明所举的实施例均以参考电压Vr+及参考电压Vr-为代表说明。该第一开关Sa分别是连接于各该第一电容C1、C2、…、Cn与第二电容Ci间,其一第二开关S2是连接第二电容Ci与该操作放大器31的负输入端312间,另一第二开关S1是连接于该第二电容Ci与该操作放大器31的输出端313间。
如图4、5所示,一时钟脉冲供应区30以一高逻辑电平及一低逻辑电平相间且不断重复的脉冲,提供该数字模拟转换装置3使其动作时区分成三种时间周期,分别是第一时间周期ψ1、第二时间周期ψ2及第三时间周期ψ3,且第二时间周期ψ2与第三时间周期ψ3的每一高逻辑电平,均跟随在第一时间周期ψ1的每一高逻辑电平之后,而第三时间周期ψ3的每一高逻辑电平,均跟随在第二时间周期ψ2的每一高逻辑电平之后。
在第一时间周期ψ1进入高逻辑电平时,而第二时间周期ψ2与第三时间周期ψ3则处于低逻辑电平,该开关Si及Sj则进入关闭状态,同时使第二电容Ci短路,以将第二电容Ci内的电荷清除,且该开关Si连接至参考电压Vr+或参考电压Vr-,至于连接至那一参考电压则视该开关Si所抓取欲转换的数字讯号中的位元D1、D2、……、Dn是为高逻辑准位(即1)或低逻辑准位(即0),当所抓取的位元为1,则该开关Si则连接至参考电压Vr+,若所抓取的位元为0,则该开关Si则连接至参考电压Vr-,各该第一电容C1、C2、…、Cn分别借由该开关Si与各该位元对应的参考电压Vr+或Vr-连接,各该参考电压Vr+、Vr-,分别对各别的第一电容C1、C2、…、Cn充电,使各该第一电容C1、C2、…、Cn充有与该各位元的参考电压对应的电荷数量Vr.D1.C1、Vr.D2.C2、…..、Vr.Dn.Cn,其中,Vr为Vr+-Vr-,且假设Vr-为0,上述第一电容C1、C2、…、Cn每一次所抓取的位元D1、D2、……、Dn均不同,为1或0,在此为方便说明起见,均以D1、D2、……、Dn代表每一次所抓取的位元。
接着,第二时间周期ψ2进入高逻辑电平时,而第二时间周期ψ2与第三时间周期ψ3则处于低逻辑电平,该开关Si及Sj均为打开状态,该第一开关Sa则为关闭状态,使得该第一电容C1、C2、…、Cn与第二电容Ci均并联连接,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及第二电容Ci的电容值关系,重新分布于该第一电容C1、C2、…、Cn与第二电容Ci中,假设第一电容C1、C2、…、Cn的电容值均为C,而第二电容Ci的电容值为w C,因此,第二电容Ci中具有电荷
接着,第三时间周期ψ3进入高逻辑电平时,第二时间周期ψ2与第一时间周期ψ1则处于低逻辑电平,该第一开关Sa及开关Sj、Si为打开状态,该第二开关S1、S2及为关闭状态,使得该第二电容Ci与该反馈电容CFB并联于该操作放大器31的负输入端312与输出端313间,并根据电荷守恒定律,使电荷Qi重新分配于第二电容与该反馈电容CFB中,而得
经整理可得一转换函数
该数字模拟转换装置3,则依该转换函数进行1阶数字模拟转换。
本发明亦可以上述的1阶数字模拟转换装置为基本架构扩充至如图6所示的第二较佳实施例2阶数字模拟转换装置4,该装置4包含有:一操作放大器41、一具有n个第一电容C1、C2、…、Cn的第一电容组C1g、一具有2个第二电容C1、C2的第二电容组C2g、数个开关Si及Sj、一具有数个第一开关S1、S2、S3的第一开关组S1g、一具有数个第二开关SA、SB的第二开关组S2g,一具有数个第三开关Sk的第三开关组S3g,且该操作放大器41、该第一电容组C1g的所有第一电容C1、C2、…、Cn及该开关Si及Sj的连接关系,均与第一实施例相同,所以在此不再详细说明,该第一开关组S1g的该第一开关S1是分别连接于第一电容组C1g的左端与第二电容组C2g间的右端间,另二个第一开关S2、S3分别连接于该第一电容C1、C2、…、Cn左端的第一开关S1与各该第二电容C1、C2左端之间,该第二开关组S2g的一第二开关SA是连接第二电容组C2g与该操作放大器41的负输入端412间,另二第二开关SB是分别连接于该第二电容组C2g与该操作放大器41的输出端413间,而该第三开关组S3g的所有第三开关Sk分别连接于该第二电容C1、C2的二端。
如图6、7所示,本实施例中更有一暂存单元Ut,使该开关Si抓取欲转换的数字讯号的位元前,所有位元每一次以n个位元为一单位,分别进入该该暂存单元Ut,使得每一单元于该暂存单元Ut的输入端输入,而此时该暂存单元Ut的输入端及输出端分别形成第1位元串D1B及第2位元串D2B,当新的n个位元到达该暂存单元Ut,该暂存单元Ut的输出端则输出该前一单元输入的n个位元即为第二位元串D2B,以此类推每一单元均接续地进入该暂存单元Ut,而分别于该暂存单元Ut的输入端与输出端分别形成第一位元串D1B与第二位元串D2B。另外,本实施例亦有一与第一实施例相同的时钟脉冲供应区40,提供该数字模拟转换装置4使其动作时区分成五种时间周期,分别是第一时间周期ψ1、第二时间周期ψ2、第三时间周期ψ3、第四时间周期ψ4,及第五时间周期ψ5。在第一时间周期ψ1进入高逻辑电平(图7中标示为甲)时,该开关Si及Sj则进入关闭状态,一单元的位元于该暂存单元Ut的输入端所形成的第1位元串D1B的每一位元D1、D2、……、Dn所对应的参考电压Vr,传至各该第一电容C1、C2、…、Cn储存,即使各该第一电容C1、C2、…、Cn充有与该各位元D1、D2、……、Dn的参考电压Vr对应的电荷数量Vr.D1.C1、Vr.D2.C2、…..、Vr.Dn.Cn。接着,第二时间周期ψ2中进入高逻辑电平(图7中标示为乙),之前关闭的开关Si及Sj则变换成打开状态,而该第一开关S1、S2为关闭状态,使得该第一电容C1、C2、…、Cn与该第二电容C1均并联连接,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及第二电容C1的电容值关系,重新分布于该第一电容C1、C2、…、Cn与第二电容C1中,且假设第一电容C1、C2、…、Cn的电容值均为C,而第二电容C1的电容值为w C,因此,该第二电容C1中具有电荷 该第一时间周期ψ1续而进入高逻辑电平(图7中标示为丙),第2位元串D2B的每一位元Z-1D1、Z-1D2、……、Z-1Dn所对应的参考电压Vr分别对各该第一电容C1、C2、…、Cn充电,第二时间周期ψ2再进入高逻辑电平(图7中标示为丁),同时该第五时间周期ψ5亦进入高逻辑电平(图7中标示为戊),该第一开关S1、S3为关闭状态,使得该第一电容C1、C2、…、Cn与该第二电容C2均并联连接,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及该第二电容C2的电容值关系,重新分布于该第一电容C1、C2、…、Cn与该第二电容C2中,如第二电容C2的电容值亦为w C,因此,该第二电容中具有电荷
所以上述的第二时间周期ψ2可区分为图7中所示的ψ2a、ψ2b的时间周期的高逻辑电平,ψ2a的高逻辑电平与ψ2标示为乙的高逻辑电平对应,ψ2b的高逻辑电平与ψ2标示为丁的高逻辑电平对应,而分别为ψ2中该第一开关S1、S2为关闭状态时及该第一开关S1、S3为关闭状态时所呈的高逻辑电平分布状况,另外,在此同时亦进入高逻辑电平的第五时间周期ψ5,使得另一单位的n个位元进入该暂存单元Ut的输入端,而形成新的第1位元串D1B,而原先该单元第1位元串D1B则移至该暂存单元Ut的输出端而成第2位元串D2B。接着,第三时间周期ψ3与第一时间周期ψ1同步进入高逻辑电平(图7中分别标示为己、庚),之前呈关闭状态的第一开关S1、S3则打开,并且该第二开关组S2g的所有第二开关SA、SB均呈关闭状态,使得该第二电容组C2g与该反馈电容CFB并联于该操作放次器41的负输入端412与输出端413间,并根据电荷守恒定律,使该第二电容C1、C2的总电荷Q1+Q2重新分配于该第二电容C1、C2与该反馈电容CFB中,而得 ,经整理可得一转换函数
在此同时亦进入高逻辑电平的第一时间周期ψ1,另一单位的位元所形成的第1位元串D1B所对应的参考电压Vr,依照上述的方式分别对各该第一电容C1、C2、…、Cn充电,而后,第四时间周期ψ4中进入高逻辑电平(图7中标示为辛),所有的第三开关Sk均关闭,使该第二电容C1、C2的二端均短路,而清除上述该第二电容C1、C2中的电荷,在此之后第二时间周期ψ2才进入高逻辑电平状态(图7中标示为乙),该第一开关S1、S2为关闭状态,使得该第一电容C1、C2、…、Cn与该第二电容C1均并联连接,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及该第二电容C1的电容值关系,重新分布于该第一电容C1、C2、…、Cn与该第二电容C1中,因此于第一时间周期ψ1与第四时间周期进入高逻辑电平所对应的时间上有一延缓时间t,在此延缓时间t中,第一时间周期ψ1是呈低逻辑电平状态,且ψ2a时间周期是为高逻辑电平状态,接着,第一时间周期ψ1进入高逻辑电平状态,该单位的位元D1、D2、…、Dn所形成的第2位元串D2B所对应的参考电压Vr分别对各该第一电容C1、C2、…、Cn充电,并依照上述在各时间周期中的动作,使第一电容组C1g的总电荷重新分布于各该第二电容C1、C2中,再使该第二电容组C2g的电荷重新分布于反馈电容CFB中,而依照上述的转换函数,于该操作放大器41的输出端413输出一对应的模拟讯号。如上述的2阶数字模拟转换方式,而扩充如图8所示第三实施例的3阶数字模拟转换装置5,本实施例与第二实施例大致相同,所以相同处不再详细说明,不同处在于本实施例的第二电容组C2g具有三个第二电容组C1、C2、C3,且该第二电容C1、C2、C3的左端与该第一电容C1、C2、…、Cn左端的第一开关S1间分别连接有第一开关S2、S3、S4,而第二开关组S2g是连接各该第二电容C1、C2、C3于该操作放大器51的负输入端512与输出端513间。再者,本实施例中有二串联的暂存单元U1、U2,使该开关Si抓取欲转换的数字讯号前,所有位元每一次以n个位元为一单位,进入该暂存单元U1、U2,而使每一单元形成第1位元串D1B、第2位元串D2B与第3位元串D3B。
图8、9所示,在第一时间周期ψ1进入高逻辑电平(图8中标示为甲)时,该开关Si及Sj则进入关闭状态,一单元的位元所形成的第1位元串D1B的每一位元D1、D2、……、Dn所对应的参考电压,传至各该第一电容储存C1、C2、…、Cn,即使各该第一电容C1、C2、…、Cn充有与该各位元的参考电压Vr对应的电荷数量。接着,第二时间周期ψ2进入高逻辑电平(图9中标示为乙),之前关闭的开关Si及Sj则变换成打开状态,而该第一开关S1、S2为关闭状态,使得该第一电容C1、C2、...、Cn与该第二电容C1均并联连接,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及第二电容C1的电容值关系,重新分布于该第一电容与第二电容中,因此,该第二电容C1中具有电荷
。该第一时间周期ψ1续而进入高逻辑电平(图9中标示为丙),该单元于该暂存单元U1的输出端所形成的第2位元串D2B中的每一位元Z-1D1、Z-1D2、……、Z-1Dn对应的参考电压Vr,分别对各该第一电容C1、C2、…、Cn充电,第二时间周期ψ2接着进入高逻辑电平(图9中标示为丁),该第一开关S1、S3为关闭状态,该第一电容C1、C2、…、Cn与该第二电容C2均并联连接,第一电容C1、C2、…、Cn的总电荷依该第一电容C1、C2、…、Cn及第二电容C2的电容值关系,重新分布于该第一电容C1、C2、…、Cn与第二电容C2中,因此,该第二电容C2中具有电荷
该第一时间ψ1周期续而进入高逻辑电平(图9中标示为戊),该单元于该暂存单元U2的输出端所形成的第3位元串D3B中的每一位元Z-2D1、Z-2D2、……、Z-2Dn所对应的参考电压Vr,分别对各该第一电容C1、C2、…、Cn充电,并且第二时间周期ψ2再进入高逻辑电平(图9中标示为己),同时该第五时间周期ψ5亦进入高逻辑电平(图9中标示为庚),该第一开关S1、S4为关闭状态,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及第二电容C3的电容值关系,重新分布于该第一电容C1、C2、…、Cn与第二电容C3中,因此,该第二电容C3中具有电荷
。所以上述的第二时间周期ψ2可区分为图8中所示的ψ2a、ψ2b、ψ2c的时间周期的高逻辑电平,ψ2a的高逻辑电平与ψ2标示为乙的高逻辑电平对应,ψ2b的高逻辑电平与ψ2标示为丁的高逻辑电平对应,ψ2c的高逻辑电平与ψ2标示为已的高逻辑电平对应,而分别为ψ2中该第一开关S1、S2及S1、S3及S1、S4为关闭状态时,所呈的高逻辑电平分布状况。另外,在此同时亦进入高逻辑电平的第五时间周期ψ5,使得暂存单元U1输出端的第二位元串D2B传到暂存单元U2的输出端而成第三位元串D3B,而暂存单元U1则将第1位元串D1B传到其输出端而成第2位元串D2B后,暂存单元U1的输入端被另一单位的n个位元取代形成第1位元串D1B。
接着,第三时间周期ψ3与第一时间周期ψ1同步进入高逻辑电平(图9中分别标示为壬、辛),之前呈关闭状态的第一开关S1、S4则打开,并且该第二开关组S2g呈关闭状态,使得该第二电容组C2g与该反馈电容CFB并联于该操作放大器51的负输入端512与输出端513间,并根据电荷守恒定律,使该第二电容C1、C2、C3的总电荷Q1+Q2+Q3重新分配于该第二电容C1、C2、C3与该反馈电容CFB中,而得,经整理可得一3阶的转换函数,在此同时亦进入高逻辑电平的第一时间周期ψ1,另一单位的位元所形成的第1位元串D1B所对应的参考电压Vr,依照上述的方式分别对各该第一电容C1、C2、…、Cn充电,而后,第四时间周期ψ4进入高逻辑电平(图9中标示为癸),所有的第三开关Sk均关闭,使该第二电容C1、C2、C3的二端均短路,而清除上述该第二电容C1、C2、C3中的电荷,在此之后第二时间周期ψ2才进入高逻辑电平状态(图9中标示为乙),该第一开关S1、S2为关闭状态,高逻辑电平状态,使得该第一电容C1、C2、…、Cn与该第二电容C1均并联连接,所有的第一电容C1、C2、…、Cn中的总电荷依该第一电容C1、C2、…、Cn及该第二电容C1的电容值关系,重新分布于该第一电容C1、C2、…、Cn与该第二电容C1中,因此第一时间周期ψ1于第四时间周期ψ4进入高逻辑电平所对应的时间上有一延缓时间t,在此延缓时间t中,第一时间周期ψ1是呈低逻辑电平状态,且ψ2a时间周期是为高逻辑电平状态,并依照上述在各时间周期中的动作,使第一电容组C1g的总电荷重新分布于各该第二电容C1、C2 C3,再使该第二电容组C2g的电荷重新分布于反馈电容CFB中,以可进行3阶数字模拟转换。
所以,按照上述2、3阶的数字模拟转换装置及方法推论,本发明可扩充至N阶的数字模拟转换(N为大于2的正整数),其装置与2阶不同处在于该第二电容组C2g具有N个第二电容C1、C2、C3….、CN,并使每一第二电容C1、C2、C3….、CN的左端与该第一电容C1、C2、…、Cn左端的第一开关S1间分别连接有第一开关S2、S3 S4、S5、….、S(N+1),而第二开关组S2g连接各该第二电容C1、C2、C3….、CN于一操作放大器的负输入端与输出端间,且利用N-1个暂存单元串联,于该暂存单元的第一级输入端及各该暂存单元的输出端分别形成第1位元串D1B、第2位元串D2B、第2位元串D3B…..,第N位元串DNB,而时钟脉冲供应区,提供该数字模拟转换装置使其动作时区分成五种时间周期,分别是第一时间周期、第二时间周期、第三时间周期、第四时间周期,及第五时间周期,在第一时间周期的N个相邻高逻辑电平为一组,每一组分别为同一单元的位元所形成的第1位元串、第2位元串、….、至第N位元串,先后分别对各该第一电容充电,第三时间周期的每一高逻辑电平,均与第一时间周期中第N位元串进行充电的高逻辑电平同步,第五时间周期每一高逻辑电平,均跟随在第一时间周期中第N位元串进行充电的高逻辑电平之后,该第四时间周期的每一高逻辑电平是跟随在第三时间周期的每一高逻辑电平之后,而该第一时间周期中与该第四时间周期的每一高逻辑电平对应的时间形成有一均为低逻辑电平的延缓时间,且在第二时间周期的每一高逻辑电平跟随在第一时间周期的每一高逻辑电平之后,同时在该第一时间周期的每一延缓时间中,该第二时间周期的高逻辑电平是跟随在第四时间周期高逻辑电平之后。在第一时间周期中,将第1位元串D1B、第2位元串D2B、第3位元串D3B…..,第N位元串DNB中的每一位元所对应的参考电压依序地分别对第一电容组的各别第一电容充电,在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接,在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的正输入端与负输出端间及负输入端与正输出端间,在第四时间周期中,使第二电容组的所有第二电容均短路,第五时间周期中,将N-1个串联的暂存单元中的每一个暂存单元的输出端的位元串作右移的动作,使得下一单位的n个位元取代第1位元串D1B的n个位元,以可进行N阶的数字模拟转换。
本发明亦可以全差动的模式实施,如图10所示,第四实施例的数字模拟转换装置6包含有:一操作放大器61、二均具有n个第一电容C1、C2、…、Cn的第一电容组UC1g、DC1g、二第二电容UC2、DC2、二均具有数个开关Si及Sj的开关组USg、DSg、二第一开关组US1g、DS1g,及二均具有数个第二开关S1、S2的第二开关组US2g、DS2g。该操作放大器61具有一正、一负输入端611、612、一负、一正输出端613、614,及二反馈电容UCFB、DCFB,分别连接于正输入端611与负输出端613间及负输入端612与正输出端614间,二第二开关组US2g、DS2g的一第二开关S1分别连接在二第二电容UC2、DC2与该操作放大器61的负、正输入端612、611间,而二第二开关组US2g、DS2g的另一第二开关S2是分别将各该第二电容UC2、DC2连接于与该操作放大器61的负输入端612与正输出端614间及正输入端611与负输出端613间,二第一开关组US1g、DS1g分别是连接于各该第一电容组UC1g、DC1g与各该第二电容UC2、DC2间,而开关组USg、DSg的该开关Sj分别连接各该第一电容C1、C2、…、Cn的右端,及该第二电容UC2、DC2的两端,且该开关Si接于各该第一电容C1、C2、…、Cn的左端,且该第一电容组UC1g、DC1g的所对应的各该第一电容C1、C2、…、Cn的左端是连接电压值相反的二种参考电压。而下面所述的全差动模式的实施例中,该第一电容组UC1g、DC1g的左端均是连接电压值相反的二种参考电压,于下方各实施例即不再多说明。而于该操作放大器61的正、负输入端611、612各形成有一组与第一实施例相同的1阶数字模拟转换装置,且二组转换动作同步并在三种时间周期中的动作均与第一实施例相同,所以在此不再详细说明,而于该操作放大器61的正、负输出端614、613同步输出讯号为大小相同,但是相位相差180度,所以转换函数为
因而可知所输出的模拟讯号为第一实施例的2倍。
另外,可将第四实施例中二第一电容组UC1g、DC1g形成一第一电容组UC1g共用,且分别连接于该第二电容UC2、DC2的左右两端是为数个第三开关Sk,而形成如图11所示第五较佳实施例的数字模拟转换装置,其他的元件均不变。同时如图12所示,在第一时间周期ψ1进入高逻辑电平(图12中标示为甲)时,上方的开关组USg则进入关闭状态,各该参考电压Vr分别对各别的第一电容C1、C2、…、Cn充电,接着,第二时间周期ψ2与一ψUp时间周期进入高逻辑电平(图12中标示为乙、丙)时,该第一开关组US1g则为关闭状态,使得该第一电容C1、C2、…、Cn与该第二电容UC2均并联连接,接下来第一时间周期ψ1进入高逻辑电平(图12中标示为丁)时,位于下方的另一组开关组DSg关闭,各该参考电压Vr分别对各别的第一电容C1、C2、…、Cn充电,第二时间周期ψ2及一ψDn时间周期续而进入高逻辑电平(图12中标示为戊、己),第一开关组DS1g则为关闭状态,使得该第一电容C1、C2、…、Cn与该第二电容DC2均并联连接,接着,第三时间周期ψ3进入高逻辑电平(图12中标示为辛),该第二开关组US2g、DS2g关闭,各该第二电容UC2、DC2与各该反馈电容UCFB、DCFB分别并联于该操作放大器61的负输入端612与正输出端613间及正输入端611与负输出端614间,以使电荷重新分布,使得本实施例以上述的第四个实施例相同的转换函数
接着,第四时间周期ψ4进入高逻辑电平(图12中标示为壬),所有的第三开关Sk均关闭,使该第二电容UC2、DC2短路,以清除该第二电容UC2、DC2中的电荷。由上述可知第一时间周期ψ1是以图12中所示的ψUp、ψDn的时间周期的高逻辑电平,分别为ψ1中该第一开关组US1g、DS1g为关闭状态时所呈的高逻辑电平分布状况,以分别使上方第一开关组US1g与下方第一开关组DS1g距有一时间差Δt的先后时间关闭,使得n个位元所形成第1、第2批次,先后顺序地分别对各该第一电容C1、C2、…、Cn充电,以于第二时间周期ψ2中,各该第二电容UC2、DC2依序地与该组的各该第一电容C1、C2、…、Cn连接时,以进行电荷重新分布,而于第三周期ψ3中,将各该第二电容UC2、DC2中的电荷分别与连接在该操作放大器61的负输入端612与正输出端613间的反馈电容UCFB,及该操作放大器61的正输入端611与负输出端614间的反馈电容DCFB,重新分布电荷,以达到与第四实施例相同的全差动转换模式的功能,且可减少电容的使用数量。
再者,亦可以全差动的模式实施2阶的数字模拟转换,如图13所示,本发明第六较佳实施例数字模拟转换装置7包含有一操作放大器71、二均具有n个第一电容C1、C2、…、Cn的第一电容组UC1g、DC1g、二均具有二第二电容C1、C2的第二电容组UC2g、DC2g、二均具有数个开关Si及Sj的开关组USg、DSg、二第一开关组US1g、DS1g、二第二开关组US2g、DS2g,及二均具有数个第三开关Sk的第三开关组US3g、DS3g,且亦与第二较佳实施例一样具有一暂存单元Ut,以形成第1位元串D1B及第2位元串D2B。该操作放大器71具有一正、一负输入端711、712、一负、一正输出端713、714,及二反馈电容UCFB、DCFB,分别连接于正输入711端与负输出端713间及负输入端712与正输出端714间,且二第二开关组US2g、DS2g的一第二开关S2分别连接在二第二电容组UC2g、DC2g与该操作放大器71的负、正输入端712、711间,而二第二开关组US2g、DS2g的另一第二开关S1,是分别将各该第二电容组UC2g、DC2g连接于该操作放大器71的负输入端712与正输出端713间及正输入端711与负输出端714间,二第一开关组US1g、DS1g分别是连接于各该第一电容组UC1g、DC1g与各该第二电容组UC2g、DC2g间,该开关组USg、DSg的该开关Sj分别连接各该第一电容C1、C2、…、Cn的右端,且该开关Si接于各该第一电容C1、C2、…、Cn的左端,使各该第一电容C1、C2、…、Cn的左端连接至参考电压Vr,而于该操作放大器71的正、负输入端711、712各形成有一组与第二实施例相同的2阶数字模拟转换装置,且二组转换动作同步并在五种时间周期中的动作均与第二实施例相同,所以在此不再详细说明,而于该操作放大器的正、负输出端714、713同步输出讯号为大小相同,但是相位相差180度,所以转换函数为
因而可知所输出的模拟讯号为第二实施例的2倍。
另外,可将上述的第六较佳实施例中二第一电容组形成一第一电容组共用,而形成如图14所示第七较佳实施例的数字模拟转换装置8,该装置8与第六实施例中的装置差别在只有一组第一电容组UC1g,其他的元件则不变。如图15所示,在第一时间周期ψ1进入高逻辑电平(图15中标示为甲)时,上方的开关组USg则进入关闭状态,一单元的第1位元串D1B的n个位元所对应的各该参考电压Vr于分别对该第一电容组UC1g各别的第一电容C1、C2、…、Cn充电,形成第1批次的第1位元串D1B对该第一电容C1、C2、…、Cn充电,接着,第二时间周期ψ2及ψUp时间周期进入高逻辑电平(图15中标示为乙、丙)时,该第一开关组US1g则为关闭状态,使得该第一电容C1、C2、…、Cn与该第二电容组UC2g的第二电容C1均并联连接,接下来第一周期ψ1进入高逻辑电平(图15中标示为丁)时,下方的另一组开关组DSg关闭,第1位元串D1B的n个位元所对应的各该参考电压Vr,分别对该第一电容组UC1g各别的第一电容C1、C2、…、Cn充电,形成第2批次的第1位元串D1B对该第一电容C1、C2、…、Cn充电,且对各该第一电容C1、C2、…、Cn充电的参考电压Vr的电压值与第1批次第1位元串D1B的电压值相反,接着,第二时间周期ψ2及ψDn时间周期续而进入高逻辑电平(图15中标示为戊、己),使得该第一电容C1、C2、…、Cn与该第二电容组DC2g的第二电容C1均并联连接,接下来第一周期ψ1进入高逻辑电平(图15中标示为庚)时,上方的开关组USg关闭,该单位的第2位元串D2B中的每一位元Z-1D1、Z-1D2、……、Z-1Dn形成对各该第一电容C1、C2、…、Cn充电的第1批次的第2位元串D2B,所对应的参考电压Vr分别对各该第一电容C1、C2、…、Cn充电,第二时间周期ψ2与ψUp时间周期接着进入高逻辑电平(图15中标示为辛、壬),使得该第一电容C1、C2、…、Cn与该第二电容组UC2g的第二电容C2均并联连接,第一电容C1、C2、…、Cn的总电荷,重新分布于该第一电容C1、C2、…、Cn与第二电容C2中,接下来第一周期ψ1进入高逻辑电平(图15中标示为癸)时,于下方的开关组DSg关闭,第2位元串D2B中的每一位元Z-1D1、Z-1D2、……、Z-1Dn形成第2批次的第二位元串D2B对各该第一电容C1、C2、…、Cn充电,所对应的参考电压Vr分别对各该第一电容C1、C2、…、Cn充电,并且第二时间周期ψ2及ψDn时间周期再进入高逻辑电平(图15中标示为甲1、乙2),使得该第一电容C1、C2、…、Cn与该第二电容组DC2g的第二电容C2均并联连接,第一电容C1、C2、…、Cn的总电荷,重新分布于该第一电容C1、C2、…、Cn与第二电容C2中,而在第三时间周期ψ3进入高逻辑电平(图15中标示为丁4),该第二开关组US2g、DS2g关闭,该第二电容组UC2g、DC2g分别连接于该操作放大器71的负输入端712与正输出端713间及正输入端711与负输出端714间,进行电荷重新分布,使得本实施例以上述的第六个实施例相同的转换函数
在此同时另一单位的n个位元取代上述单元的第1位元串D1B的n个位元D1、D2、…、Dn,而原先的第1位元串D1B,则移至该暂存单元Ut的输出端而形成第2位元串D2B,第四时间周期ψ4进入高逻辑电平(图15中标示为戊5),该第三开关组US3g、DS3g关闭,该第二电容组UC2g、DC2g的二端均短路,而清除上述该第二电容组UC2g、DC2g中的电荷。在此之后第一时间周期ψ1才进入高逻辑电平状态(即第图15中标示为丙3),另一单位所形成的第1批次的第1位元串D1B所对应的参考电压对该第一电容组UC1g的各该第一电容C1、C2、…、Cn充电,再重复上述各时间周期中所进行的动作,即可依照上述的转换函数,于该操作放大电路的输出端输出一对应的模拟讯号,可降低全差动模式2阶数字模拟转换装置的电容数量。
所以,按照上述全差动模式2阶的数字模拟转换装置及方法推论,本发明可扩充至N阶的数字模拟转换(N为大于2的正整数),其装置与2阶不同处在于每一第二电容组UC2g、DC2g具有N个第二电容C1、C2、C3….、Cn,并使每一第二电容组UC2g、DC2g的左端与该第一电容组UC1g、DC1g左端的第一开关S1间分别连接有第一开关S2、S3 S4、S5、….、S(N+1),而该第二开关组US2g、DS2g连接各该第二电容C1、C2、C3….、CN于一操作放大器的负输入端与正输出端间及正输入端与负输出端间,且利用N-1个暂存单元串联,于该暂存单元的第一级输入端及各该暂存单元的输出端分别形成第1位元串D1B、第2位元串D2B、第3位元串D3B…..,第N位元串DNB,而时钟脉冲供应区,提供与上述N阶的数字模拟转换相同的五种时间周期,以进行全差动模式的N阶的数字模拟转换。
再者,在转换速度够快的前提下,可将上述全差动模式N阶的数字模拟转换,以第一电容组共用的方式进行作动,使N-1个串联的暂存单元的第一级输入端及各该输出端所形成的第1至第N位元串,均分别在距有一时间差Δt的先后时间,形成的第1批次的第1位元串、第2批次的第1位元串、…..、第1批次的第N位元串及第2批次的第N位元串中的每一位元所对应的参考电压分别对各该第一电容充电,而时钟脉冲供应区,提供该数字模拟转换装置使其动作时区分成四种时间周期,分别是第一时间周期、第二时间周期、第三时间周期及第四时间周期,第三时间周期的每一高逻辑电平是跟随在第一时间周期,及每一单元的第2批次的第N位元串DNB分别对各该第一电容充电的高逻辑电平之后,且该第四时间周期的每一高逻辑电平是跟随在第三时间周期的每一高逻辑电平之后,而该第一时间周期中与该第三时间周期、第四时间周期对应的时间形成有一延缓时间,即处于低逻辑电平状态,该第二时间周期每一高逻辑电平是跟随在该第一时间周期每一高逻辑电平之后,以可进行N阶的转换,并可减少电容的数量。
归纳上述,本发明的数字模拟转换装置及方法,可形成2阶以上低通的数字模拟转换,在电容值增加不大的情况下,可完成高阶低通滤波的效果,较一般的2阶数字模拟转换装置的整体体积小,且在设计成本的考虑下,-3DB截止频率更易设定,再者,可完成硬件共用,达到节省硬件成本的功效,更可以全差动模式进行2阶以上的数字模拟转换可有效降低输出杂讯及提高增益,以使实用性提高,确实可达到本发明的目的。
Claims (44)
1.一种数字模拟转换装置,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换装置包含有:
一操作放大器,具有二输入端,及一输出端;
数个第一电容,在第一时间周期中,每一位元所对应的参考电压分别传至各该第一电容储存;
一第二电容,在第一时间周期中短路;
一第一开关,在第二时间周期中,该等第一电容连接至该第二电容;
一第二开关,在第三时间周期中,该第二电容连接于该操作放大器的一输入端与该输出端间。
2、如权利要求1所述数字模拟转换装置,其特征在于:所有的第一电容的电容值均相等。
3、如权利要求1所述数字模拟转换装置,其特征在于:该操作放大器更包含有一连接于该操作放大器的输出端与该输入端间的回授电容。
4、一种数字模拟转换装置,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换装置包含有:
一操作放大器,具有二输入端及一输出端;
一暂存单元,该位元于该暂存单元的输入端及输出端,分别形成第1位元串及第2位元串;
一第一电容组,包含有数个第一电容,在第一时间周期中,第1位元串及第2位元串中每一位元所对应的参考电压分别依序地对各该第一电容充电;
一第二电容组,包含有数个第二电容;
一第一开关组,包含有数个第一开关,在第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
一第二开关组,包含有数个第二开关,在第三时间周期中,该第二电容组的所有第二电容并联于该操作放大器的一输入端与该输出端间;
一第三开关组,包含有数个第三开关,在第四时间周期中,该第二电容组的所有第二电容均短路。
5、一种数字模拟转换装置,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换装置包含有:
一操作放大器,具有二输入端及一输出端;
数个串联的暂存单元,该位元于该暂存单元的第一级输入端及各该暂存单元的输出端,分别形成第1位元串、第2位元串、……、第N位元串,N为大于2的正整数;
一第一电容组,包含有数个第一电容,在第一时间周期中,第1位元串、第2位元串、……、第N位元串中的每一位元所对应的参考电压分别依序地对各该第一电容充电;
一第二电容组,包含有数个第二电容;
一第一开关组,包含有数个第一开关,在第二时间周期中,使第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
二第二开关组,包含有数个第二开关,在第三时间周期中,将该第二电容组的所有第二电容并联于该操作放大器的一输入端与该输出端间;
一第三开关组,包含有数个第三开关,在第四时间周期中,将该第二电容组的所有第二电容均短路。
6、如权利要求4或5所述数字模拟转换装置,其特征在于:所有的第一电容的电容值均相等。
7、如权利要求4或5所述数字模拟转换装置,其特征在于:该操作放大器还包含有一连接于该操作放大器的输出端与该输入端间的反馈电容。
8、一种数字模拟转换装置,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换装置包含有:
一操作放大器,具有一正输入端、一负输入端,一正输出端及一负输出端;
一第一电容组,包含有数个第一电容,在第一时间周期中,每一位元所对应的参考电压分别传至各该第一电容储存;
一第二电容组,包含有数个第二电容,在第一时间周期中均短路;
一第一开关组,包含有数个第一开关,在第二时间周期中,第二电容组的各该第二电容与第一电容组的各该第一电容连接;
一第二开关组,包含有数个第二开关,在第三时间周期中,各该第二电容连接于该操作放大器的正输入端与负输出端间及负输入端与正输出端间。
9、如权利要求8所述数字模拟转换装置,其特征在于:所有的第一电容的电容值均相等。
10、如权利要求8所述数字模拟转换装置,其特征在于:该操作放大器还包含有一连接于该操作放大器的输出端与该输入端间的反馈电容。
11、一种数字模拟转换装置,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换装置包含有:
一操作放大器,具有一正输入端、一负输入端,一正输出端及一负输出端;
一暂存单元,该位元于该暂存单元的输入端及输出端,分别形成第1位元串及第2位元串;
一第一电容组,包含有数个第一电容,在第一时间周期中,第1位元串及第2位元串的每一位元所对应的参考电压,依序地传至各该第一电容储存;
一第二电容组,包含有数个第二电容;
一第一开关组,包含有数个第一开关,在第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
一第二开关组,包含有数个第二开关,在第三时间周期中,该第二电容组的所有第二电容并联于该操作放大器的正输入端与负输出端间及负输入端与正输出端间;
一第三开关组,包含有数个第三开关,在第四时间周期中,该第二电容组的所有第二电容均短路。
12、一种数字模拟转换装置,是将具有数个位元的数字信号转换成一模拟信号,该数字模拟转换装置包含有:
一操作放大器,具有一正输入端、一负输入端,一正输出端及一负输出端;
数个串联的暂存单元,该位元于该暂存单元的第一级输入端及各该暂存单元的输出端,分别形成第1位元串、第2位元串、……、第N位元串,N是为大于2的正整数;
一第一电容组,包含有数个第一电容,在第一时间周期中,第1位元串、第2位元串、……、第N位元串中的每一位元所对应的参考电压,依序地传至各该第一电容储存;
一第二电容组,包含有数个第二电容;
一第一开关组,包含有数个第一开关,在第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
一第二开关组,包含有数个第二开关,在第三时间周期中,该第二电容组的所有第二电容并联于该操作放大器的正输入端与负输出端间及负输入端与正输出端间;
一第三开关组,包含有数个第三开关,在第四时间周期中,该第二电容组的所有第二电容均短路。
13、如权利要求11或12所述数字模拟转换装置,其特征在于:第一电容组的所有第一电容的电容值均相等。
14、如权利要求11或12所述数字模拟转换装置,其特征在于:该操作放大器还包含有二分别连接于该操作放大器的正输入端与负输出端间及该操作放大器的负输入端与正输出端间的反馈电容。
15、一种数字模拟转换方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,将每一位元所对应的参考电压分别对各别的第一电容充电,且第二电容短路;
在第二时间周期中,将该第一电容连接至一第二电容;
在第三时间周期中,将该第二电容连接于一操作放大器的一输入端与该输出端间。
16、如权利要求15所述数字模拟转换方法,其特征在于:每一数字信号的每一位元是为高准位与低准位的二种逻辑准位的其中一种准位,当该位元为高准位时,所对应的参考电压值是大于该位元为低准位时所对应的参考电压值。
17、如权利要求15所述数字模拟转换方法,其特征在于:在第一时间周期中,各该第一电容充有与该各位元的参考电压对应的电荷数量,以于第二时间周期中,该第一电容连接至第二电容时,所有的第一电容中的总电荷依该第一电容及第二电容的电容值关系,重新分布于该第一电容与第二电容中,在第三时间周期中,将该第二电容中的电荷,依电荷守恒定律,重新分配于连接在该操作放大器的输入端与该输出端间的反馈电容及该第二电容中。
18、如权利要求15所述数字模拟转换方法,其特征在于:该第二时间周期与第三时间周期是跟随在该第一时间周期之后,且该第三时间周期是跟随在该第二时间周期之后。
19、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,该位元于一暂存单元的输入端及输出端,分别形成的第1位元串及第2位元串中的每一位元所对应的参考电压,依序地对各该第一电容充电;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的一输入端与一输出端间;
在第四时间周期中,使第二电容组的所有第二电容均短路。
20、如权利要求19所述数字模拟转换方法,其特征在于:第三时间周期是跟随在第一时间周期中第2位元串分别对各该第一电容充电之后,且该第四时间周期是跟随在第三时间周期之后,而该第一时间周期中与该第四时间周期对应的时间形成有一延缓时间,并且,该第二时间周期是跟随在该第一时间周期之后,同时在该第一时间周期的每一延缓时间中,该第二时间周期是跟随在第四时间周期之后。
21、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,该位元于数个串联暂存器的第一级输入端及各该暂存单元的输出端,分别形成的第1至第N位元串中的每一位元所对应的参考电压,依序地对各该第一电容充电,N为大于1正整数;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的一输入端与一输出端间;
在第四时间周期中,使第二电容组的所有第二电容均短路。
22、如权利要求21所述数字模拟转换方法,其特征在于:第三时间周期是跟随在第一时间周期中第N位元串分别对各该第一电容充电之后,且该第四时间周期是跟随在第三时间周期之后,而该第一时间周期中与该第四时间周期对应的时间形成有一延缓时间,并且,该第二时间周期是跟随在该第一时间周期之后,同时在该第一时间周期的每一延缓时间中,该第二时间周期是跟随在第四时间周期之后。
23、如权利要求19或21所述数字模拟转换方法,其特征在于:每一数字信号的每一位元是为高准位与低准位的二种逻辑准位的其中一种准位,当该位元为高准位时,所对应的参考电压值是大于该位元为低准位时所对应的参考电压值。
24、如权利要求19或21所述数字模拟转换方法,其特征在于:第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接时,使得所有的第一电容中的总电荷,依该第一电容与所连接的第二电容的电容值关系,依序地重新分布于该第一电容与第二电容中,在第三时间周期中,将该第二电容组的所有第二电容中的总电荷,依电荷守恒定律,重新分配于连接在该操作放大器的输入端与该输出端间的一反馈电容及该第二电容中,再于第四时间周期中,使所有第二电容均短路,以清除该第二电容中的电荷。
25、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,将每一位元所对应的参考电压分别对各别的第一电容充电,且所有第二电容均短路;
在第二时间周期中,将各该第一电容连接至各该第二电容;
在第三时间周期中,将该第二电容分别连接于一操作放大器的正输入端与负输出端间及负输入端与正输出端间。
26、如权利要求25所述数字模拟转换方法,其特征在于:每一数字信号的每一位元是为高准位与低准位的二种逻辑准位的其中一种准位,当该位元为高准位时,所对应的参考电压值是大于该位元为低准位时所对应的参考电压值。
27、如权利要求25所述数字模拟转换方法,其特征在于:在第一时间周期中,各该第一电容充有与该各位元的参考电压对应的电荷数量,以于第二时间周期中,各该第一电容连接至各该第二电容时,各该第一电容中的总电荷依该第一电容及第二电容的电容值关系,重新分布于各该第一电容与第二电容中,在第三时间周期中,将各该第二电容中的电荷,依电荷守恒定律,重新分配于连接在一操作放大器的正输入端与负输出端间的反馈电容及该第二电容中,同时重新分配该操作放大器的负输入端与正输出端间的反馈电容及另一第二电容中。
28、如权利要求25所述数字模拟转换方法,其特征在于:该第二时间周期与第三时间周期是跟随在该第一时间周期之后,且该第三时间周期是跟随在该第二时间周期之后。
29、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,该位元于一暂存器的输入端及输出端,分别形成的第1位元串及第2位元串中的每一位元所对应的参考电压,依序地对各该第一电容充电;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的正输入端与负输出端间及负输入端与正输出端间;
在第四时间周期中,使第二电容组的所有第二电容均短路。
30、如权利要求29所述数字模拟转换方法,其特征在于:第三时间周期是跟随在第一时间周期中第2位元串分别对各该第一电容充电之后,且该第四时间周期是跟随在第三时间周期之后,而该第一时间周期中与该第四时间周期对应的时间形成有一延缓时间,并且,该第二时间周期是跟随在该第一时间周期之后,同时在该第一时间周期的每一延缓时间中,该第二时间周期是跟随在第四时间周期之后。
31、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,该位元于数个串联暂存器的第一级输入端及各该暂存单元的输出端,分别形成的第1至第N位元串中每一位元所对应的参考电压,依序地对各该第一电容充电,N为大于1正整数;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的正输入端与负输出端间及负输入端与正输出端间;
在第四时间周期中,使第二电容组的所有第二电容均短路。
32、如权利要求31所述数字模拟转换方法,其特征在于:第三时间周期是跟随在第一时间周期中第N位元串分别对各该第一电容充电之后,且该第四时间周期是跟随在第三时间周期之后,而该第一时间周期中与该第四时间周期对应的时间形成有一延缓时间,并且,该第二时间周期是跟随在该第一时间周期之后,同时在该第一时间周期的每一延缓时间中,该第二时间周期是跟随在第四时间周期之后。
33、如权利要求29或31所述数字模拟转换方法,其特征在于:每一数字信号的每一位元是为高准位与低准位的二种逻辑准位的其中一种准位,当该位元为高准位时,所对应的参考电压值是大于该位元为低准位时所对应的参考电压值。
34、如权利要求29或31所述数字模拟转换方法,其特征在于:第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接时,使得所有的第一电容中的总电荷,依该第一电容与所连接的第二电容的电容值关系,依序地重新分布于该第一电容与第二电容中,在第三时间周期中,将该第二电容组的所有第二电容中的总电荷,依电荷守恒定律,重新分配于连接在该操作放大器的正输入端与负输出端间的反馈电容及该第二电容中,同时重新分配该操作放大器的负输入端与正输出端间的反馈电容及该第二电容中,再于第四时间周期中,使所有第二电容短路,以清除该第二电容中的电荷。
35、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,将每一位元所对应的参考电压分别于距有一时间差的先、后时间对第一电容组的各别第一电容进行先、后充电,同时所有第二电容短路;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容连接至一操作放大器的正输入端与负输出端间及负输入端与正输出端间。
36、如权利要求29或31所述数字模拟转换方法,其特征在于:每一数字信号的每一位元是为高准位与低准位的二种逻辑准位的其中一种准位,当该位元为高准位时,所对应的参考电压值是大于该位元为低准位时所对应的参考电压值。
37、如权利要求35所述数字模拟转换方法,其特征在于:在第一时间周期中,该位元于距有一时间差Δt的先后时间形成第1至第2批次,先后顺序地分别对各该第一电容充电,其中Δt为一正整数,以于第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接时,使得所有的第一电容中的总电荷,依该第一电容与所连接的第二电容的电容值关系,依序地重新分布于该第一电容与第二电容中,在第三时间周期中,将该第二电容组的所有第二电容中的总电荷,依电荷守恒定律,重新分配于连接在该操作放大器的正输入端与负输出端间的反馈电容及该第二电容中,同时重新分配该操作放大器的负输入端与正输出端间的反馈电容及该第二电容中。
38、如权利要求35所述数字模拟转换方法,其特征在于:该第二时间周期与第三时间周期是跟随在该第一时间周期之后,且该第三时间周期是跟随在该第二时间周期之后。
39、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,该位元于一暂存单元的输入端及输出端形成的第1位元串及第2位元串,均分别在距有一时间差的先后时间,形成的第1批次的第1位元串、第1批次的第2位元串、第1批次的第2位元串,及第2批次的第2位元串中的每一位元所对应的参考电压,依序地对第一电容组的各别第一电容充电;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的正输入端与负输出端间及负输入端与正输出端间;
在第四时间周期中,使第二电容组的所有第二电容均短路。
40、如权利要求39所述数字模拟转换方法,其特征在于:第三时间周期是跟随在第一时间周期中第2批次的第2位元串分别对各该第一电容充电之后,且该第四时间周期是跟随在第三时间周期之后,而该第一时间周期中与该第三时间周期、第四时间周期对应的时间形成有一延缓时间,该第二时间周期是跟随在该第一时间周期之后。
41、一种数字模拟转换的方法,是将具有数个位元的数字信号转换成一模拟信号,其特征在于,该数字模拟转换方法包含:
在第一时间周期中,将数个串联的暂存单元的第一级输入端及各该输出端形成的第1至第N位元串,均分别在距有一时间差的先后时间,形成的第1批次的第1位元串、第2批次的第1位元串、…..、第1批次的第N位元串及第2批次的第N位元串中的每一位元所对应的参考电压,依序地对第一电容组的各别第一电容充电;
在第二时间周期中,将第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接;
在第三时间周期中,将第二电容组的第二电容并联至一操作放大器的正输入端与负输出端间及负输入端与正输出端间;
在第四时间周期中,使第二电容组的所有第二电容均短路。
42、如权利要求41所述数字模拟转换方法,其特征在于:第三时间周期是跟随在第一时间周期中第2批次的第N位元串分别对各该第一电容充电之后,且该第四时间周期是跟随在第三时间周期之后,而该第一时间周期中与该第三时间周期、第四时间周期对应的时间形成有一延缓时间,该第二时间周期是跟随在该第一时间周期之后。
43、如权利要求39或41所述数字模拟转换方法,其特征在于:每一数字信号的每一位元是为高准位与低准位的二种逻辑准位的其中一种准位,当该位元为高准位时,所对应的参考电压值是大于该位元为低准位时所对应的参考电压值。
44、如权利要求39或41所述数字模拟转换方法,其特征在于:于第二时间周期中,第二电容组的每一第二电容依序地与第一电容组的所有第一电容连接时,使得所有的第一电容中的总电荷,依该第一电容与所连接的第二电容的电容值关系,依序地重新分布于该第一电容与第二电容中,在第三时间周期中,将该第二电容组的所有第二电容中的总电荷,依电荷守恒定律,重新分配于连接在该操作放大器的正输入端与负输出端间的反馈电容及该第二电容中,同时重新分配该操作放大器的负输入端与正输出端间的反馈电容及该第二电容中,再于第四时间周期中,使所有第二电容均短路,以清除该第二电容中的电荷。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02118931 CN1455515A (zh) | 2002-04-30 | 2002-04-30 | 数字模拟转换装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02118931 CN1455515A (zh) | 2002-04-30 | 2002-04-30 | 数字模拟转换装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1455515A true CN1455515A (zh) | 2003-11-12 |
Family
ID=29257480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02118931 Pending CN1455515A (zh) | 2002-04-30 | 2002-04-30 | 数字模拟转换装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1455515A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100343732C (zh) * | 2004-09-16 | 2007-10-17 | 友达光电股份有限公司 | 一种具有补偿电路的参考电压驱动电路及其补偿的方法 |
CN101247127B (zh) * | 2008-03-27 | 2010-04-21 | 凌阳多媒体股份有限公司 | 一种切换式电容数模转换器 |
CN101278484B (zh) * | 2005-09-30 | 2011-11-23 | 泰瑞达公司 | 低杂散低失真数字模拟转换器 |
CN102361457A (zh) * | 2004-12-16 | 2012-02-22 | 日本电气株式会社 | 输出电路及数字模拟电路以及显示装置 |
CN101753145B (zh) * | 2008-12-19 | 2012-09-26 | 联发科技股份有限公司 | 乘法数模转换器 |
CN107077099A (zh) * | 2015-02-03 | 2017-08-18 | 华为技术有限公司 | 时间‑数字转换器 |
-
2002
- 2002-04-30 CN CN 02118931 patent/CN1455515A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100343732C (zh) * | 2004-09-16 | 2007-10-17 | 友达光电股份有限公司 | 一种具有补偿电路的参考电压驱动电路及其补偿的方法 |
CN102361457A (zh) * | 2004-12-16 | 2012-02-22 | 日本电气株式会社 | 输出电路及数字模拟电路以及显示装置 |
CN1790917B (zh) * | 2004-12-16 | 2012-03-21 | 日本电气株式会社 | 数字模拟电路以及显示装置 |
CN101278484B (zh) * | 2005-09-30 | 2011-11-23 | 泰瑞达公司 | 低杂散低失真数字模拟转换器 |
CN101247127B (zh) * | 2008-03-27 | 2010-04-21 | 凌阳多媒体股份有限公司 | 一种切换式电容数模转换器 |
CN101753145B (zh) * | 2008-12-19 | 2012-09-26 | 联发科技股份有限公司 | 乘法数模转换器 |
CN107077099A (zh) * | 2015-02-03 | 2017-08-18 | 华为技术有限公司 | 时间‑数字转换器 |
US10303124B2 (en) | 2015-02-03 | 2019-05-28 | Huawei Technologies Co., Ltd. | Time-to-digital converter |
CN107077099B (zh) * | 2015-02-03 | 2019-08-16 | 华为技术有限公司 | 时间-数字转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
CN101523727B (zh) | 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器 | |
CN109194333B (zh) | 一种复合结构逐次逼近模数转换器及其量化方法 | |
CN104040898B (zh) | 电荷再分配数模转换器 | |
CN103650349B (zh) | 使用sar和tdc的二级模数转换器 | |
CN1934787A (zh) | 可编程输入范围模数转换器 | |
CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
JP2012511284A (ja) | 漸次接近法アナログデジタル変換のための装置及びその方法 | |
WO2007056617A1 (en) | Analog to digital converter | |
CN107528594A (zh) | 电荷式流水线逐次逼近型模数转换器及其控制方法 | |
CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
CN110190854B (zh) | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 | |
CN107769784A (zh) | 一种过采样式Pipeline SAR‑ADC系统 | |
CN111900988A (zh) | 一种复合式三阶噪声整形逐次逼近型模数转换器 | |
CN114204942B (zh) | 逐次逼近型模数转换器及转换方法 | |
CN111585577A (zh) | 一种用于逐次逼近型模数转换器的电容阵列开关方法 | |
Lee et al. | Capacitor array structure and switch control for energy-efficient SAR analog-to-digital converters | |
CN108631778A (zh) | 逐次逼近模数转换器及转换方法 | |
CN110971236B (zh) | 一种逐次逼近型模数转换器及模数转换方法 | |
CN1455515A (zh) | 数字模拟转换装置及方法 | |
CN106992785B (zh) | 一种德尔塔调制器及其模数转换器 | |
CN113014263A (zh) | 一种逐次逼近型adc的电容阵列和开关逻辑电路 | |
CN113922819B (zh) | 基于后台校准的一步两位逐次逼近型模数转换器 | |
CN108111171A (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
US20130002463A1 (en) | Analog-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |