CN101247127B - 一种切换式电容数模转换器 - Google Patents

Abstract

本发明公开了一种切换式电容数模转换器，该切换式电容数模转换器能在每个时钟周期消除信号相依负载对参考电压源的影响，可以完全解决经现有技术中切换式电容数模转换器转换后输出的模拟信号所产生的谐波失真。进一步地，当本发明公开的切换式电容数模转换器具有多个转换通道时，由于参考电压源不受任何转换通道的信号相依负载的影响，因此每一转换通道可视为分离的状态，可以利用每一转换通道达到通道分离的目的。

Description

一种切换式电容数模转换器

技术领域

本发明涉及数模转换器，特别涉及一种切换式电容数模转换器(SC-DAC，Switched Capacitor Digital-to-Analog Converter)。

背景技术

一般而言，视听系统内用于将资料进行转换的数模转换器(DAC，Digital toAnalog Converter)的解析度大小是影响视听系统播放的音乐品质的关键因素之一。

现有技术提出了一种高解析度的切换式电容数模转换器，用于将三角积分(Delta-Sigma)表示的一连串单一/多位的数字信号(Digital Signal)转换成模拟信号(Analog Signal)。为了更清楚地说明现有技术中切换式电容数模转换器的电路结构及工作原理，以下结合附图进行说明。

图1为现有技术中单端架构(Single Ended Structure)的切换式电容数模转换器的电路结构示意图。请参见图1，切换式电容数模转换器100包括运算放大器110、电容120、电容130、开关140以及开关150。其中，运算放大器110的同相输入端111用于接收参考电位Vmid1，电容120的一端耦接运算放大器110的反相输入端112，另一端则耦接运算放大器110的输出端113。

开关140的第一端141用于接收参考电位Vmid2，第二端142则耦接运算放大器110的反相输入端112。电容130的一端耦接开关140的第三端143，另一端则耦接开关150的第一端151。开关150的第二端152用于接收信号VP，信号VP一般为逻辑高电位VDD，且由外部电压源供应(图中未示出)，开关150的第三端153用于接收信号VN，信号VN一般为逻辑低电位0V，且由外部电压源所供应(图中未示出)，开关150的第四端154则耦接运算放大器110的输出端113。

控制单元160控制开关140与开关150的切换动作。

现有技术中，为了使得切换式电容数模转换器100转换后输出的模拟信号Vo的振幅能达到最大振幅，也就是0～VDD，一般将参考电位Vmid1与Vmid2设计成等电位，且为逻辑高电位VDD的一半，亦即Vmid1＝Vmid2＝VDD/2。

在图1所示的电路结构示意图中，当控制单元160获取数字信号(以单一数字逻辑位为例)的状态为一连串逻辑高/低电位，即VDD/0V时，控制单元160将在时钟周期(Clock Cycle)的第一期间(亦可称为充电期间，ChargePeriod)，控制开关140的第一端141与其第三端143进行电气连接，同时控制开关150的第一端151与其第二端152/第三端153电气连接。这样，在时钟周期的第一期间，电容130两端的电位差为参考电位Vmid2(VDD/2)与信号VP(VDD)/信号VN(0V)的差，也就是说，电容130在时钟周期的第一期间储存着参考电位Vmid2与信号VP/VN两者间的电位差的电荷。

紧接着，在时钟周期的第二期间(亦可称为倾印期间，Dump Period)，控制单元160控制开关140的第二端142与其第三端143电气连接，同时控制开关150的第一端151与其第四端154电气连接。如此，电容130在第一期间所储存的电荷便转移至电容120上。通过上述的电路，从理论上说来，运算放大器110的输出端113上的输出，可以真实反映出上述一连串逻辑高/低电位(VDD/0V)的数字信号经数模转换后相应的模拟信号Vo。其中，第一期间与第二期间构成切换式电容数模转换器100的一个时钟周期。

然而，由于电容130两端在第二期间所储存的电荷形成的电位差为(Vo(t)-Vmid1)，该Vo(t)为一随时间t变化的信号，因此，在紧接着的下一个第一期间，提供信号VP/VN的外部电压源向电容130输出一信号相依的电流，也就是提供信号VP/VN的外部电压源会将电容130视为信号相依负载(SignalDependent Loading)。因此，在参考电压VP/VN上可能会出现信号相依的电压波动，而切换式电容数模转换器100的输出信号又正比于参考电压VP/VN，因此电压的波动会影响理想切换式电容数模转换器的输出，造成运算放大器110的输出端113所输出的模拟信号Vo产生谐波失真(Harmonic Distortion)。

现有技术中，为了有效地解决上述模拟信号Vo所产生的谐波失真。美国专利第6,573,850号中揭露了由Pennock提出的一种数模转换器电路(Digital toAnalogue Converter Circuits)，Pennock提出的数模转换器电路主要包括：在电容130储存电荷前，先将电容130在前一时钟周期残留的电荷全部释放掉或保持一个固定的电荷量，使得电容130在储存电荷时，提供信号VP/VN的外部电压源就不会受到电容130引起的信号相依负载的影响，从而可完整地解决经现有切换式电容数模转换器转换后形成的模拟信号所产生的谐波失真。

然而，由于Pennock所提出的数模转换器电路需要在电容130储存电荷前，先将电容130在前一时钟周期所残留的电荷全部释放掉或保持在一个固定的电荷量，因此，相对于图1所示的切换式电容数模转换器100的一个时钟周期，Pennock提出的数模转换器电路所需的一个时钟周期更长，从而导致转换速度偏慢。

除此之外，美国专利案号第6,952,176号中也揭露了一种由Frith等人所提出的另一数模转换器电路，用于解决经现有切换式电容数模转换器转换后形成的模拟信号所产生的谐波失真，该电路架构主要是利用差动架构(DifferentialStructure)，通过历经一连串以2个时钟周期为单位的时间可以近似地解决(实质上还不能完全解决)经现有切换式电容数模转换器转换后形成的模拟信号所产生的谐波失真。因此，Frith等人所提出的数模转换器电路，电路设计架构复杂，进一步地，也不能实现在每个时钟周期消除信号相依负载的影响。

发明内容

有鉴于此，本发明提供一种切换式电容数模转换器，电路设计架构简单，且能在每个时钟周期消除信号相依负载的影响，从而可以完全地解决经现有切换式电容数模转换器转换后形成的模拟信号所产生的谐波失真，进一步地，可以兼顾转换速度。

本发明提供的一种切换式电容数模转换器，包括运算放大器、第一电容、第一开关、第二电容、第二开关、第三开关、第三电容，以及第四开关。运算放大器具有同相输入端、反相输入端及输出端，其中所述同相输入端用以接收第一参考电位。第一电容的一端耦接所述运算放大器的反相输入端，另一端耦接所述运算放大器的输出端。第一开关的第一端用以接收第二参考电位，而第一开关的第二端耦接所述运算放大器的反相输入端。

第二电容的一端耦接第一开关的第三端。第二电容的另一端耦接第二开关的第一端，第二开关的第二端用以接收第一信号，第二开关的第三端用以接收第二信号，第二开关的第四端耦接所述运算放大器的输出端。第三开关的第一端耦接第一开关的第三端。第三电容的一端耦接第三开关的第二端。第三电容的另一端耦接第四开关的第一端，第四开关的第二端耦接第一开关的第三端，第四开关的第三端耦接第三开关的第三端以及第二开关的第一端；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

本发明提供的一种切换式电容数模转换器，包括全差动运算放大器、第一电容、第一开关、第二电容、第二开关、第三电容、第三开关、第四开关、第四电容、第五开关，以及第六开关。其中，全差动运算放大器具有同相输入端、反相输入端、同相输出端及反相输出端。第一电容的一端耦接所述全差动运算放大器的反相输入端，第一电容的另一端耦接所述全差动运算放大器的同相输出端。

第一开关的第一端用以接收参考电位，第一开关的第二端耦接所述全差动运算放大器的反相输入端。第二电容的一端耦接第一开关的第三端。第二电容的另一端耦接第二开关的第一端，第二开关的第二端用以接收第一信号，第二开关的第三端用以接收第二信号，第二开关的第四端耦接所述全差动运算放大器的同相输出端。

第三电容的一端耦接所述全差动运算放大器的同相输入端，第三电容的另一端耦接所述全差动运算放大器的反相输出端。第三开关的第一端用以接收所述参考电位，而第三开关的第二端耦接所述全差动运算放大器的同相输入端。第四开关的第一端耦接第三开关的第三端。第四电容的一端耦接第四开关的第二端。第四电容的另一端耦接第五开关的第一端，第五开关的第二端耦接第四开关的第一端，而第五开关的第三端耦接第四开关的第三端。第六开关的第一端耦接第五开关的第三端，第六开关的第二端耦接所述全差动运算放大器的反相输出端，第六开关的第三端用以接收所述第一信号，而第六开关的第四端用以接收所述第二信号；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述全差动运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

本发明提供的一种切换式电容数模转换器，包括全差动运算放大器、第一电容、第一开关、第二电容、第二开关、第三电容、第三开关、第四开关、第四电容、第五开关，以及第六开关。其中，全差动运算放大器具有同相输入端、反相输入端、同相输出端及反相输出端。第一电容的一端耦接所述全差动运算放大器的反相输入端，第一电容的另一端耦接所述全差动运算放大器的同相输出端。

第一开关的第一端用以接收第一信号，第一开关的第二端用以接收第二信号，而第一开关的第三端耦接所述全差动运算放大器的反相输入端。第二电容的一端耦接第一开关的第四端。第二电容的另一端耦接第二开关的第一端，第二开关的第二端用以接收所述第一信号，第二开关的第三端用以接收所述第二信号，而第二开关的第四端耦接所述全差动运算放大器的同相输出端。第三电容的一端耦接所述全差动运算放大器的同相输入端，而第三电容的另一端耦接所述全差动运算放大器的反相输出端。

第三开关的第一端用以接收所述第一信号，第三开关的第二端用以接收所述第二信号，而第三开关的第三端耦接所述全差动运算放大器的同相输入端。第四开关的第一端耦接第三开关的第四端。第四电容的一端耦接第四开关的第二端。第四电容的另一端耦接第五开关的第一端，第五开关的第二端耦接第四开关的第一端，而第五开关的第三端耦接第四开关的第三端。第六开关的第一端耦接第五开关的第三端，第六开关的第二端耦接所述全差动运算放大器的反相输出端，第六开关的第三端用以接收所述第一信号，而第六开关的第四端用以接收所述第二信号；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述全差动运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

本发明提供的一种切换式电容数模转换器，包括全差动运算放大器、第一电容、第一开关、第二电容、第二开关、第三开关、第三电容、第四开关、第四电容、第五开关、第五电容、第六开关、第六电容、第七开关，以及第八开关。全差动运算放大器具有同相输入端、反相输入端、同相输出端及反相输出端。第一电容的一端耦接所述全差动运算放大器的反相输入端，而第一电容的另一端耦接所述全差动运算放大器的同相输出端。

第一开关的第一端用以接收参考电位，而第一开关的第二端耦接所述全差动运算放大器的反相输入端。第二电容的一端耦接第一开关的第三端。第二电容的另一端耦接第二开关的第一端，第二开关的第二端用以接收第一信号，第二开关的第三端用以接收第二信号，而第二开关的第四端耦接所述全差动运算放大器的同相输出端。第三开关的第一端耦接第一开关的第三端。

第三电容的一端耦接第三开关的第二端。第三电容的另一端耦接第四开关的第一端，第四开关的第二端耦接第一开关的第三端，而第四开关的第三端耦接第三开关的第三端及第二开关的第一端。第四电容的一端耦接所述全差动运算放大器的同相输入端，而第四电容的另一端耦接所述全差动运算放大器的反相输出端。第五开关的第一端用以接收所述参考电位，而第五开关的第二端耦接所述全差动运算放大器的同相输入端。

第五电容的一端耦接第五开关的第三端。第五电容的另一端耦接第六开关的第一端，第六开关的第二端用以接收所述第一信号，第六开关的第三端用以接收所述第二信号，而第六开关的第四端耦接所述全差动运算放大器的反相输出端。第七开关的第一端耦接第五开关的第三端。第六电容的一端耦接第七开关的第二端。第六电容的另一端耦接第八开关的第一端，第八开关的第二端耦接第五开关的第三端，而第八开关的第三端耦接第七开关的第三端及第六开关的第一端；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述全差动运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

上述本发明所提出的切换式电容数模转换器的电路架构包括有单端架构与差动架构，但无论是哪一种电路架构的切换式电容数模转换器，其电路设计架构都相当简单，且又能在切换式电容数模转换器的每个时钟周期消除信号相依负载的影响。因而，本发明所提出的切换式电容数模转换器，不但可以达到完全地解决经现有切换式电容数模转换器转换后形成的模拟信号所产生的谐波失真，且可以兼顾转换速度。

附图说明

图1为现有技术中单端架构的切换式电容数模转换器的电路结构示意图。

图2A为本发明切换式电容数模转换器第一实施例的电路结构示意图。

图2B为本发明第一实施例处于逻辑高电位时在第一时钟周期的第一期间的电路结构示意图。

图2C为本发明第一实施例处于逻辑高电位时在第一时钟周期的第二期间的电路结构示意图。

图2D为本发明第一实施例处于逻辑高电位时在第二时钟周期的第三期间的电路结构示意图。

图2E为本发明第一实施例处于逻辑高电位时在第二时钟周期的第四期间的电路结构示意图。

图2F为本发明第一实施例处于逻辑低电位时在第一时钟周期的第一期间的电路结构示意图。

图2G为本发明第一实施例处于逻辑低电位时在第一时钟周期的第二期间的电路结构示意图。

图2H为本发明第一实施例处于逻辑低电位时在第二时钟周期的第三期间的电路结构示意图。

图2I为本发明第一实施例处于逻辑低电位时在第二时钟周期的第四期间的电路结构示意图。

图2J为本发明切换式电容数模转换器第二实施例的电路结构示意图。

图3A为本发明切换式电容数模转换器第三实施例的电路结构示意图。

图3B为本发明第三实施例处于逻辑高电位时在第一时钟周期的第一期间的电路结构示意图。

图3C为本发明第三实施例处于逻辑高电位时在第一时钟周期的第二期间的电路结构示意图。

图3D为本发明第三实施例处于逻辑高电位时在第二时钟周期的第三期间的电路结构示意图。

图3E为本发明第三实施例处于逻辑高电位时在第二时钟周期的第四期间的电路结构示意图。

图3F为本发明第三实施例处于逻辑低电位时在第一时钟周期的第一期间的电路结构示意图。

图3G为本发明第三实施例处于逻辑低电位时在第一时钟周期的第二期间的电路结构示意图。

图3H为本发明第三实施例处于逻辑低电位时在第二时钟周期的第三期间的电路结构示意图。

图3I为本发明第三实施例处于逻辑低电位时在第二时钟周期的第四期间的电路结构示意图。

图3J为本发明切换式电容数模转换器第四实施例的电路结构示意图。

图4A为本发明切换式电容数模转换器第五实施例的电路结构示意图。

图4B为本发明切换式电容数模转换器第六实施例的电路结构示意图。

图5A为本发明切换式电容数模转换器第七实施例的电路结构示意图。

图5B为本发明切换式电容数模转换器第八实施例的电路结构示意图。

图6A为本发明切换式电容数模转换器第九实施例的电路结构示意图。

图6B为本发明切换式电容数模转换器第十实施例的电路结构示意图。

附图中的标号说明

100、200、300、400、500、600：切换式电容数模转换器

110、210、610：运算放大器

111、211、611：运算放大器的同相输入端

112、212、612：运算放大器的反相输入端

113、213、613：运算放大器的输出端

120、130、220、230、240、1230、1240、321、322、323、324、1322、1324、520、530、540、520’、530’、540’、1530、1540、1530’、1540’、620、630、640、1630、1640：电容

140、150、250、260、270、280、1250、1260、1270、1280、330、340、350、360、370、380、1330、1340、1350、1360、1370、1380、430、450、1430、1450、550、560、570、580、550’、560’、570’、580’、1550、1560、1570、1580、1550’、1560’、1570’、1580’、650、660、670、680、1650、1660、1670、1680：开关

141～143、151～154、251～253、261～264、271～273、281～283、1251～1253、1261～1264、1271～1273、1281～1283、331～333、341～344、351～353、361～363、371～373、381～384、1331～1333、1341～1344、1351～1353、1361～1363、1371～1373、1381～1384、431～434、451～454、1431～1434、1451～1454、551～553、561～564、571～573、581～583、551’～553’、561’～564’、571’～573’、581’～583’、1551～1553、1561～1564、1571～1573、1581～1583、1551’～1553’、1561’～1564’、1571’～1573’、1581’～1583’、651～654、661～664、671～673、681～683、1651～1654、1661～1664、1671～1673、1681～1683：开关端点

160、290、390、490、590、690：控制单元

310、510：全差动运算放大器

311、511：全差动运算放大器的同相输入端

312、512：全差动运算放大器的反相输入端

313、513：全差动运算放大器的同相输出端

314、514：全差动运算放大器的反相输出端

Vo、Vo+、Vo-：模拟信号

VDD：正逻辑高电位

Vmid1：第一参考电位

Vmid2：第二参考电位

Vmid：参考电位

VP：第一信号

VN：第二信号

具体实施方式

本发明提供的切换式电容数模转换器，在于能完全地解决经现有切换式电容数模转换器转换后形成的模拟信号所产生的谐波失真，且同时又可兼顾转换速度。为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举十个实施例，对本发明作进一步详细说明。

【第一实施例】

图2A为本发明切换式电容数模转换器第一实施例的电路结构示意图。请参照图2A，切换式电容数模转换器200的电路架构为单端结构(Single EndedStructure)，包括运算放大器210、第一电容220、第二电容230、第三电容240、第一开关250、第二开关260、第三开关270、第四开关280，以及控制单元290。运算放大器210具有同相输入端211、反相输入端212及输出端213。其中，运算放大器210的同相输入端211用以接收第一参考电位Vmid1。

第一电容220的一端耦接运算放大器210的反相输入端212，第一电容220的另一端耦接运算放大器210的输出端213。第一开关250的第一端251用以接收第二参考电位Vmid2，第一开关250的第二端252耦接运算放大器210的反相输入端212，而第一开关250的第三端253耦接第二电容230的一端。实际应用中，为了使得切换式电容数模转换器200所转换后的模拟信号Vo的振幅能达到最大振幅(亦即0V～VDD)，参考电位Vmid1与Vmid2一般为等电位，且为逻辑高电位VDD的一半，即Vmid1＝Vmid2＝VDD/2，所应说明的是，参考电位Vmid1与Vmid2的取值也可根据实际需要确定，并不仅仅限于上述的示例，后续中不再赘述。

第二电容230的另一端耦接第二开关260的第一端261，第二开关260的第二端262用以接收第一信号VP，实际应用中，第一信号VP一般为逻辑高电位VDD，且由外部电压源供应(图中未示出)，当然，第一信号VP也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑高电位VDD。第二开关260的第三端263用以接收第二信号VN，第二信号VN一般为逻辑低电位0V，且也由外部电压源所供应(图中未示出)，同样地，第二信号VN也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑低电位0V，而第二开关260的第四端264耦接运算放大器210的输出端213。

第三开关270的第一端271耦接第一开关250的第三端253。第三电容240的一端耦接第三开关270的第二端272。第四开关280的第一端281耦接第三电容240的另一端，第四开关280的第二端282耦接第一开关250的第三端253，而第四开关280的第三端283耦接第三开关270的第三端273及第二开关260的第一端261。

在本发明第一实施例中，第二电容230与第三电容240的电容值相同，且为电容130的一半，也就是将现有架构中的电容130平分成两个相同的较小电容。控制单元290依据第一数字逻辑位(亦即单一数字逻辑位)的状态来控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作。

更清楚地说，当控制单元290得知第一数字逻辑位的状态为逻辑高电位VDD时，在第一时钟周期的第一期间，控制单元290控制第一开关250的第一端251与第三端253、第二开关260的第一端261与第二端262、第三开关270的第一端271与第二端272，以及第四开关280的第一端281与第三端283进行电气连接，如图2B所示。图2B为本发明第一实施例处于逻辑高电位时在第一时钟周期的第一期间的电路结构示意图。因此，第二电容230与第三电容240在该第一期间，分别储存第二参考电位Vmid2(亦即VDD/2)与第一信号VP(亦即VDD)两者间电位差的电荷量。

紧接着，图2C为本发明第一实施例处于逻辑高电位时在第一时钟周期的第二期间的电路结构示意图。请参见图2C，在第一时钟周期的第二期间，控制单元290控制第一开关250的第二端252与其第三端253、第二开关260的第一端261与其第四端264、第三开关270的第一端271与其第二端272，以及第四开关280的第一端281与其第三端283进行电气连接。如此，第二电容230与第三电容240在第一期间所储存的电荷便会转移至第一电容220上，同时第二电容230与第三电容240在该第二期间残留着极性及容量相同的信号相依电荷。

之后，图2D为本发明第一实施例处于逻辑高电位时在第二时钟周期的第三期间的电路结构示意图。请参见图2D，在第二时钟周期的第三期间，控制单元290控制第一开关250的第一端251与其第三端253、第二开关260的第一端261与其第二端262、第三开关270的第二端272与其第三端273，以及第四开关280的第一端281与其第二端282进行电气连接。如此，第二电容230与第三电容240在该第三期间分别储存第二参考电位Vmid2(亦即VDD/2)与第一信号VP(亦即VDD)两者间电位差的电荷。

但是，由于第三电容240从第二期间进入第三期间时改变了其极性，因此，第二电容230与第三电容240在第二期间所残留的信号相依电荷在第三期间时可以相互抵消掉。从而使供应第一信号VP的外部电压源不会受到第二电容230与第三电容240所引起的信号相依负载的影响。

最后，图2E为本发明第一实施例处于逻辑高电位时在第二时钟周期的第四期间的电路结构示意图。请参见图2E，在第二时钟周期的第四期间，控制单元290控制第一开关250的第二端252与其第三端253、第二开关260的第一端261与其第四端264、第三开关270的第二端272与其第三端273，以及第四开关280的第一端281与其第二端282进行电气连接。如此，第二电容230与第三电容240在第三期间所储存的电荷转移至第一电容220上。由上述可知，由于第二电容230与第三电容240在第三期间储存的电荷不受第二电容230与第三电容240所引起的信号相依负载的影响，因此，运算放大器210的输出端213输出的模拟信号Vo就不会产生谐波失真的现象。

同理，与上述控制单元290得知第一数字逻辑位的状态为逻辑高电位VDD时相类似，当控制单元290得知第一数字逻辑位的状态为逻辑低电位0V时，图2F为本发明第一实施例处于逻辑低电位时在第一时钟周期的第一期间的电路结构示意图。请参见图2F，在第一时钟周期的第一期间，控制单元290控制第一开关250的第一端251与其第三端253、第二开关260的第一端261与其第三端263、第三开关270的第一端271与其第二端272，以及第四开关280的第一端281与其第三端283进行电气连接。如此，第二电容230与第三电容240在该第一期间分别储存着第二参考电位Vmid2(亦即VDD/2)与第二信号VN(亦即0V)两者间电位差的电荷。

紧接着，图2G为本发明第一实施例处于逻辑低电位时在第一时钟周期的第二期间的电路结构示意图。请参见图2G，在第一时钟周期的第二期间，控制单元290控制第一开关250的第二端252与其第三端253、第二开关260的第一端261与其第四端264、第三开关270的第一端271与其第二端272，以及第四开关280的第一端281与其第三端283电气连接。如此，第二电容230与第三电容240在第一期间所储存的电荷便会转移至第一电容220上，同时第二电容230与第三电容240在该第二期间亦会残留着极性及容量相同的信号相依电荷。

之后，图2H为本发明第一实施例处于逻辑低电位时在第二时钟周期的第三期间的电路结构示意图。请参见图2H，在第二时钟周期的第三期间，控制单元290控制第一开关250的第一端251与其第三端253、第二开关260的第一端261与其第三端263、第三开关270的第二端272与其第三端273，以及第四开关280的第一端281与其第二端282电气连接。如此，第二电容230与第三电容240在该第三期间分别储存第二参考电位Vmid2(亦即VDD/2)与第二信号VN(亦即0V)两者间电位差的电荷。

但是，由于第三电容240从第二期间进入第三期间时改变了其极性，因此，第二电容230与第三电容240在第二期间所残留的信号相依电荷在第三期间时可以相互抵消掉。从而使供应第二信号VN的外部电压源不会受到第二电容230与第三电容240所引起的信号相依负载的影响。

最后，图2I为本发明第一实施例处于逻辑低电位时在第二时钟周期的第四期间的电路结构示意图。请参见图2I，在第二时钟周期的第四期间，控制单元290控制第一开关250的第二端252与其第三端253、第二开关260的第一端261与其第四端264、第三开关270的第二端272与其第三端273，以及第四开关280的第一端281与其第二端282电气连接。如此，第二电容230与第三电容240在第三期间所储存的电荷便会转移至第一电容220上。而且，由于第二电容230与第三电容240在第三期间所储存的电荷不受第二电容230与第三电容240所引起的信号相依负载的影响，因此，运算放大器210的输出端213所输出的模拟信号Vo就不会产生谐波失真。

在此应说明的是，上述第一实施例中，第一期间与第二期间构成切换式电容数模转换器200的一个时钟周期(Clock Cycle)，即第一时钟周期。相同地，第三期间与第四期间构成切换式电容数模转换器200的另一个时钟周期，即第二时钟周期。

基于上述可知，由于本发明第一实施例的切换式电容数模转换器200从第二期间运行至第三期间，或从第四期间运行回第一期间时，第二电容230与第三电容240在第二期间或第四期间所残留的信号相依电荷可以相互抵消掉，因此第二电容230与第三电容240在第一期间或第三期间所储存的电荷不会受到其前一时钟周期期间所残留的信号相依电荷的影响。从而使本发明第一实施例所提出的切换式电容数模转换器200可以在每个时钟周期消除信号相依负载的影响，即可以完全地解决经现有切换式电容数模转换器转换后输出的模拟信号所产生的谐波失真。

进一步地，在本发明第一实施例中，第一期间与第二期间、第三期间与第四期间分别构成切换式电容数模转换器200的一个时钟周期，因此本发明第一实施例的切换式电容数模转换器200的一个时钟周期相对于现有技术中Pennock提出的数模转换器电路的一个时钟周期，其时间更短，可以兼顾切换式电容数模转换器200的转换速度。

然而，依据本发明的精神，切换式电容数模转换器200并不仅仅限于处理单一数字逻辑位的转换，也可以处理两种或两种以上数字逻辑位的转换。以下再举实施例二进行详细说明。

【第二实施例】

图2J为本发明切换式电容数模转换器第二实施例的电路结构示意图。请参照图2A及图2J，与图2A不同的是，图2J中还包括第五开关1250、第四电容1230、第六开关1260、第七开关1270、第五电容1240，以及第八开关1280。在本发明第二实施例中，第四电容1230及第五电容1240的电容值相同，实际应用中，也可与第二电容230及第三电容240的电容值相同，并不仅仅限于上述的示例。第五开关1250的第一端1251用以接收第二参考电位Vmid2，而第五开关1250的第二端1252耦接运算放大器210的反相输入端212。

第四电容1230的一端耦接第五开关1250的第三端1253。第六开关1260的第一端1261耦接第四电容1230的另一端，第六开关1260的第二端1262用以接收第一信号VP，第六开关1260的第三端1263用以接收第二信号VN，而第六开关1260的第四端1264耦接运算放大器210的输出端213。

第七开关1270的第一端1271耦接第五开关1250的第三端1253。第五电容1240的一端耦接第七开关1270的第二端1272。第八开关1280的第一端1281耦接第五电容1240的另一端，第八开关1280的第二端1282耦接第五开关1250的第三端1253，而第八开关1280的第三端1283耦接第七开关1270的第三端1273及第六开关1260的第一端1261。

在本发明第二实施例中，控制单元290依据第二数字逻辑位的状态来控制第五开关1250、第六开关1260、第七开关1270及第八开关1280的切换动作，且当控制单元290得知第二数字逻辑位的状态为逻辑高电位VDD时，控制第五开关1250、第六开关1260、第七开关1270及第八开关1280的切换动作与当控制单元290得知第一数字逻辑位的状态为逻辑高电位VDD时，控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作相类似，在此不再赘述。

类似地，当控制单元290得知第二数字逻辑位的状态为逻辑低电位0V时，其控制第五开关1250、第六开关1260、第七开关1270及第八开关1280的切换动作与当控制单元290得知第一数字逻辑位的状态为逻辑低电位0V时，控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作相类似，在此也不再赘述。基于上述所揭示的内容可知，图2J所揭示的切换式电容数模转换器200可以独立分开处理两种数字逻辑位(亦即第一数字逻辑位与第二数字逻辑位)的转换。

除此之外，第二实施例中，第二电容230与第三电容240电容值与第四电容1230、第五电容1240的电容值相同。因此，由图2J所示的两种数字逻辑位引起的运算放大器210的输出端213上输出的模拟信号Vo的强度相同，也就是说，两种数字逻辑位的权重比(Weighted Ratio)为1∶1，实际应用中，依据本发明的精神，并不仅仅限于上述的示例。

也就是说，使用者可依实际设计需求来设定第四电容1230及第五电容1240与第二电容230及第三电容240的电容值的倍数关系，通过设定的不同倍数关系达到不同的权重比。举例来说，当第四电容1230与第五电容1240的电容值为第二电容230与第三电容240的电容值的2倍时，其权重比为2∶1，并依此类推，但不以此为限。

进一步地，依据上述第二实施例的描述后，本领域普通技术人员可以从上述推导出切换式电容数模转换器200处理两种以上数字逻辑位的转换的实施方式，在此不再赘述。

因此，依据本发明的精神，本发明并不仅仅限于上述第一实施例与第二实施例所揭示的单端架构(Single Ended Structure)的切换式电容数模转换器的电路结构。以下举多个差动架构(Differential Structure)的切换式电容数模转换器的电路结构，对本发明再进行详细说明。

【第三实施例】

图3A为本发明切换式电容数模转换器第三实施例的电路结构示意图。请参照图3A，切换式电容数模转换器300的电路架构为差动结构(DifferentialStructure)，包括全差动运算放大器(Fully Differential Operational Amplifier)310、第一电容321、第一开关330、第二电容322、第二开关340、第三电容323、第三开关350、第四开关360、第四电容324、第五开关370、第六开关380，以及控制单元390。全差动运算放大器310具有同相输入端311、反相输入端312、同相输出端313及反相输出端314。

第一电容321的一端耦接全差动运算放大器310的反相输入端312，而第一电容321的另一端耦接全差动运算放大器310的同相输出端313。第一开关330的第一端331用以接收参考电位Vmid，而第一开关330的第二端332耦接全差动运算放大器310的反相输入端312。第二电容322的一端耦接第一开关330的第三端333。

第二开关340的第一端341耦接第二电容322的另一端，第二开关340的第二端342用以接收第一信号VP，第一信号VP一般为逻辑高电位VDD，且由外部电压源供应(图中未示出)。当然，第一信号VP也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑高电位VDD。第二开关340的第三端343用以接收第二信号VN，第二信号VN一般为逻辑低电位0V，且由外部电压源所供应(图中未示出)，同样地，第二信号VN也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑低电位0V，而第二开关340的第四端344耦接全差动运算放大器310的同相输出端313。

在本发明第三实施例中，为了使得切换式电容数模转换器300所转换生成的模拟信号Vo+、Vo-的振幅能达到最大振幅(亦即0V～VDD)，本发明第三实施例中，将参考电位Vmid设定在逻辑高电位VDD的一半，即Vmid＝VDD/2，所应说明的是，参考电位Vmid的取值也可根据实际需要确定，并不仅仅限于上述的示例。

第三电容323的一端耦接全差动运算放大器310的同相输入端311，而第三电容323的另一端耦接全差动运算放大器310的反相输出端314。第三开关350的第一端351用以接收参考电位Vmid，而第三开关350的第二端352耦接全差动运算放大器310的同相输入端311。第四开关360的第一端361耦接第三开关350的第三端353。第四电容324的一端耦接第四开关360的第二端362。第五开关370的第一端371耦接第四电容324的另一端。

第五开关370的第二端372耦接第四开关360的第一端361，而第五开关370的第三端373耦接第四开关360的第三端363。第六开关380的第一端381耦接第五开关370的第三端373，第六开关380的第二端382耦接全差动运算放大器310的反相输出端314，第六开关380的第三端383用以接收第一信号VP，而第六开关380的第四端384用以接收第二信号VN。

在本发明第三实施例中，第二电容322与第四电容324的电容值相同。控制单元390依据第一数字逻辑位(亦即单一数字逻辑位)的状态来控制第一开关330、第二开关340、第三开关350、第四开关360、第五开关370及第六开关380的切换动作。

更清楚地说，当控制单元390得知第一数字逻辑位的状态为一逻辑高电位VDD时：

图3B为本发明第三实施例处于逻辑高电位时在第一时钟周期的第一期间的电路结构示意图。参见图3B，在第一时钟周期的第一期间，控制单元390控制第一开关330的第一端331与其第三端333、第二开关340的第一端341与其第二端342、第三开关350的第一端351与其第三端353、第四开关360的第一端361与其第二端362、第五开关370的第一端371与其第三端373，以及第六开关380的第一端381与其第三端383电气连接。如此，第二电容322与第四电容324在该第一期间分别储存着参考电位Vmid(亦即VDD/2)与第一信号VP(亦即VDD)两者间电位差的电荷。

紧接着，图3C为本发明第三实施例处于逻辑高电位时在第一时钟周期的第二期间的电路结构示意图。参见图3C，在第一时钟周期的第二期间，控制单元390控制第一开关330的第二端332与其第三端333、第二开关340的第一端341与其第四端344、第三开关350的第二端352与其第三端353、第四开关360的第二端362与其第三端363、第五开关370的第一端371与其第二端372，以及第六开关380的第一端381与其第二端382电气连接。

如此，第二电容322与第四电容324在第一期间所储存的电荷将分别转移至第一电容321与第三电容323上，由于第四电容324从第一期间进入第二期间时改变了其极性，因此，第一电容321与第三电容323在该第二期间所储存的电荷容量相同，极性相反，同时第二电容322与第四电容324在该第二期间残留着容量相同但极性相反的信号相依电荷。

之后，图3D为本发明第三实施例处于逻辑高电位时在第二时钟周期的第三期间的电路结构示意图。参见图3D，在第二时钟周期的第三期间，控制单元390控制第一开关330的第一端331与其第三端333、第二开关340的第一端341与其第二端342、第三开关350的第一端351与其第三端353、第四开关360的第二端362与其第三端363、第五开关370的第一端371与其第二端372，以及第六开关380的第一端381与其第三端383电气连接。如此，第二电容322与第四电容324在该第三期间分别储存着参考电位Vmid(亦即VDD/2)与第一信号VP(亦即VDD)两者间电位差的电荷。

但是，第二电容322与第四电容324在第二期间所残留的信号相依电荷为电荷量相同、极性相反的电荷，因此，在第三期间时可相互抵消掉。从而使供应第一信号VP的外部电压源不会受到第二电容322与第四电容324所引起的信号相依负载的影响。

最后，图3E为本发明第三实施例处于逻辑高电位时在第二时钟周期的第四期间的电路结构示意图。参见图3E，在第二时钟周期的第四期间，控制单元390控制第一开关330的第二端332与其第三端333、第二开关340的第一端341与其第四端344、第三开关350的第二端352与其第三端353、第四开关的第一端361与其第二端362、第五开关370的第一端371与其第三端373，以及第六开关380的第一端381与其第二端382电气连接。

如此，第二电容322与第四电容324在第三期间所储存的电荷分别转移至第一电容321与第三电容323上。由上述可知，由于第二电容322与第四电容324在第三期间所储存的电荷并不受第二电容322与第四电容324所引起的信号相依负载的影响，因此，运算放大器310的同相输出端313输出的模拟信号Vo+与反相输出端314输出的模拟信号Vo-就不会产生谐波失真。

同理，与上述控制单元390得知第一数字逻辑位的状态为逻辑高电位VDD时相类似，当控制单元390得知第一数字逻辑位的状态为逻辑低电位0V时：

图3F为本发明第三实施例处于逻辑低电位时在第一时钟周期的第一期间的电路结构示意图。请参见图3F，在第一时钟周期的第一期间，控制单元390控制第一开关330的第一端331与其第三端333、第二开关340的第一端341与其第三端343、第三开关350的第一端351与其第三端353、第四开关360的第一端361与其第二端362、第五开关370的第一端371与其第三端373，以及第六开关380的第一端381与其第四端384电气连接。如此，第二电容322与第四电容324在该第一期间分别储存着参考电位Vmid(亦即VDD/2)与第二信号VN(亦即0V)两者间的电位差的电荷。

紧接着，图3G为本发明第三实施例处于逻辑低电位时在第一时钟周期的第二期间的电路结构示意图。请参见图3G，在第一时钟周期的第二期间，控制单元390控制第一开关330的第二端332与其第三端333、第二开关340的第一端341与其第四端344、第三开关350的第二端352与其第三端353、第四开关360的第二端362与其第三端363、第五开关370的第一端371与其第二端372，以及第六开关380的第一端381与其第二端382电气连接。

如此，第二电容322与第四电容324在第一期间所储存的电荷便会分别转移至第一电容321与第三电容323上，由于第四电容324从第一期间进入第二期间时会改变其极性，因此，第一电容321与第三电容323在该第二期间所储存的电荷容量相同，极性相反。同时第二电容322与第四电容324在该第二期间残留着容量相同但极性相反的信号相依电荷。

之后，图3H为本发明第三实施例处于逻辑低电位时在第二时钟周期的第三期间的电路结构示意图。请参见图3H，在第二时钟周期的第三期间，控制单元390控制第一开关330的第一端331与其第三端333、第二开关340的第一端341与其第三端343、第三开关350的第一端351与其第三端353、第四开关360的第二端362与其第三端363、第五开关370的第一端371与其第二端372，以及第六开关380的第一端381与其第四端384电气连接。如此，第二电容322与第四电容324在该第三期间分别储存着参考电位Vmid(亦即VDD/2)与第二信号VN(亦即0V)两者间电位差的电荷。

但是，由于第二电容322与第四电容324在第二期间所残留的信号相依电荷为电荷量相同、极性相反的电荷，因此，在第三期间时可相互抵消掉。从而使供应第二信号VN的外部电压源不会受第二电容322与第四电容324所引起的信号相依负载的影响。

最后，图3I为本发明第三实施例处于逻辑低电位时在第二时钟周期的第四期间的电路结构示意图。请参见图3I，在第二时钟周期的第四期间，控制单元390控制第一开关330的第二端332与其第三端333、第二开关340的第一端341与其第四端344、第三开关350的第二端352与其第三端353、第四开关360的第一端361与其第二端362、第五开关370的第一端371与其第三端373，以及第六开关380的第一端381与其第二端382电气连接。

如此，第二电容322与第四电容324在第三期间所储存的电荷便会分别转移至第一电容321与第三电容323上。而且，由于第二电容322与第四电容324在第三期间所储存的电荷并不受第二电容322与第四电容324所引起的信号相依负载的影响，因此，运算放大器310的同相输出端313输出的模拟信号Vo+与反相输出端314输出的模拟信号Vo-就不会产生谐波失真。

在此应说明的是，上述第三实施例中，第一期间与第二期间构成切换式电容数模转换器300的一个时钟周期，即第一时钟周期。相同地，第三期间与第四期间构成切换式电容数模转换器300的另一个时钟周期，即第二时钟周期。

基于上述可知，由于本发明第三实施例的切换式电容数模转换器300从第二期间运行至第三期间，或从第四期间运行回第一期间时，第二电容322与第四电容324在第二期间或第四期间所残留的信号相依电荷可以相互抵消掉，因此，第二电容322与第四电容324在第一期间或第三期间所储存的电荷就不会受到其前一时钟周期所残留的信号相依电荷的影响。

因此，由上述可知，本发明第三实施例所提出的切换式电容数模转换器300可以在每个时钟周期消除信号相依负载的影响，因此，相对于现有技术中由Frith等人提出的数模转换器电路，本发明第三实施例所提出的切换式电容数模转换器300可以完全地(而非近似地)解决经现有切换式电容数模转换器转换后输出的模拟信号所产生的谐波失真。

进一步地，在本发明第三实施例中，第一期间与第二期间、第三期间与第四期间分别构成切换式电容数模转换器300的一个时钟周期，因此本发明第三实施例的切换式电容数模转换器300的一个时钟周期相对于现有技术中Pennock提出的数模转换器电路的一个时钟周期，其时间更短，可以兼顾切换式电容数模转换器300的转换速度。

然而，依据本发明的精神，切换式电容数模转换器300并不仅仅限于处理单一数字逻辑位的转换，也可以处理两种或两种以上数字逻辑位的转换。以下再举实施例四进行详细说明。

【第四实施例】

图3J为本发明切换式电容数模转换器第四实施例的电路结构示意图。请参照图3A及图3J，与图3A不同的是，图3J中还包括第七开关1330、第五电容1322、第八开关1340、第九开关1350、第十开关1360、第六电容1324、第十一开关1370，以及第十二开关1380。在本发明第四实施例中，第五电容1322及第六电容1324的电容值相同，实际应用中，也可与第二电容322及第四电容324的电容值相同，但并不仅仅限于上述的示例。

另外，第七开关1330、第五电容1322、第八开关1340、第九开关1350、第十开关1360、第六电容1324、第十一开关1370，以及第十二开关1380的端点耦接关系分别对应至相应的第一开关330、第二电容322、第二开关340、第三开关350、第四开关360、第四电容324、第五开关370以及第六开关380，在此不再赘述。

在本发明第四实施例中，控制单元390依据第二数字逻辑位的状态来控制第七开关1330、第八开关1340、第九开关1350、第十开关1360、第十一开关1370及第十二开关1380的切换动作，且当控制单元390得知第二数字逻辑位的状态为逻辑高电位VDD时，其控制第七开关1330、第八开关1340、第九开关1350、第十开关1360、第十一开关1370及第十二开关1380的切换动作与当控制单元390得知第一数字逻辑位的状态为逻辑高电位VDD时，控制第一开关330、第二开关340、第三开关350、第四开关360、第五开关370及第六开关380的切换动作相类似，在此不再赘述。

类似地，当控制单元390得知第二数字逻辑位的状态为逻辑低电位0V时，其控制其控制第七开关1330、第八开关1340、第九开关1350、第十开关1360、第十一开关1370及第十二开关1380的切换动作与当控制单元390得知第一数字逻辑位的状态为逻辑低电位0V时，控制第一开关330、第二开关340、第三开关350、第四开关360、第五开关370及第六开关380的切换动作相类似，在此也不再赘述。基于上述所揭示的内容可知，图3J所揭示的切换式电容数模转换器300可以独立分开处理两种数字逻辑位(亦即第一数字逻辑位与第二数字逻辑位)的转换。

除此之外，第四实施例中，第二电容322、第四电容324、第五电容1322及第六电容1324的电容值相同。因此，由图3J所示的两种数字逻辑位引起的全差动运算放大器310的同相输出端313输出的模拟信号Vo+与反相输出端314上输出的模拟信号Vo-的强度相同，也就是权重比为1∶1。实际应用中，依据本发明的精神，并不仅仅限于上述的示例。也就是说，使用者可依实际设计需求来设定第五电容1322及第六电容1324与第二电容322及第四电容324的电容值的倍数关系，通过设定的不同倍数关系达到不同的权重比。

进一步地，依据上述第四实施例的描述后，本领域普通技术人员可以从上述实施例的描述中推导出切换式电容数模转换器300处理两种以上数字逻辑位的转换的实施方式，在此不再赘述。

【第五实施例】

图4A为本发明切换式电容数模转换器第五实施例的电路结构示意图。请综合参照图3A及图4A，切换式电容数模转换器400包括全差动运算放大器310、第一电容321、第一开关430、第二电容322、第二开关340、第三电容323、第三开关450、第四开关360、第四电容324、第五开关370、第六开关380，以及控制单元490。全差动运算放大器310具有同相输入端311、反相输入端312、同相输出端313及反相输出端314。第一电容321的一端耦接全差动运算放大器310的反相输入端312，而第一电容321的另一端耦接全差动运算放大器310的同相输出端313。

第一开关430的第一端431用以接收第一信号VP，第一信号VP一般为逻辑高电位VDD，且由外部电压源供应，当然，第一信号VP也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑高电位VDD。第一开关430的第二端432用以接收第二信号VN，第二信号VN一般为逻辑低电位0V，且由外部电压源供应，同样地，第二信号VN也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑低电位0V。而第一开关430的第三端433耦接全差动运算放大器310的反相输入端312。第二电容322的一端耦接第一开关430的第四端434。第二开关340的第一端341耦接第二电容322的另一端，第二开关340的第二端342用以接收第一信号VP，第二开关340的第三端343用以接收第二信号VN，而第二开关340的第四端344耦接全差动运算放大器310的同相输出端313。

第三电容323的一端耦接全差动运算放大器310的同相输入端311，而第三电容323的另一端耦接全差动运算放大器310的反相输出端314。第三开关450的第一端451用以接收第一信号VP，第三开关450的第二端452用以接收第二信号VN，而第三开关450的第三端453耦接全差动运算放大器310的同相输入端311。第四开关360的第一端361耦接第三开关450的第四端454。第四电容324的一端耦接第四开关360的第二端362。第五开关370的第一端371耦接第四电容324的另一端，第五开关370的第二端372耦接第四开关360的第一端361，而第五开关370的第三端373耦接第四开关360的第三端363。

第六开关380的第一端381耦接第五开关370的第三端373，第六开关380的第二端382耦接全差动运算放大器310的反相输出端314，第六开关380的第三端383用以接收第一信号VP，而第六开关380的第四端384用以接收第二信号VN。

在本发明第五实施例中，控制单元490依据第一数字逻辑位(亦即单一数字逻辑位)的状态来控制第一开关430、第二开关340、第三开关450、第四开关360、第五开关370及第六开关380的切换动作，且控制的方式类似于第三实施例的控制单元390依据第一数字逻辑位的状态而控制第一开关330、第二开关340、第三开关350、第四开关360、第五开关370及第六开关380的切换动作，在此不再赘述。

与图3A所示的第三实施例不同的是，图4A所示的第五实施例中，第一开关430与第三开关450都可以接收第一信号VP及第二信号VN，而非如图3A的第一开关330与第三开关350仅可以接收参考电位Vmid(亦即VDD/2)。

因此，当控制单元490得知第一数字逻辑位的状态为一逻辑高电位VDD时，第一开关430与第三开关450同时接收第二信号VN(而非图3A中同时接收参考电位Vmid)，第二开关340与第六开关380与图3A中接受的信号相同，同时接收第一信号VP；相似地，当控制单元490得知第一数字逻辑位的状态为一逻辑低电位0V时，第一开关430与第三开关450同时接收第一信号VP(而非图3A中同时接收参考电位Vmid)，第二开关340与第六开关380与图3A中接受的信号相同，同时接收第二信号VN。

由上述可见，由于切换式电容数模转换器400的第二电容322与第四电容324在第一期间或第三期间所储存的电荷量是切换式电容数模转换器300的第二电容322与第四电容324在相应第一期间或第三期间所储存的电荷量的两倍，因此，切换式电容数模转换器400转换后输出的模拟信号Vo+、Vo-的振幅可放大两倍，即是相应的切换式电容数模转换器300转换后输出的模拟信号Vo+、Vo-的振幅的两倍。

本发明第五实施例提供的切换式电容数模转换器400，相对于第三实施例提供的切换式电容数模转换器300，除了转换后输出的模拟信号Vo+、Vo-的最大振幅为第三实施例的切换式电容数模转换器300转换后输出的模拟信号Vo+、Vo-的最大振幅的两倍外，第三实施例的切换式电容数模转换器300所能达到的其余技术功效，本发明第五实施例的切换式电容数模转换器400也可以达到。

然而，依据本发明的精神，切换式电容数模转换器400并不仅仅限于处理单一数字逻辑位的转换，也可以处理两种或两种以上数字逻辑位的转换。

【第六实施例】

图4B为本发明切换式电容数模转换器第六实施例的电路结构示意图。请综合参照图3J、图4A及图4B。相对于图4A，图4B还包括第七开关1430、第五电容1322、第八开关1340、第九开关1450、第十开关1360、第六电容1324、第十一开关1370，以及第十二开关1380。

另外，第七开关1430、第五电容1322、第八开关1340、第九开关1450、第十开关1360、第六电容1324、第十一开关1370，以及第十二开关1380的端点耦接关系分别对应至相应的第一开关430、第二电容322、第二开关340、第三开关450、第四开关360、第四电容324、第五开关370，以及第六开关380，在此不再赘述。

在本发明第六实施例中，控制单元490依据第二数字逻辑位的状态来控制第七开关1430、第八开关1340、第九开关1450、第十开关1360、第十一开关1370及第十二开关1380的切换动作，且控制的方式类似于第四实施例的控制单元390依据第二数字逻辑位的状态而控制第七开关1330、第八开关1340、第九开关1350、第十开关1360、第十一开关1370及第十二开关1380的切换动作，在此不再赘述。

与图3J所示的实施例不同的是，图4B所示的第六实施例中，第七开关1430与第九开关1450会接收第一信号VP及第二信号VN，而非如图3J的第七开关1330与第九开关1350仅接收参考电位Vmid(亦即VDD/2)。

因此，当控制单元490得知第二数字逻辑位的状态为一逻辑高电位VDD时，第七开关1430与第九开关1450同时接收第二信号VN，而非图3J中同时接收参考电位Vmid；第八开关1340与第十二开关1380与图3J中接受的信号相同，同时接收第一信号VP；相似地，当控制单元490得知第二数字逻辑位的状态为一逻辑低电位0V时，第七开关1430与第九开关1450同时接收第一信号VP，而非图3J中同时接收参考电位Vmid，第八开关1340与第十二开关1380与图3J中接受的信号相同，同时接收第二信号VN。

由上述可见，由于切换式电容数模转换器400的第五电容1322与第六电容1324在第一期间或第三期间所储存的电荷量是第四实施例的切换式电容数模转换器300的第五电容1322与第六电容1324在相应第一期间或第三期间所储存的电荷量的两倍，因此，切换式电容数模转换器400所转换的模拟信号Vo+、Vo-的振幅可放大两倍。

本发明第六实施例提供的切换式电容数模转换器400，相对于第四实施例提供的切换式电容数模转换器300，除了所转换的模拟信号Vo+、Vo-的最大振幅为第四实施例的切换式电容数模转换器300所转换的模拟信号Vo+、Vo-的最大振幅的两倍外，其余第四实施例的切换式电容数模转换器300所能达到的技术功效，本发明第六实施例提供的切换式电容数模转换器400也可以达到。

进一步地，依据上述第六实施例的描述后，本领域普通技术人员可以从上述实施例的描述中推导出切换式电容数模转换器400处理两种以上数字逻辑位的转换的实施方式，在此不再赘述。

然而，依据本发明的精神，也不进仅限于上述第一至第六实施例所揭示的实施方式。也就是说，本发明也可将第一实施例的单端架构的切换式电容数模转换器的概念应用在差动架构的切换式电容数模转换器上，以下再举实施例进行详细说明。

【第七实施例】

图5A为本发明切换式电容数模转换器第七实施例的电路结构示意图。请综合参照图2A及图5A，切换式电容数模转换器500包括全差动运算放大器510、第一电容520、第一开关550、第二电容530、第二开关560、第三开关570、第三电容540、第四开关580、第四电容520’、第五开关550’、第五电容530’、第六开关560’、第七开关570’、第六电容540’，以及第八开关580’。全差动运算放大器510具有同相输入端511、反相输入端512、同相输出端513及反相输出端514。

第一电容520的一端耦接全差动运算放大器510的反相输入端512，而第一电容520的另一端耦接全差动运算放大器510的同相输出端513。第一开关550的第一端551用以接收参考电位Vmid，而第一开关550的第二端552耦接全差动运算放大器510的反相输入端512。第二电容530的一端耦接第一开关550的第三端553。在本发明第七实施例中，为了使得切换式电容数模转换器500所转换的模拟信号Vo的振幅能达到最大振幅(亦即0V～VDD)，本发明第七实施例将参考电位Vmid设计为逻辑高电位VDD的一半，即Vmid＝VDD/2，当然，参考电位Vmid的取值也可根据实际需要确定，并不仅仅限于上述的示例。

第二开关560的第一端561耦接第二电容530的另一端，第二开关560的第二端562用以接收第一信号VP，第一信号VP一般为逻辑高电位VDD，且由外部电压源所供应(图中未示出)，当然，第一信号VP也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑高电位VDD。第二开关560的第三端563用以接收第二信号VN，第二信号VN一般为逻辑低电位0V，且由外部电压源所供应，同样地，第二信号VN也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑低电位0V。而第二开关560的第四端564耦接全差动运算放大器510的同相输出端513。

第三开关570的第一端571耦接第一开关550的第三端553。第三电容540的一端耦接第三开关570的第二端572。第四开关580的第一端581耦接第三电容540的另一端，第四开关580的第二端582耦接第一开关550的第三端553，而第四开关580的第三端583耦接第三开关570的第三端573及第二开关560的第一端561。第四电容520’的一端耦接全差动运算放大器510的同相输入端511，而第四电容520’的另一端耦接全差动运算放大器510的反相输出端514。

第五开关550’的第一端551’用以接收参考电位Vmid，而第五开关550’的第二端552’耦接全差动运算放大器510的同相输入端511。第五电容530’的一端耦接第五开关550’的第三端553’。第六开关560’的第一端561’耦接第五电容530’的另一端，第六开关560’的第二端562’用以接收第一信号VP，第六开关560’的第三端563’用以接收第二信号VN，而第六开关560’的第四端564’耦接全差动运算放大器510的反相输出端514。

第七开关570’的第一端571’耦接第五开关550’的第三端553’。第六电容540’的一端耦接第七开关570’的第二端572’。第八开关580’的第一端581’耦接第六电容540’的另一端，第八开关580’的第二端582’耦接第五开关550’的第三端553’，而第八开关580’的第三端583’耦接第七开关570’的第三端573’及第六开关560’的第一端561’。

在本发明第七实施例中，第二电容530与第三电容540的电容值相同，第五电容530’与第六电容540’的电容值相同。控制单元590依据第一数字逻辑位(亦即单一数字逻辑位)的状态来控制第一开关550、第二开关560、第三开关570、第四开关580、第五开关550’、第六开关560’、第七开关570’及第八开关580’的切换动作。

本实施例中，当控制单元590得知第一数字逻辑位的状态为逻辑高电位VDD时，其控制第一开关550、第二开关560、第三开关570及第四开关580的切换动作的方式类似于第一实施例的控制单元290得知第一数字逻辑位的状态为逻辑高电位VDD时，控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作，在此不再赘述。

另外，当控制单元590得知第一数字逻辑位的状态为逻辑高电位VDD时，其控制第五开关550’、第六开关560’、第七开关570’及第八开关580’的切换动作，与第一实施例的控制单元290得知第一数字逻辑位的状态为逻辑低电位0V时，控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作相类似，在此也不再赘述。

类似地，当控制单元590得知第一数字逻辑位的状态为逻辑低电位0V时，其控制第一开关550、第二开关560、第三开关570及第四开关580的切换动作，与第一实施例的控制单元290得知第一数字逻辑位的状态为逻辑低电位0V时，控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作相类似，在此不再赘述。

另外，当控制单元590得知第一数字逻辑位的状态为逻辑低电位0V时，其控制第五开关550’、第六开关560’、第七开关570’及第八开关580’的切换动作，与第一实施例的控制单元290得知第一数字逻辑位的状态为逻辑高电位VDD时，控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作相类似，在此也不再赘述。

由上述可见，本发明第七实施例的切换式电容数模转换器500，与第三实施例的切换式电容数模转换器300具有相同的技术功效。而且，依据本发明的精神，切换式电容数模转换器500并不仅仅限于处理单一数字逻辑位的转换，也可以处理两种或两种以上数字逻辑位的转换，下面再举具体实施例进行详细说明。

【第八实施例】

图5B为本发明切换式电容数模转换器第八实施例的电路结构示意图。请综合参照图5A及图5B，与图5A不同的是，图5B还包括第九开关1550、第七电容1530、第十开关1560、第十一开关1570、第八电容1540、第十二开关1580、第十三开关1550’、第九电容1530’、第十四开关1560’、第十五开关1570’、第十电容1540’，以及第十六开关1580’。

另外，第九开关1550、第七电容1530、第十开关1560、第十一开关1570、第八电容1540、第十二开关1580、第十三开关1550’、第九电容1530’、第十四开关1560’、第十五开关1570’、第十电容1540’，以及第十六开关1580’的端点耦接关系分别对应至相应的第一开关550、第二电容530、第二开关560、第三开关570、第三电容540、第四开关580、第五开关550’、第五电容530’、第六开关560’、第七开关570’、第六电容540’，以及第八开关580’，在此不再赘述。

在本发明第八实施例中，控制单元590依据第二数字逻辑位的状态来控制第九开关1550、第十开关1560、第十一开关1570、第十二开关1580、第十三开关1550’、第十四开关1560’、第十五开关1570’及第十六开关1580’的切换动作。具体来说，当控制单元590得知第二数字逻辑位的状态为逻辑高电位VDD时，其控制第九开关1550、第十开关1560、第十一开关1570、第十二开关1580、第十三开关1550’、第十四开关1560’、第十五开关1570’及第十六开关1580’的切换动作，与当控制单元590得知第一数字逻辑位的状态为逻辑高电位VDD时，控制第一开关550、第二开关560、第三开关570、第四开关580、第五开关550’、第六开关560’、第七开关570’及第八开关580’的切换动作相类似，在此不再赘述。

类似地，当控制单元590得知第二数字逻辑位的状态为逻辑低电位0V时，其控制第九开关1550、第十开关1560、第十一开关1570、第十二开关1580、第十三开关1550’、第十四开关1560’、第十五开关1570’及第十六开关1580’的切换动作，与当控制单元590得知第一数字逻辑位的状态为逻辑低电位0V时，控制第一开关550、第二开关560、第三开关570、第四开关580、第五开关550’、第六开关560’、第七开关570’及第八开关580’的切换动作相类似，在此也不再赘述。

由上述可见，本发明第八实施例的切换式电容数模转换器500，与第四实施例的切换式电容数模转换器300具有相同的技术功效。此外，值得一提的是，如果需要使第七实施例及第八实施例的切换式电容数模转换器500所转换的模拟信号Vo+、Vo-的振幅再放大两倍，在该两个实施例中，当第一及第二数字逻辑位的状态为逻辑低电位0V时，仅需将第一开关550及第九开关1550所接收的参考电位Vmid替换成第一信号VP，以及将第五开关550’及第十三开关1550’所接收的参考电位Vmid替换成第二信号VN；或当第一及第二数字逻辑位的状态为逻辑高电位VDD时，将第一开关550及第九开关1550所接收的参考电位Vmid替换成第二信号VN，以及将第五开关550’及第十三开关1550’所接收的参考电位Vmid替换成第一信号VP，即可使切换式电容数模转换器500所转换的模拟信号Vo+、Vo-的振幅放大两倍。

【第九实施例】

图6A为本发明切换式电容数模转换器第九实施例的电路结构示意图。请参照图6A，切换式电容数模转换器600的电路架构为单端结构，包括运算放大器610、第一电容620、第二电容630、第三电容640、第一开关650、第二开关660、第三开关670、第四开关680，以及控制单元690。运算放大器610具有同相输入端611、反相输入端612及输出端613。

运算放大器610的同相输入端611用以接收第一参考电位Vmid1，第一电容620的一端耦接运算放大器610的反相输入端612，而第一电容620的另一端耦接运算放大器610的输出端613。

第一开关650的第一端651用以接收第一信号VP，第一信号VP一般为逻辑高电位VDD，且由外部电压源所供应(图中未示出)，当然，第一信号VP也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑高电位VDD。第一开关650的第二端652用以接收第二信号VN，第二信号VN一般为逻辑低电位0V，且由外部电压源所供应，同样地，第二信号VN也可以根据实际需要取为其它的逻辑电位，并不仅仅限于逻辑低电位0V。第一开关650的第三端653耦接运算放大器610的反相输入端612，而第一开关650的第四端654耦接第二电容630的一端。第二电容630的另一端耦接第二开关660的第四端664，第二开关660的第一端661用以接收第一信号VP，第二开关660的第二端662用以接收第二信号VN，而第二开关660的第三端663耦接运算放大器610的输出端613。

第三开关670的第一端671耦接第一开关650的第四端654。第三电容640的一端耦接第三开关670的第二端672。第四开关680的第一端681耦接第三电容640的另一端，第四开关680的第二端682耦接第一开关650的第四端654，而第四开关680的第三端683耦接第三开关670的第三端673及第二开关660的第四端664。

在本发明第九实施例中，第二电容630与第三电容640的电容值相同，且为电容130的一半，也就是将现有技术架构中的电容130平分成二个较小的相同电容。控制单元690依据第一数字逻辑位(亦即单一数字逻辑位)的状态来控制第一开关650、第二开关660、第三开关670及第四开关680的切换动作。且第一开关650、第二开关660、第三开关670及第四开关680受控制单元690控制的方式类似于第一实施例的控制单元290依据第一数字逻辑位的状态而控制第一开关250、第二开关260、第三开关270及第四开关280的切换动作相类似，在此不再赘述。

相对于图2A不同的是，图6A所示的第一开关650会接收第一信号VP及第二信号VN，而非如图2A所示的第一开关250仅接收参考电位Vmid2。

因此，当控制单元690得知第一数字逻辑位的状态为一逻辑高电位VDD时，第一开关650接收第二信号VN，而非如图2A所示的第一开关250接收参考电位Vmid2，第二开关660接收第一信号VP；相似地，当控制单元690得知第一数字逻辑位的状态为一逻辑低电位0V时，第一开关650接收第一信号VP，而非如图2A所示的第一开关250接收参考准位Vmid2，第二开关660接收第二信号VN。

由上述可见，由于切换式电容数模转换器600的第二电容630与第三电容640在第一期间或第三期间所储存的电荷量是切换式电容数模转换器200的第二电容230与第三电容240在相应第一期间或第三期间所储存的电荷量的两倍，因此，切换式电容数模转换器600相对于切换式电容数模转换器200来说，所转换的模拟信号Vo的振幅可放大两倍。

本发明第九实施例的切换式电容数模转换器600相对于第一实施例的切换式电容数模转换器200，其除了所转换的模拟信号Vo的最大振幅为第一实施例的切换式电容数模转换器200所转换的模拟信号Vo的最大振幅的两倍外，其余第一实施例的切换式电容数模转换器200所能达到的技术功效，本发明第九实施例的切换式电容数模转换器600也能达到。

然而，依据本发明的精神，切换式电容数模转换器600并不仅仅限于处理单一数字逻辑位的转换，也可以处理两种或两种以上数字逻辑位的转换，下面再举具体实施例进行详细说明。

【第十实施例】

图6B为本发明切换式电容数模转换器第十实施例的电路结构示意图。请综合参照图2J、图6A及图6B。相对于图6A，图6B还包括第五开关1650、第六开关1660、第七开关1670、第八开关1680、第四电容1630，以及第五电容1640。其中，

第五开关1650、第六开关1660、第七开关1670、第八开关1680、第四电容1630，以及第五电容1640的端点耦接关系分别对应至相应的第一开关650、第二开关660、第三开关670、第四开关680、第二电容630，以及第三电容640，在此不再赘述。

在本发明第十实施例中，控制单元690依据第二数字逻辑位的状态来控制第五开关1650、第六开关1660、第七开关1670及第八开关1680的切换动作，且控制的方式类似于第二实施例的控制单元290依据第二数字逻辑位的状态来控制第五开关1250、第六开关1260、第七开关1270、第八开关1280的切换动作，在此也不再赘述。

相对于图2J，与图2J不同的是，图6B所示的第五开关1650接收第一信号VP与第二信号VN，而非如图2J所示的第五开关1250仅接收参考电位Vmid2。

因此，当控制单元690得知第二数字逻辑位的状态为一逻辑高电位VDD时，第五开关1650接收第二信号VN，而非如图2J所示的第五开关1250接收参考准位Vmid2，第六开关1660接收第一信号VP；相似地，当控制单元690得知第二数字逻辑位的状态为一逻辑低电位0V时，第五开关1650接收第一信号VP，而非如图2J所示的第五开关1250接收参考准位Vmid2，第六开关1660接收第二信号VN。

由上述可见，由于切换式电容数模转换器600的第四电容1630与第五电容1640在第一期间或第三期间所储存的电荷量是第二实施例的切换式电容数模转换器200的第四电容1230与第五电容1240在相应第一期间或第三期间所储存的电荷量的两倍，因此，相对于第二实施例的切换式电容数模转换器来说，切换式电容数模转换器600所转换的模拟信号Vo的振幅可放大两倍。

本发明第十实施例的切换式电容数模转换器600相对于第二实施例的切换式电容数模转换器200，其除了所转换的模拟信号Vo的最大振幅为第二实施例的切换式电容数模转换器200所转换的模拟信号Vo的最大振幅的两倍外，其余第二实施例的切换式电容数模转换器200所能达到的技术功效，本发明第十实施例的切换式电容数模转换器600也能达到。

另外，依据上述第十实施例的描述后，本领域普通技术人员可以从上述描述中推导出切换式电容数模转换器600处理两种以上数字逻辑位的转换的实施方式，在此不再赘述。

进一步地，上述第一至第十实施例所述的第一参考电位Vmid1、第二参考电位Vmid2与参考电位Vmid，同样也可以由外部电压源所供应，也可以通过其他方式供给参考电位，例如，上述第一至第十实施例所述的第一参考电位Vmid1、第二参考电位Vmid2、参考电位Vmid、第一信号VP及第二信号VN也可由集成电路内部的缓冲器所供应，而并不仅仅限于外部电压源。

因此，如果是外部电压源供应第一参考电位Vmid1、第二参考电位Vmid2、参考电位Vmid、第一信号VP及第二信号VN，由于上述第一至第十实施例所揭示的任一切换式电容数模转换器都不会受到信号相依负载的影响，因此本发明实施例可以降低用以供应第一信号VP、第二信号VN、第一参考电位Vmid1、第二参考电位Vmid2与参考电位Vmid的外部电压源的输出阻抗(OutputImpedance)，也就是说，用以供应第一信号VP、第二信号VN、第一参考电位Vmid1、第二参考电位Vmid2与参考电位Vmid的外部电压源的品质要求并不需太高。

另外，如果由集成电路内部的缓冲器供应第一参考电位Vmid1、第二参考电位Vmid2、参考电位Vmid、第一信号VP及第二信号VN，由于上述第一至第十实施例所揭示的任一切换式电容数模转换器都不会受到信号相依负载的影响，因此本发明也可以缩减集成电路内部用以供应第一参考电位Vmid1、第二参考电位Vmid2、参考电位Vmid、第一信号VP及第二信号VN的运算放大器(OPAmp)的规格及面积。

进一步地，上述第一至第十实施例所揭示的任一切换式电容数模转换器中的电容都属于无极性电容。此外，上述第一至第十实施例所揭示的任一切换式电容数模转换器也可用来充当为切换式电容滤波器(Switched Capacitor Filter)使用。而且，由于上述第一至第十实施例所揭示的任一切换式电容数模转换器都不会受到信号相依负载的影响，因此，上述第一至第十实施例所揭示的任一切换式电容数模转换器所充当的切换式电容滤波器的滤波品质也会相当高。

综上所述，由于本发明所提出的任一切换式电容数模转换器都不受信号相依负载的影响，因此，本发明所提出的任一切换式电容数模转换器所转换的模拟信号都不会产生谐波失真。此外，当本发明所提出的切换式电容数模转换器具有多个转换通道时，由于每一转换通道都不受其本身信号或其他信号相依负载的影响，因此，可以利用每一转换通道达到通道分离的目的。

进一步地，依据本发明的精神，切换式电容数模转换器可同时适用于单端架构与差动架构中。此外，由于本发明所提出的任一切换式电容数模转换器的一个时钟周期相对于现有技术，如Pennock所提出的数模转换器电路的一个时钟周期，其时间更短，还可同时兼顾转换速度。

上述实施例仅仅是为了方便说明而举例而已，本发明所主张的权利范围应以发明申请范围所述为准，而非仅限于上述实施例。

Claims (20)

1.一种切换式电容数模转换器，其特征在于，包括：

运算放大器，具有同相输入端、反相输入端及输出端，其中所述同相输入端用以接收第一参考电位；

第一电容，所述第一电容的一端耦接所述运算放大器的反相输入端，所述第一电容的另一端耦接所述运算放大器的输出端；

第一开关，所述第一开关的第一端用以接收第二参考电位，所述第一开关的第二端耦接所述运算放大器的反相输入端；

第二电容，所述第二电容的一端耦接所述第一开关的第三端；

第二开关，所述第二开关的第一端耦接所述第二电容的另一端，所述第二开关的第二端用以接收第一信号，所述第二开关的第三端用以接收第二信号，所述第二开关的第四端耦接所述运算放大器的输出端；

第三开关，所述第三开关的第一端耦接所述第一开关的第三端；

第三电容，所述第三电容的一端耦接所述第三开关的第二端；以及

第四开关，所述第四开关的第一端耦接所述第三电容的另一端，所述第四开关的第二端耦接所述第一开关的第三端，所述第四开关的第三端耦接所述第三开关的第三端及所述第二开关的第一端；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

2.如权利要求1所述的切换式电容数模转换器，其特征在于，进一步包括控制单元，依据第一数字逻辑位的状态来控制所述第一开关、所述第二开关、所述第三开关及所述第四开关的切换动作，

当所述第一数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第二端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第二端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接；

当所述第一数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第三端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第三端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接。

3.如权利要求2所述的切换式电容数模转换器，进一步包括：

第五开关，所述第五开关的第一端用以接收所述第二参考电位，所述第五开关的第二端耦接所述运算放大器的反相输入端；

第四电容，所述第四电容的一端耦接所述第五开关的第三端；

第六开关，所述第六开关的第一端耦接所述第四电容的另一端，所述第六开关的第二端用以接收所述第一信号，所述第六开关的第三端用以接收所述第二信号，所述第六开关的第四端耦接所述运算放大器的输出端；

第七开关，所述第七开关的第一端耦接所述第五开关的第三端；

第五电容，所述第五电容的一端耦接所述第七开关的第二端；以及

第八开关，所述第八开关的第一端耦接所述第五电容的另一端，所述第八开关的第二端耦接所述第五开关的第三端，所述第八开关的第三端耦接所述第七开关的第三端及所述第六开关的第一端。

4.如权利要求3所述的切换式电容数模转换器，其特征在于，所述控制单元依据第二数字逻辑位的状态来控制所述第五开关、所述第六开关、所述第七开关及所述第八开关的切换动作，其中，

当所述第二数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第五开关的第一端与其第三端、所述第六开关的第一端与其第二端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第五开关的第一端与其第三端、所述第六开关的第一端与其第二端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；

在第四期间，所述控制单元控制所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；

当所述第二数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第五开关的第一端与其第三端、所述第六开关的第一端与其第三端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第五开关的第一端与其第三端、所述第六开关的第一端与其第三端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接。

5.一种切换式电容数模转换器，其特征在于，包括；

全差动运算放大器，具有同相输入端、反相输入端、同相输出端及反相输出端；

第一电容，所述第一电容的一端耦接所述反相输入端，所述第一电容的另一端耦接所述同相输出端；

第一开关，所述第一开关的第一端用以接收参考电位，所述第一开关的第二端耦接所述反相输入端；

第二电容，所述第二电容的一端耦接所述第一开关的第三端；

第二开关，所述第二开关的第一端耦接所述第二电容的另一端，所述第二开关的第二端用以接收第一信号，所述第二开关的第三端用以接收第二信号，所述第二开关的第四端耦接所述同相输出端；

第三电容，所述第三电容的一端耦接所述同相输入端，所述第三电容的另一端耦接所述反相输出端；

第三开关，所述第三开关的第一端用以接收所述参考电位，所述第三开关的第二端耦接所述同相输入端；

第四开关，所述第四开关的第二端耦接所述第三开关的第三端；

第四电容，所述第四电容的一端耦接所述第四开关的第二端；

第五开关，所述第五开关的第一端耦接所述第四电容的另一端，所述第五开关的第二端耦接所述第四开关的第一端，所述第五开关的第三端耦接所述第四开关的第三端；以及

第六开关，所述第六开关的第一端耦接所述第五开关的第三端，所述第六开关的第二端耦接所述反相输出端，所述第六开关的第三端用以接收所述第一信号，所述第六开关的第四端用以接收所述第二信号；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述全差动运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

6.如权利要求5所述的切换式电容数模转换器，其特征在于，进一步包括控制单元，所述控制单元依据第一数字逻辑位的状态来控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关及所述第六开关的切换动作，

当所述第一数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第二端、所述第三开关的第一端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第二端、所述第三开关的第一端与其第三端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第三端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第二端电气连接；

当所述第一数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第三端、所述第三开关的第一端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第四端电气连接；

在第二期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第三端、所述第三开关的第一端与其第三端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第四端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第二端电气连接。

7.如权利要求6所述的切换式电容数模转换器，其特征在于，进一步包括：

第七开关，所述第七开关的第一端用以接收所述参考电位，所述第七开关的第二端耦接所述反相输入端；

第五电容，所述第五电容的一端耦接所述第七开关的第三端；

第八开关，所述第八开关的第一端耦接所述第五电容的另一端，所述第八开关的第二端用以接收所述第一信号，所述第八开关的第三端用以接收所述第二信号，所述第八开关的第四端耦接所述同相输出端；

第九开关，所述第九开关的第一端用以接收所述参考电位，所述第九开关的第二端耦接所述同相输入端；

第十开关，所述第十开关的第一端耦接所述第九开关的第三端；

第六电容，所述第六电容的一端耦接所述第十开关的第二端；

第十一开关，所述第十一开关的第一端耦接所述第六电容的另一端，所述第十一开关的第二端耦接所述第十开关的第一端，所述第十一开关的第三端耦接所述第十开关的第三端；以及

第十二开关，所述第十二开关的第一端耦接所述第十一开关的第三端，所述第十二开关的第二端耦接所述反相输出端，所述第十二开关的第三端用以接收所述第一信号，所述第十二开关的第四端用以接收所述第二信号。

8.如权利要求7所述的切换式电容数模转换器，其特征在于，所述控制单元依据第二数字逻辑位的状态来控制所述第七开关、所述第八开关、所述第九开关、所述第十开关、所述第十一开关以及所述第十二开关的切换动作，其中，当所述第二数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第七开关的第一端与其第三端、所述第八开关的第一端与其第二端、所述第九开关的第一端与其第三端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第七开关的第二端与其第三端、所述第八开关的第一端与其第四端、所述第九开关的第二端与其第三端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第七开关的第一端与其第三端、所述第八开关的第一端与其第二端、所述第九开关的第一端与其第三端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第三端电气连接；

在第四期间，所述控制单元控制所述第七开关的第二端与其第三端、所述第八开关的第一端与其第四端、所述第九开关的第二端与其第三端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第二端电气连接；

当所述第二数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第七开关的第一端与其第三端、所述第八开关的第一端与其第三端、所述第九开关的第一端与其第三端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第四端电气连接；

在第二期间，所述控制单元控制所述第七开关的第二端与其第三端、所述第八开关的第一端与其第四端、所述第九开关的第二端与其第三端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第七开关的第一端与其第三端、所述第八开关的第一端与其第三端、所述第九开关的第一端与其第三端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第四端电气连接；以及

在第四期间，所述控制单元控制所述第七开关的第二端与其第三端、所述第八开关的第一端与其第四端、所述第九开关的第二端与其第三端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第二端电气连接。

9.一种切换式电容数模转换器，其特征在于，包括：

运算放大器，具有同相输入端、反相输入端及输出端，其中，所述同相输入端用以接收第一参考电位；

第一电容，所述第一电容的一端耦接所述反相输入端，所述第一电容的另一端耦接所述输出端；

第一开关，所述第一开关的第一端用以接收第一信号，所述第一开关的第二端用以接收第二信号，所述第一开关的第三端耦接所述反相输入端；

第二电容，所述第二电容的一端耦接所述第一开关的第四端；

第二开关，所述第二开关的第一端用以接收所述第一信号，所述第二开关的第二端用以接收所述第二信号，所述第二开关的第三端耦接所述输出端，所述第二开关的第四端耦接所述第二电容的另一端；

第三开关，所述第三开关的第一端耦接所述第一开关的第四端；

第三电容，所述第三电容的一端耦接所述第三开关的第二端；以及

第四开关，所述第四开关的第一端耦接所述第三电容的另一端，所述第四开关的第二端耦接所述第一开关的第四端，所述第四开关的第三端耦接所述第三开关的第三端及所述第二开关的第四端；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

10.如权利要求9所述的切换式电容数模转换器，其特征在于，进一步包括控制单元，所述控制单元依据第一数字逻辑位的状态来控制所述第一开关、所述第二开关、所述第三开关及所述第四开关的切换动作，

当所述第一数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第一开关的第二端与其第四端、所述第二开关的第一端与其第四端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第三端与其第四端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第一开关的第二端与其第四端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第三端与其第四端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接；

当所述第一数字逻辑位的状态为一逻辑低电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第四端、所述第二开关的第二端与其第四端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第三端与其第四端、所述第三开关的第一端与其第二端，以及所述第四开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第四端、所述第二开关的第二端与其第四端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第三端与其第四端、所述第三开关的第二端与其第三端，以及所述第四开关的第一端与其第二端电气连接。

11.如权利要求10所述的切换式电容数模转换器，其特征在于，进一步包括：

第五开关，所述第五开关的第一端用以接收所述第一信号，所述第五开关的第二端用以接收所述第二信号，所述第五开关的第三端耦接所述反相输入端；

第四电容，所述第四电容的一端耦接所述第五开关的第四端；

第六开关，所述第六开关的第一端用以接收所述第一信号，所述第二开关的第二端用以接收所述第二信号，所述第二开关的第三端耦接所述输出端，所述第二开关的第四端耦接所述第四电容的另一端；

第七开关，所述第七开关的第一端耦接所述第五开关的第四端；

第五电容，所述第五电容的一端耦接所述第七开关的第二端；以及

第八开关，所述第八开关的第一端耦接所述第五电容的另一端，所述第八开关的第二端耦接所述第五开关的第四端，所述第八开关的第三端耦接所述第七开关的第三端及所述第六开关的第四端。

12.如权利要求11所述的切换式电容数模转换器，其特征在于，所述控制单元依据第二数字逻辑位的状态来控制所述第五开关、所述第六开关、所述第七开关及所述第八开关的切换动作，其中，

当所述第二数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第五开关的第二端与其第四端、所述第六开关的第一端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第五开关的第三端与其第四端、所述第六开关的第三端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第五开关的第二端与其第四端、所述第六开关的第一端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；

在第四期间，所述控制单元控制所述第五开关的第三端与其第四端、所述第六开关的第三端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；

当所述第二数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第五开关的第一端与其第四端、所述第六开关的第二端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第五开关的第三端与其第四端、所述第六开关的第三端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第五开关的第一端与其第四端、所述第六开关的第二端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第五开关的第三端与其第四端、所述第六开关的第三端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接。

13.一种切换式电容数模转换器，其特征在于，包括：

全差动运算放大器，具有同相输入端、反相输入端、同相输出端及反相输出端；

第一电容，所述第一电容的一端耦接所述反相输入端，所述第一电容的另一端耦接所述同相输出端；

第一开关，所述第一开关的第一端用以接收第一信号，所述第一开关的第二端用以接收第二信号，所述第一开关的第三端耦接所述反相输入端；

第二电容，所述第二电容的一端耦接所述第一开关的第四端；

第二开关，所述第二开关的第一端耦接所述第二电容的另一端，所述第二开关的第二端用以接收所述第一信号，所述第二开关的第三端用以接收所述第二信号，所述第二开关的第四端耦接所述同相输出端；

第三电容，所述第三电容的一端耦接所述同相输入端，所述第三电容的另一端耦接所述反相输出端；

第三开关，所述第三开关的第一端用以接收所述第一信号，所述第三开关的第二端用以接收所述第二信号，所述第三开关的第三端耦接所述同相输入端；

第四开关，所述第四开关的第一端耦接所述第三开关的第四端；

第四电容，所述第四电容的一端耦接所述第四开关的第二端；

第五开关，所述第五开关的第一端耦接所述第四电容的另一端，所述第五开关的第二端耦接所述第四开关的第一端，所述第五开关的第三端耦接所述第四开关的第三端；以及

第六开关，所述第六开关的第一端耦接所述第五开关的第三端，所述第六开关的第二端耦接所述反相输出端，所述第六开关的第三端用以接收所述第一信号，所述第六开关的第四端用以接收所述第二信号；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述全差动运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

14.如权利要求13所述的切换式电容数模转换器，其特征在于，进一步包括控制单元，所述控制单元依据第一数字逻辑位的状态来控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关及所述第六开关的切换动作，

当所述第一数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第一开关的第二端与其第四端、所述第二开关的第一端与其第二端、所述第三开关的第二端与其第四端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第一端与其第四端、所述第三开关的第三端与其第四端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第一开关的第二端与其第四端、所述第二开关的第一端与其第二端、所述第三开关的第二端与其第四端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第三端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第一端与其第四端、所述第三开关的第三端与其第四端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第二端电气连接；

当所述第一数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第四端、所述第二开关的第一端与其第三端、所述第三开关的第一端与其第四端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第四端电气连接；

在第二期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第一端与其第四端、所述第三开关的第三端与其第四端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第四端、所述第二开关的第一端与其第三端、所述第三开关的第一端与其第四端、所述第四开关的第二端与其第三端、所述第五开关的第一端与其第二端，以及所述第六开关的第一端与其第四端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第三端与其第四端、所述第二开关的第一端与其第四端、所述第三开关的第三端与其第四端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端，以及所述第六开关的第一端与其第二端电气连接。

15.如权利要求14所述的切换式电容数模转换器，其特征在于，进一步包括：

第七开关，所述第七开关的第一端用以接收所述第一信号，所述第七开关的第二端用以接收所述第二信号，所述第七开关的第三端耦接所述反相输入端；

第五电容，所述第五电容的一端耦接所述第七开关的第四端；

第八开关，所述第八开关的第一端耦接所述第五电容的另一端，所述第八开关的第二端用以接收所述第一信号，所述第八开关的第三端用以接收所述第二信号，所述第八开关的第四端耦接所述同相输出端；

第九开关，所述第九开关的第一端用以接收所述第一信号，所述第九开关的第二端用以接收所述第二信号，所述第九开关的第三端耦接所述同相输入端；

第十开关，所述第十开关的第一端耦接所述第九开关的第四端；

第六电容，所述第六电容的一端耦接所述第十开关的第二端；

第十一开关，所述第十一开关的第一端耦接所述第六电容的另一端，所述第十一开关的第二端耦接所述第十开关的第一端，所述第十一开关的第三端耦接所述第十开关的第三端；以及

第十二开关，所述第十二开关的第一端耦接所述第十一开关的第三端，所述第十二开关的第二端耦接所述反相输出端，所述第十二开关的第三端用以接收所述第一信号，所述第十二开关的第四端用以接收所述第二信号。

16.如权利要求15所述的切换式电容数模转换器，其特征在于，所述控制单元依据第二数字逻辑位的状态来控制所述第七开关、所述第八开关、所述第九开关、所述第十开关开关、所述第十一开关以及所述第十二开关的切换动作，其中，

当所述第二数字逻辑位的状态为一逻辑高电位时，

在第一期间，所述控制单元控制所述第七开关的第二端与其第四端、所述第八开关的第一端与其第二端、所述第九开关的第二端与其第四端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第七开关的第三端与其第四端、所述第八开关的第一端与其第四端、所述第九开关的第三端与其第四端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第七开关的第二端与其第四端、所述第八开关的第一端与其第二端、所述第九开关的第二端与其第四端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第三端电气连接；

在第四期间，所述控制单元控制所述第七开关的第三端与其第四端、所述第八开关的第一端与其第四端、所述第九开关的第三端与其第四端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第二端电气连接；

当所述第二数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第七开关的第一端与其第四端、所述第八开关的第一端与其第三端、所述第九开关的第一端与其第四端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第四端电气连接；

在第二期间，所述控制单元控制所述第七开关的第三端与其第四端、所述第八开关的第一端与其第四端、所述第九开关的第三端与其第四端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第二端电气连接；

在第三期间，所述控制单元控制所述第七开关的第一端与其第四端、所述第八开关的第一端与其第三端、所述第九开关的第一端与其第四端、所述第十开关的第二端与其第三端、所述第十一开关的第一端与其第二端，以及所述第十二开关的第一端与其第四端电气连接；以及

在第四期间，所述控制单元控制所述第七开关的第三端与其第四端、所述第八开关的第一端与其第四端、所述第九开关的第三端与其第四端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第三端，以及所述第十二开关的第一端与其第二端电气连接。

17.一种切换式电容数模转换器，其特征在于，包括：

全差动运算放大器，具有同相输入端、反相输入端、同相输出端及反相输出端；

第一电容，所述第一电容的一端耦接所述反相输入端，所述第一电容的另一端耦接所述同相输出端；

第一开关，所述第一开关的第一端用以接收参考电位，所述第一开关的第二端耦接所述反相输入端；

第二电容，所述第二电容的一端耦接所述第一开关的第三端；

第二开关，所述第二开关的第一端耦接所述第二电容的另一端，所述第二开关的第二端用以接收第一信号，所述第二开关的第三端用以接收第二信号，所述第二开关的第四端耦接所述同相输出端；

第三开关，所述第三开关的第一端耦接所述第一开关的第三端；

第三电容，所述第三电容的一端耦接所述第三开关的第二端；

第四开关，所述第四开关的第一端耦接所述第三电容的另一端，所述第四开关的第二端耦接所述第一开关的第三端，所述第四开关的第三端耦接所述第三开关的第三端及所述第二开关的第一端；

第四电容，所述第四电容的一端耦接所述同相输入端，所述第四电容的另一端耦接所述反相输出端；

第五开关，所述第五开关的第一端用以接收所述参考电位，所述第五开关的第二端耦接所述同相输入端；

第五电容，所述第五电容的一端耦接所述第五开关的第三端；

第六开关，所述第六开关的第一端耦接所述第五电容的另一端，所述第六开关的第二端用以接收所述第一信号，所述第六开关的第三端用以接收所述第二信号，所述第六开关的第四端耦接所述反相输出端；

第七开关，所述第七开关的第一端耦接所述第五开关的第三端；

第六电容，所述第六电容的一端耦接所述第七开关的第二端；以及

第八开关，所述第八开关的第一端耦接所述第六电容的另一端，所述第八开关的第二端耦接所述第五开关的第三端，所述第八开关的第三端耦接所述第七开关的第三端及所述第六开关的第一端；

所述第一信号和所述第二信号为切换式电容数模转换器的数字输入信号，所述全差动运算放大器的输出端所输出的信号为切换式电容数模转换器的模拟输出信号。

18.如权利要求17所述的切换式电容数模转换器，其特征在于，进一步包括控制单元，所述控制单元依据一第一数字逻辑位的状态来控制所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关及所述第八开关的切换动作，

当所述第一数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第二端、所述第三开关的第一端与其第二端、所述第四开关的第一端与其第三端、所述第五开关的第一端与其第三端、所述第六开关的第一端与其第三端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第一端与其第二端、所述第四开关的第一端与其第三端、所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第二端、所述第三开关的第二端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端、所述第六开关的第一端与其第三端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；

当所述第一数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第三端、所述第三开关的第一端与其第二端、所述第四开关的第一端与其第三端、所述第五开关的第一端与其第三端、所述第六开关的第一端与其第二端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第一端与其第二端、所述第四开关的第一端与其第三端、所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第一端与其第二端，以及所述第八开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第一开关的第一端与其第三端、所述第二开关的第一端与其第三端、所述第三开关的第二端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第一端与其第三端、所述第六开关的第一端与其第二端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第一开关的第二端与其第三端、所述第二开关的第一端与其第四端、所述第三开关的第二端与其第三端、所述第四开关的第一端与其第二端、所述第五开关的第二端与其第三端、所述第六开关的第一端与其第四端、所述第七开关的第二端与其第三端，以及所述第八开关的第一端与其第二端电气连接。

19.如权利要求18所述的切换式电容数模转换器，其特征在于，进一步包括：

第九开关，所述第九开关的第一端用以接收所述参考电位，所述第九开关的第二端耦接所述反相输入端；

第七电容，所述第七电容的一端耦接所述第九开关的第三端；

第十开关，所述第十开关的第一端耦接所述第七电容的另一端，所述第十开关的第二端用以接收所述第一信号，所述第十开关的第三端用以接收所述第二信号，所述第十开关的第四端耦接所述同相输出端；

第十一开关，所述第十一开关的第一端耦接所述第九开关的第三端；

第八电容，所述第八电容的一端耦接所述第十一开关的第二端；

第十二开关，所述第十二开关的第一端耦接所述第八电容的另一端，所述第十二开关的第二端耦接所述第九开关的第三端，所述第十二开关的第三端耦接所述第十一开关的第三端及所述第十开关的第一端；

第十三开关，所述第十三开关的第一端用以接收所述参考电位，所述第十三开关的第二端耦接所述同相输入端；

第九电容，所述第九电容的一端耦接所述第十三开关的第三端；

第十四开关，所述第十四开关的第一端耦接所述第九电容的另一端，所述第十四开关的第二端用以接收所述第一信号，所述第十四开关的第三端用以接收所述第二信号，所述第十四开关的第四端耦接所述反相输出端；

第十五开关，所述第十五开关的第一端耦接所述第十三开关的第三端；

第十电容，所述第十电容的一端耦接所述第十五开关的第二端；以及

第十六开关，所述第十六开关的第一端耦接所述第十电容的另一端，所述第十六开关的第二端耦接所述第十三开关的第三端，所述第十六开关的第三端耦接所述第十五开关的第三端及所述第十四开关的第一端。

20.如权利要求19所述的切换式电容数模转换器，其特征在于，所述控制单元依据第二数字逻辑位的状态来控制所述第九开关、所述第十开关、所述第十一开关、所述第十二开关、所述第十三开关、所述第十四开关、所述第十五开关及所述第十六开关的切换动作，其中，

当所述第二数字逻辑位的状态为逻辑高电位时，

在第一期间，所述控制单元控制所述第九开关的第一端与其第三端、所述第十开关的第一端与其第二端、所述第十一开关的第一端与其第二端、所述第十二开关的第一端与其第三端、所述第十三开关的第一端与其第三端、所述第十四开关的第一端与其第三端、所述第十五开关的第一端与其第二端，以及所述第十六开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第九开关的第二端与其第三端、所述第十开关的第一端与其第四端、所述第十一开关的第一端与其第二端、所述第十二开关的第一端与其第三端、所述第十三开关的第二端与其第三端、所述第十四开关的第一端与其第四端、所述第十五开关的第一端与其第二端，以及所述第十六开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第九开关的第一端与其第三端、所述第十开关的第一端与其第二端、所述第十一开关的第二端与其第三端、所述第十二开关的第一端与其第二端、所述第十三开关的第一端与其第三端、所述第十四开关的第一端与其第三端、所述第十五开关的第二端与其第三端，以及所述第十六开关的第一端与其第二端电气连接；

在第四期间，所述控制单元控制所述第九开关的第二端与其第三端、所述第十开关的第一端与其第四端、所述第十一开关的第二端与其第三端、所述第十二开关的第一端与其第二端、所述第十三开关的第二端与其第三端、所述第十四开关的第一端与其第四端、所述第十五开关的第二端与其第三端，以及所述第十六开关的第一端与其第二端电气连接；

当所述第二数字逻辑位的状态为逻辑低电位时，

在第一期间，所述控制单元控制所述第九开关的第一端与其第三端、所述第十开关的第一端与其第三端、所述第十一开关的第一端与其第二端、所述第十二开关的第一端与其第三端、所述第十三开关的第一端与其第三端、所述第十四开关的第一端与其第二端、所述第十五开关的第一端与其第二端，以及所述第十六开关的第一端与其第三端电气连接；

在第二期间，所述控制单元控制所述第九开关的第二端与其第三端、所述第十开关的第一端与其第四端、所述第十一开关的第一端与其第二端、所述第十二开关的第一端与其第三端、所述第十三开关的第二端与其第三端、所述第十四开关的第一端与其第四端、所述第十五开关的第一端与其第二端，以及所述第十六开关的第一端与其第三端电气连接；

在第三期间，所述控制单元控制所述第九开关的第一端与其第三端、所述第十开关的第一端与其第三端、所述第十一开关的第二端与其第三端、所述第十二开关的第一端与其第二端、所述第十三开关的第一端与其第三端、所述第十四开关的第一端与其第二端、所述第十五开关的第二端与其第三端，以及所述第十六开关的第一端与其第二端电气连接；以及

在第四期间，所述控制单元控制所述第九开关的第二端与其第三端、所述第十开关的第一端与其第四端、所述第十一开关的第二端与其第三端、所述第十二开关的第一端与其第二端、所述第十三开关的第二端与其第三端、所述第十四开关的第一端与其第四端、所述第十五开关的第二端与其第三端，以及所述第十六开关的第一端与其第二端电气连接。

Images