CN104734718A - 混合型dac电容阵列结构 - Google Patents

混合型dac电容阵列结构 Download PDF

Info

Publication number
CN104734718A
CN104734718A CN201510055601.7A CN201510055601A CN104734718A CN 104734718 A CN104734718 A CN 104734718A CN 201510055601 A CN201510055601 A CN 201510055601A CN 104734718 A CN104734718 A CN 104734718A
Authority
CN
China
Prior art keywords
capacitor array
bit
node
capacitor
array structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510055601.7A
Other languages
English (en)
Inventor
杨雁
伏进
王国兴
李龙
吴高林
王谦
孟晓旭
籍勇亮
李勇
耿文良
彭华东
徐巍
李永福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Electric Power Research Institute of State Grid Chongqing Electric Power Co Ltd
State Grid Corp of China SGCC
Original Assignee
Shanghai Jiaotong University
Electric Power Research Institute of State Grid Chongqing Electric Power Co Ltd
State Grid Corp of China SGCC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University, Electric Power Research Institute of State Grid Chongqing Electric Power Co Ltd, State Grid Corp of China SGCC filed Critical Shanghai Jiaotong University
Priority to CN201510055601.7A priority Critical patent/CN104734718A/zh
Publication of CN104734718A publication Critical patent/CN104734718A/zh
Pending legal-status Critical Current

Links

Abstract

本发明公开了一种混合型DAC电容阵列结构，包括n个C2C电容阵列单元、m个二进制电容阵列单元、一个冗余电容，n个C2C电容阵列单元中第1个比特对应的节点与冗余电容相连接，为电容阵列结构的输入端，第n个比特对应的节点与第n+1个比特到第n+m个比特对应的节点相连，为电容阵列结构的输出端，每个节点下端的电容的下极板连接一个选择开关。本发明将C2C电容阵列单元和二进制电容阵列单元相结合，从而兼有了二进制权重电容阵列结构精度高、带衰减电容阵列结构功耗低的优点，通过控制C2C电容阵列单元和二进制电容阵列单元的组成比例，能更好的满足各种模拟电子设备对低功耗、高精度的需求。

Description

混合型DAC电容阵列结构
技术领域
本发明涉及一种模拟集成电路中的数据转换器领域，特别涉及一种能够降低逐次逼近型模数转换器功耗的电容阵列结构。
背景技术
在模拟集成电路技术中，逐次逼近寄存器型(SAR)的模拟数字转换器(ADC)是采样速率低于5Msps的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使SAR ADC获得了很广的应用范围，例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。
逐次逼近型模数转换器的DAC模块是逐次逼近型模数转换器的关键模块，它产生的参考电压精确度直接影响着模数转换器的转换精度。当前有四种类别的DAC架构被用于逐次逼近型模数转换器：电压型、电流型、电流舵型与电荷重分配型。前三种类别的DAC因为存在较大的静态功耗，在低功耗逐次逼近型模数转换器中应用不多，而电荷重分配DAC成为了低功耗逐次逼近型模数转换器的主要选择。电荷重分配型又有多种电容架构，目前运用最为广泛的是二进制权重阵列、带衰减电容阵列和拆分电容阵列。如果将带衰减电容的思想拓展，每个单位电容之间都接入衰减电容，电容阵列即为C2C电容阵列。二进制权重阵列控制简单且精度较高，但功耗过高因而不适用于低功耗设备。带衰减电容阵列虽然功耗低，但是精确度也低。拆分电容阵列本身精确度较高，而切换功耗也较低，但是单位电容数量大，DAC开关控制也较为复杂，数字逻辑部分会消耗大量功耗，因而也不能满足低功耗设备的需求。
发明内容
有鉴于此，本发明的目的是提供一种混合型DAC电容阵列结构，以解决现有传统二进制权重阵列结构(CBW)功耗较高、带衰减电容阵列结构(BWA)精度极低的问题，以满足高精度低功耗模拟电子设备的需要。
本发明混合型DAC电容阵列结构，包括n个C2C电容阵列单元、m个二进制电容阵列单元、以及一个冗余电容，n个C2C单元对应从第0个到第n个比特，m个二进制电容阵列单元对应第n+1个到第n+m个比特，其中m+n＝总比特数；
n个C2C电容阵列单元中共有n个电容值为C的单位电容，n-1个电容值为2*C的电容，每个电容值为C的单位电容的上极板为相应比特所对应的节点，n个C2C电容阵列单元中共有n个节点，相邻的两个节点间用电容值为2*C的电容相连接；
m个二进制电容阵列单元中共有m个电容值依次为21*C,22*C…2m*C的电容，且各电容的上极板连在一起共有1个节点，该节点对应第n+1到第n+m个比特；
n个C2C电容阵列单元中第1个比特对应的节点与冗余电容相连接，为电容阵列结构的输入端，第n个比特对应的节点与第n+1个比特到第n+m个比特对应的节点相连，为电容阵列结构的输出端，每个节点下端的电容的下极板连接一个选择接地或接电源的选择开关。
本发明的有益效果：本发明混合型DAC电容阵列结构，其将C2C电容阵列单元和二进制电容阵列单元相结合，从而兼有了二进制权重电容阵列结构(CBW)精度高、带衰减电容阵列结构(BWA)功耗低的优点，通过控制C2C电容阵列单元和二进制电容阵列单元的组成比例，能更好的满足各种模拟电子设备对低功耗、高精度的需求。
附图说明
图1为混合型DAC电容阵列结构的电路原理图。
图2为取7组C2C电容阵列单元和3组二进制电容阵列单元用于单端SARADC中的SAR ADC架构图。
图3为取7组C2C电容阵列单元和3组二进制电容阵列单元用于双端SARADC中的SAR ADC架构图。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
实施例一，如图1所示，本实施例混合型DAC电容阵列结构：包括n个C2C电容阵列单元、m个二进制电容阵列单元、以及一个冗余电容，n个C2C单元对应从第0个到第n个比特，m个二进制电容阵列单元对应第n+1个到第n+m个比特，其中m+n＝总比特数；
n个C2C电容阵列单元中共有n个电容值为C的单位电容，n-1个电容值为2*C的电容，每个电容值为C的单位电容的上极板为相应比特所对应的节点，n个C2C电容阵列单元中共有n个节点，相邻的两个节点间用电容值为2*C的电容相连接；
m个二进制电容阵列单元中共有m个电容值依次为21*C,22*C…2m*C的电容，且各电容的上极板连在一起共有1个节点，该节点对应第n+1到第n+m个比特；
n个C2C电容阵列单元中第1个比特对应的节点与冗余电容相连接，为电容阵列结构的输入端，第n个比特对应的节点与第n+1个比特到第n+m个比特对应的节点相连，为电容阵列结构的输出端，每个节点下端的电容的下极板连接一个选择接地或接电源的选择开关。
本实施例混合型DAC电容阵列结构，其将C2C电容阵列单元和二进制电容阵列单元相结合，从而兼有了二进制权重电容阵列结构(CBW)精度高、带衰减电容阵列结构(BWA)功耗低的优点，能更好的满足各种模拟电子设备对低功耗、高精度的需求。
实施例二，如图3所示，本实施例具有混合型DAC电容阵列结构的双端SARADC，包括比较器和两列混合型DAC电容阵列结构，所述两列混合型DAC电容阵列结构的输入端分别与一个采样保持模块的差分输出端相连接，两列混合型DAC电容阵列结构的输出端分别与比较器的正、负输入端相连接。
本实施例中，每列混合型DAC电容阵列结构中C2C电容阵列单元为七组，二进制电容阵列单元为三组，当然在不同实施例中，混合型DAC电容阵列结构中C2C电容阵列单元和二进制电容阵列单元的数量还可根据需要调整，以便能更好的满足各种模拟电子设备对低功耗、高精度的需求。
本实施例中，各列混合型DAC电容阵列结构的最右端为冗余电容Cd，向右为7个C2C电容阵列单元，再向右为3个二进制电容阵列单元。
该模数转换器从采样到产生MSB以及其余位数码的过程为:
复位 DAC极板开关从左往右看,下极板分别连接到VREF,VREF,VREF,VREF,......GND。
采样 闭合采样开关,输入信号对比较器输入端进行充电，充电完毕后断开开关，电压为VIN。
MSB 比较器进行第一次比较,得到的比较结果即为模数转换器输出数字码的最高位(MSB)。
切换 根据比较结果切换电容阵列下极板电位，若比较结果为0，则将电容C9的下极板切换至GND，C8下极板切换至VREF。若比较结果为1，则将上一列电容的C8下极板切换至VREF。
MSB-1 比较器进行第二次比较，得到的结果即为模数转换器输出数字码的次高位(MSB-1)。
切换 若比较结果为0，则将上一列电容阵列的C8下极板切换至GND，并将C7切换至VREF。若比较结果为1，则将电容阵列的C7下极板切换至VREF。
MSB-2 比较器进行第三次比较得到模数转换器的MSB-2位。重复以上操作直至10位数字码都比较完成。
输入信号VINP和VINN是以为共模信号的差分信号，它们各自的电压范围为0～VREF。差分输入信号VIN＝VINP-VINN，范围为-VREF～VREF。因此该逐次逼近型模数转换器的210-1参考电位分别为0,等等。
该模数转换器从采样到产生MSB以及其余位数码的过程为:
复位 DAC极板开关从左往右看,上一列电容阵列的下极板分别连接到VREF,VREF,VREF,VREF,......GND；下一列电容则相反。
采样 闭合采样开关,输入信号对电容阵列进行充电,结束采样时两列电容阵列的上极板电压分别为VINP和VINN。
MSB 比较器进行第一次比较,得到的比较结果即为模数转换器输出数字码的最高位(MSB)。
切换 根据比较结果切换电容阵列下极板电位，若比较结果为0，则将上一列电容的C9下极板切换至VREF，C8下极板切换至GND。下一列电容阵列的操作与其相反。若比较结果为1，则将上一列电容的C8下极板切换至GND，下一列电容操作与其相反。
MSB-1 比较器进行第二次比较，得到的结果即为模数转换器输出数字码的次高位(MSB-1)。
切换 若比较结果为0，则将上一列电容阵列的C8下极板切换至VREF，并将C7切换至GND。下一列电容的操作相反；若比较结果为1，则将上一列电容阵列的C7下极板切换至GND，下一列电容操作相反。
MSB-2 比较器进行第三次比较得到模数转换器的MSB-2位。重复以上操作直至10位数字码都比较完成。
实施例三，如图2所示，本实施例混合型DAC电容阵列结构的单端SAR ADC，包括比较器和一个混合型DAC电容阵列结构，所述混合型DAC电容阵列结构的输入端悬空，输出端与比较器的一个输入端相连接，而比较器的另一个输入端与采样保持模块的输出端相连接。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (1)

1.一种混合型DAC电容阵列结构，其特征在于：包括n个C2C电容阵列单元、m个二进制电容阵列单元、以及一个冗余电容，n个C2C单元对应从第0个到第n个比特，m个二进制电容阵列单元对应第n+1个到第n+m个比特，其中m+n＝总比特数；
n个C2C电容阵列单元中共有n个电容值为C的单位电容，n-1个电容值为2*C的电容，每个电容值为C的单位电容的上极板为相应比特所对应的节点，n个C2C电容阵列单元中共有n个节点，相邻的两个节点间用电容值为2*C的电容相连接；
m个二进制电容阵列单元中共有m个电容值依次为21*C,22*C…2m*C的电容，且各电容的上极板连在一起共有1个节点，该节点对应第n+1到第n+m个比特；
n个C2C电容阵列单元中第1个比特对应的节点与冗余电容相连接，为电容阵列结构的输入端，第n个比特对应的节点与第n+1个比特到第n+m个比特对应的节点相连，为电容阵列结构的输出端，每个节点下端的电容的下极板连接一个选择接地或接电源的选择开关。
CN201510055601.7A 2015-02-03 2015-02-03 混合型dac电容阵列结构 Pending CN104734718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510055601.7A CN104734718A (zh) 2015-02-03 2015-02-03 混合型dac电容阵列结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510055601.7A CN104734718A (zh) 2015-02-03 2015-02-03 混合型dac电容阵列结构

Publications (1)

Publication Number Publication Date
CN104734718A true CN104734718A (zh) 2015-06-24

Family

ID=53458213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510055601.7A Pending CN104734718A (zh) 2015-02-03 2015-02-03 混合型dac电容阵列结构

Country Status (1)

Country Link
CN (1) CN104734718A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811985A (zh) * 2016-03-01 2016-07-27 武汉众为信息技术有限公司 二次量化的混合adc
CN107171668A (zh) * 2016-03-07 2017-09-15 瑞萨电子株式会社 半导体装置
CN112332849A (zh) * 2020-11-11 2021-02-05 电子科技大学 一种实现低功耗低噪声的数模转换器和模数转换器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163973A (zh) * 2011-05-13 2011-08-24 清华大学 电容阵列型逐次逼近模数转换器的校准装置及校准方法
CN102571094A (zh) * 2010-12-10 2012-07-11 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法
CN102594353A (zh) * 2011-01-13 2012-07-18 中兴通讯股份有限公司 一种数模转换器及逐次逼近存储转换器
CN102970038A (zh) * 2011-08-31 2013-03-13 奇景光电股份有限公司 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
US8416115B2 (en) * 2010-09-06 2013-04-09 Kabushiki Kaisha Toshiba Successive approximation register-analog digital converter and receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416115B2 (en) * 2010-09-06 2013-04-09 Kabushiki Kaisha Toshiba Successive approximation register-analog digital converter and receiver
CN102571094A (zh) * 2010-12-10 2012-07-11 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法
CN102594353A (zh) * 2011-01-13 2012-07-18 中兴通讯股份有限公司 一种数模转换器及逐次逼近存储转换器
CN102163973A (zh) * 2011-05-13 2011-08-24 清华大学 电容阵列型逐次逼近模数转换器的校准装置及校准方法
CN102970038A (zh) * 2011-08-31 2013-03-13 奇景光电股份有限公司 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HOONKI KIM: "A Low Power Consumption 10-bit Rail-to-Rail SAR ADC Using a C-2C Capacitor Array", 《IEEE INTERNATIONAL CONFERENCE ON》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811985A (zh) * 2016-03-01 2016-07-27 武汉众为信息技术有限公司 二次量化的混合adc
CN105811985B (zh) * 2016-03-01 2019-06-21 武汉众为信息技术有限公司 二次量化的混合adc
CN107171668A (zh) * 2016-03-07 2017-09-15 瑞萨电子株式会社 半导体装置
CN107171668B (zh) * 2016-03-07 2022-07-22 瑞萨电子株式会社 半导体装置
CN112332849A (zh) * 2020-11-11 2021-02-05 电子科技大学 一种实现低功耗低噪声的数模转换器和模数转换器
CN112332849B (zh) * 2020-11-11 2022-03-29 电子科技大学 一种实现低功耗低噪声的数模转换器和模数转换器

Similar Documents

Publication Publication Date Title
CN1255951C (zh) 高精度数字/模拟变换电路
CN204376879U (zh) 具有混合型dac电容阵列结构的sar adc
CN105391451A (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN102111156B (zh) 用于实现最小动态范围的逐次渐近型模数转换电路
CN105007079A (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN103595412A (zh) 低功耗小面积的电容阵列及其复位方法和逻辑控制方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN102324934A (zh) 一种逐次逼近数模转换器的电阻串复用电路结构
CN102594353A (zh) 一种数模转换器及逐次逼近存储转换器
CN104967451A (zh) 逐次逼近型模数转换器
CN107996019A (zh) 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN111711453B (zh) 逐次逼近型模数转换器
CN111371457A (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN112653463B (zh) 一种应用于sar-adc的模拟域校准方法
CN113193870A (zh) 一种低功耗、低版图面积的sar adc
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN112583409A (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN104734718A (zh) 混合型dac电容阵列结构
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
CN102075192A (zh) 一种高速数字模拟转换电路及其工作方法
CN207782773U (zh) 一种逐次逼近型模数转换器
CN114204942B (zh) 逐次逼近型模数转换器及转换方法
CN113612480B (zh) 基于分段式差分电容阵列的逐次逼近型模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150624