CN102771052A - 源极跟随器输入缓冲器 - Google Patents

源极跟随器输入缓冲器 Download PDF

Info

Publication number
CN102771052A
CN102771052A CN2010800646127A CN201080064612A CN102771052A CN 102771052 A CN102771052 A CN 102771052A CN 2010800646127 A CN2010800646127 A CN 2010800646127A CN 201080064612 A CN201080064612 A CN 201080064612A CN 102771052 A CN102771052 A CN 102771052A
Authority
CN
China
Prior art keywords
nmos pass
coupled
pass transistor
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800646127A
Other languages
English (en)
Other versions
CN102771052B (zh
Inventor
尼婷·阿加瓦尔
维斯维斯瓦拉亚·A·彭塔科塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN102771052A publication Critical patent/CN102771052A/zh
Application granted granted Critical
Publication of CN102771052B publication Critical patent/CN102771052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用于模/数转换器ADC的输入源极跟随器缓冲器及偏置电路提供经改进的线性。输入信号的部分INP、INM输入到偏置电路(212)及缓冲器(202-1)、(202-2)用于由取样保持S/H电路(204-1)、(204-2)取样。电流源(302)将电流提供到NMOS晶体管(Q8)的漏极，所述晶体管(Q8)的栅极接收偏置电压NCAS，且将偏置电压NBIASP提供到NMOS晶体管(Q9)的栅极。通过电容器(CIN)将INM部分提供到在级联晶体管(Q8)、(Q9)之间的节点。这使信号电流能够从接地流动通过第二晶体管(Q9)及电容器(CIN)。所述信号电流由每一NMOS晶体管(Q5)、(Q7)成镜像且提供给电容器(CB1)、(CB2)。INP部分提供到NMOS晶体管(Q4)、(Q6)(所述NMOS晶体管各自作为源极跟随器操作)的栅极且大体上不提供信号电流。输入电路能够为S/H电路(204-1)、(204-2)供应具有经改进线性的电压及电流。

Description

源极跟随器输入缓冲器
技术领域
本发明大体上涉及缓冲器，且更特定来说，涉及具有经降低的输入电容负载的源极跟随器缓冲器。
背景技术
参考图式的图1，参考数字100大体上指示用于模/数转换器(ADC)的常规输入电路。电路100大体上在第12/199,804号共同待决的专利申请案中描述，所述申请案出于所有的目特此以引用的方式并入。如图示，电路100通常包括发射媒体(由电感器L1表示)、缓冲器102及取样保持(S/H)电路104。缓冲器102通常包括NMOS晶体管Q1(其耦合到电感器L1)、级联NMOS晶体管Q2和Q3(其在它们各自的栅极处接收偏置电压NCAS及NBIAS)、及电容器C1。S/H电路102通常(为便于说明起见)表示为电阻器RS、取样开关SS、及取样电容器CS。
就许多常规的缓冲器来说，驱动晶体管Q1(其通常是源极跟随器)的“片外”驱动器可驱动(减轻)连续时间负载，但不能驱动开关负载(其在使用S/H电路104的情况下存在)。在此配置中，电容器C1(其通常与电容器CS的尺寸相同)为负载提供信号电流(经由晶体管Q2)，而源极跟随器(晶体管Q1)能够大体上为开关负载(S/H电路104)定义电压。期望电容器C1在负载“片外”驱动器时保持为小的。这将意味着晶体管Q1还将提供一部分的信号电流。具有此额外小电容器C1约束的这种配置可不仅就其不能驱动开关负载成问题，而且当用于交错的ADC中时还可明显且不利地影响交错的ADC的无杂散动态范围(SFDR)，所述交错的ADC使用许多缓冲器以驱动多个S/H电路。因此，需要具有经改进的性能的电路。
一些其它常规电路在第4,634,993号美国专利；第5,764,175号美国专利；第5,872,469号美国专利；第6,255,865号美国专利；第7,385,427号美国专利；第20090206885号预批准公开案；及第WO07/093475号PCT公开案中描述。
发明内容
因此，本发明的实例实施例提供一种设备。所述设备包括偏置电路，所述偏置电路具有：具有第一电容的第一电容器，其接收输入信号的第一部分；及一对级联晶体管，其中所述第一电容器是耦合到在所述级联晶体管之间的节点，且其中所述级联对的第一级联晶体管接收第一偏置电压，且其中所述级联晶体管对的第二级联晶体管接收第二偏置电压；具有第二电容的开关电容器电路；及源极跟随器缓冲器，其耦合到所述偏置电路及所述开关电容器电路，其中所述源极跟随器接收所述第二偏置电压及接收所述输入信号的第二部分，且其中所述源极跟随器包含具有第三电容的第二电容器，且其中第一电容与经组合的第二及第三电容的比率至少为一。
根据本发明的实例实施例，所述源极跟随器缓冲器进一步包括多个源极跟随器缓冲器，所述多个源极跟随器缓冲器各自耦合到所述偏置电路且各自接收所述输入信号的第二部分。
根据本发明的实例实施例，所述第一级联晶体管进一步包括第一NMOS晶体管，所述第一NMOS晶体管在其栅极处接收第一偏置电压，且其中所述第二级联晶体管是第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的漏极，且其中所述第一电容器耦合到所述第二NMOS晶体管的漏极。
根据本发明的实例实施例，所述偏置电路进一步包括电流源，所述电流源耦合到所述第一NMOS晶体管的漏极。
根据本发明的实例实施例，所述源极跟随器缓冲器进一步包括：第三NMOS晶体管，所述第三NMOS晶体管在其栅极处接收所述输入信号的第二部分且在其源极处耦合到所述第二电容器；及第四NMOS晶体管，所述第四NMOS晶体管在其栅极处耦合到所述第二NMOS晶体管的栅极且在其漏极处耦合到所述第三NMOS晶体管的源极。
根据本发明的实例实施例，所述第三NMOS晶体管的主体耦合到所述第二电容器。
根据本发明的实例实施例，所述比率是10∶1。
根据本发明的实例实施例，所述开关电容器电路是取样保持(S/H)电路。
根据本发明的实例实施例，提供一种设备。所述设备包括偏置电路，所述偏置电路具有：具有第一电容的第一电容器，其接收输入信号的第一部分；及一对级联晶体管，其中所述第一电容器是耦合到在所述级联晶体管之间的节点，且其中所述级联对的第一级联晶体管接收第一偏置电压，且其中所述级联晶体管对的第二级联晶体管接收第二偏置电压；源极跟随器缓冲器，其耦合到偏置电路以便接收所述第二偏置电压且接收输入信号的第二部分，其中所述源极跟随器包含具有第二电容的第二电容器；S/H电路，其耦合到具有第三电容的源极跟随器缓冲器，其中第一电容与经组合的第二及第三电容的比率至少为一；模/数转换器(ADC)管线，其耦合到所述S/H电路；及时钟电路，其耦合到所述S/H电路及所述ADC管线。
根据本发明的实例实施例，所述源极跟随器缓冲器进一步包括多个源极跟随器缓冲器，所述多个源极跟随器缓冲器各自耦合到所述偏置电路且各自接收所述输入信号的第二部分，且其中所述S/H电路进一步包括多个S/H电路，所述多个S/H电路各自耦合到所述源极跟随器缓冲器中的至少一者，且其中所述ADC管线进一步包括多个ADC管线，所述多个ADC管线各自耦合到S/H电路中的至少一者。
根据本发明的实例实施例，所述设备进一步包括多路复用器，所述多路复用器耦合到每一ADC管线。
根据本发明的实例实施例，提供一种设备。所述设备包括偏置电路，所述偏置电路具有：电流源；第一NMOS晶体管，所述第一NMOS晶体管在其漏极处耦合到所述电流源且在其栅极处接收偏置电压；第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的漏极；及具有第一电容的第一电容器，其接收输入信号的第一部分且耦合到所述第二NMOS晶体管的漏极；多个源极跟随器缓冲器，其中每一源极跟随器缓冲器包含：第三NMOS晶体管，所述第三NMOS晶体管在其栅极处接收输入信号的第二部分；第四NMOS晶体管，所述第四NMOS晶体管在其漏极处耦合到第三NMOS晶体管的源极且在其栅极处耦合到所述第二NMOS晶体管的栅极；及具有第二电容的第二电容器，其耦合到所述第三NMOS晶体管的源极；多个S/H电路，其中每一S/H电路在其第三NMOS晶体管的源极处耦合到所述源极跟随器缓冲器中的至少一者，且其中每一S/H电路具有第三电容，且其中对于每一S/H电路及其对应的跟随器缓冲器，所述第一电容与经组合的第二及第三电容的比率至少为一；多个ADC管线，其中每一ADC管线耦合到所述S/H电路中的至少一者；多路复用器，其耦合到每一ADC管线；及时钟电路，其耦合到每一S/H电路及每一ADC管线。
根据本发明的实例实施例，第三NMOS晶体管的主体耦合到第二电容器。
附图说明
参考附图描述实例实施例，其中：
图1是用于ADC的常规输入电路的电路图；
图2是根据本发明的实例实施例的交错的ADC的框图；及
图3是图2的ADC的一部分的电路图。
具体实施方式
图2说明根据本发明的实例实施例的交错的模/数转换器(ADC)200。在操作中，模拟输入信号AIN提供到缓冲器202-1到202-n(其中每一缓冲器是耦合到偏置电路212)。来自每一缓冲器202-1到202-n的输出耦合到对应的取样保持(S/H)电路204-1到204-n，使得输入信号AIN可被取样且提供给对应的ADC管线206-1到206-n用于转换。耦合到S/H电路204-1到204-n及ADC管线206-1到206-n的时钟电路210提供定时信号以对输入信号AIN取样且将其转换为数字信号。来自ADC管线206-1到206-n的交错的数字输出信号接着由多路复用器(或多路复用器(mux))208多路复用以产生数字输出信号DOUT。
图3提供偏置电路212、缓冲器202-1和202-2及S/H电路204-1和204-2的更详细的视图。为简便起见，展示用于两个ADC管线的输入电路。另外，为简便起见，S/H电路204-1和204-2是由电阻器R1和R2、取样开关SS1和SS2及取样电容器CS1和CS2所表示。偏置电路212通常包括电容器CIN、NMOS晶体管Q8和Q9及电流源302。缓冲器202-1通常包括NMOS晶体管Q4和Q5及电容器CB1，而缓冲器202-2通常包括NMOS晶体管Q6和Q7及电容器CB2。
在操作中，输入信号AIN的多个部分(INP及INM)提供到偏置电路212及缓冲器202-1和202-2，使得输入信号AIN可由S/H电路204-1和204-2取样。电流源302将电流提供到NMOS晶体管(其在其栅极处接收偏置电压NCAS)的漏极，且将偏置电压NBIASP提供到NMOS晶体管Q9的栅极。通过电容器CIN将INM部分提供到在级联NMOS晶体管Q8与Q9之间的节点。这使信号电流能够从接地流动通过晶体管Q9及电容器CIN。此信号电流由NMOS晶体管Q5和Q7中的每一者成镜像，使得其可提供到电容器CB1和CB2。另外，INP部分提供到NMOS晶体管Q4和Q6的栅极(其中每一晶体管作为源极跟随器操作)且通常不提供信号电流。因此，此输入电路能够为S/H电路204-1和204-2供应具有经改进线性的电压及电流。
电容器CIN、CB1、CB2、CS1及CS2的电容通常也要进行按比例调整。通常，电容器CB1和CS1及电容器CB2和CS2中的每一者的组合电容至少与电容器CIN(其作为补偿电容器操作)的电容相同或小于电容器CIN的电容。举例来说，电容器CB1和CS1的组合电容与电容器CIN的电容的比率可为1∶10。同样应注意的是，电容器CIN耦合到非常低的阻抗节点(其具有小的非线性电压)以至于大体上消除在其它常规电路上的非线性源。另外，减少了通过输入的信号电流，这同样协助降低可能成为高速的限制因素的电磁干扰。
特此意欲涵盖具有在实例实施例的背景中描述的特征或步骤中的一者或一者以上的不同组合的实施例，所述实例实施例具有全部或仅一些此类特征或步骤。所属领域的技术人员将了解到，在所主张的发明的范围内许多其它实施例及变化也是可能的。

Claims (15)

1.一种设备，其包括：
偏置电路，其具有：
具有第一电容的第一电容器，其接收输入信号的第一部分；及
一对级联晶体管，其中所述第一电容器耦合到在所述级联晶体管之间的节点，且其中所述级联对的第一级联晶体管接收第一偏置电压，且其中所述级联晶体管对的第二级联晶体管接收第二偏置电压；
具有第二电容的开关电容器电路；及
源极跟随器缓冲器，其耦合到所述偏置电路及所述开关电容器电路，其中所述源极跟随器接收所述第二偏置电压及接收所述输入信号的第二部分，且其中所述源极跟随器包含具有第三电容的第二电容器，且其中第一电容与经组合的第二及第三电容的比率至少为一。
2.根据权利要求1所述的设备，其中所述源极跟随器缓冲器进一步包括多个源极跟随器缓冲器，所述多个源极跟随器缓冲器各自耦合到所述偏置电路且各自接收所述输入信号的所述第二部分。
3.根据权利要求1所述的设备，其中所述第一级联晶体管进一步包括第一NMOS晶体管，所述第一NMOS晶体管在其栅极处接收所述第一偏置电压，且其中所述第二级联晶体管是第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的漏极，且其中所述第一电容器耦合到所述第二NMOS晶体管的所述漏极。
4.根据权利要求3所述的设备，其中所述偏置电路进一步包括电流源，所述电流源耦合到所述第一NMOS晶体管的所述漏极。
5.根据权利要求4所述的设备，其中所述源极跟随器缓冲器进一步包括：
第三NMOS晶体管，所述第三NMOS晶体管在其栅极处接收所述输入信号的所述第二部分且在其源极处耦合到所述第二电容器；及
第四NMOS晶体管，所述第四NMOS晶体管在其栅极处耦合到所述第二NMOS晶体管的所述栅极且在其漏极处耦合到所述第三NMOS晶体管的所述源极。
6.根据权利要求5所述的设备，其中所述第三NMOS晶体管的主体耦合到所述第二电容器。
7.根据权利要求6所述的设备，其中所述比率为10∶1。
8.根据权利要求1所述的设备，其中所述开关电容器电路是取样保持S/H电路。
9.一种设备，其包括：
偏置电路，其具有：
具有第一电容的第一电容器，其接收输入信号的第一部分；及
一对级联晶体管，其中所述第一电容器耦合到在所述级联晶体管之间的节点，且其中所述级联对的第一级联晶体管接收第一偏置电压，且其中所述级联晶体管对的第二级联晶体管接收第二偏置电压；
源极跟随器缓冲器，其耦合到所述偏置电路以便接收所述第二偏置电压及接收所述输入信号的第二部分，其中所述源极跟随器包含具有第二电容的第二电容器；
S/H电路，其耦合到具有第三电容的所述源极跟随器缓冲器，其中所述第一电容与经组合的第二及第三电容的比率至少为一；
模/数转换器ADC管线，其耦合到所述S/H电路；及
时钟电路，其耦合到所述S/H电路及所述ADC管线。
10.根据权利要求9所述的设备，其中所述源极跟随器缓冲器进一步包括多个源极跟随器缓冲器，所述源极跟随器缓冲器各自耦合到所述偏置电路且各自接收所述输入信号的所述第二部分，且其中所述S/H电路进一步包括多个S/H电路，所述多个S/H电路各自耦合到所述源极跟随器缓冲器中的至少一者，且其中所述ADC管线进一步包括多个ADC管线，所述多个ADC管线各自耦合到所述S/H电路中的至少一者。
11.根据权利要求10所述的设备，其中所述设备进一步包括多路复用器，所述多路复用器耦合到每一ADC管线。
12.根据权利要求9所述的设备，其中所述第一级联晶体管进一步包括第一NMOS晶体管，所述第一NMOS晶体管在其栅极处接收所述第一偏置电压，且其中所述第二级联晶体管是第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的漏极，且其中所述第一电容器耦合到所述第二NMOS晶体管的所述漏极。
13.根据权利要求12所述的设备，其中所述偏置电路进一步包括电流源，所述电流源耦合到所述第一NMOS晶体管的所述漏极。
14.根据权利要求13所述的设备，其中所述源极跟随器缓冲器进一步包括：
第三NMOS晶体管，所述第三NMOS晶体管在其栅极处接收所述输入信号的所述第二部分且在其源极处耦合到所述第二电容器；及
第四NMOS晶体管，所述第四NMOS晶体管在其栅极处耦合到所述第二NMOS晶体管的所述栅极且在其漏极处耦合到所述第三NMOS晶体管的所述源极。
15.一种设备，其包括：
偏置电路，其具有：
电流源；
第一NMOS晶体管，所述第一NMOS晶体管在其漏极处耦合到所述电流源且在其栅极处接收偏置电压；
第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的所述漏极；及
具有第一电容的第一电容器，其接收输入信号的第一部分且耦合到所述第二NMOS晶体管的所述漏极；
多个源极跟随器缓冲器，其中每一源极跟随器缓冲器包含：
第三NMOS晶体管，所述第三NMOS晶体管在其栅极处接收所述输入信号的第二部分；
第四NMOS晶体管，所述第四NMOS晶体管在其漏极处耦合到所述第三NMOS晶体管的源极且在其栅极处耦合到所述第二NMOS晶体管的栅极；及
具有第二电容的第二电容器，其耦合到所述第三NMOS电容器的所述源极；
多个S/H电路，其中每一S/H电路在其第三NMOS晶体管的源极处耦合到所述源极跟随器缓冲器中的至少一者，且其中每一S/H电路具有第三电容，且其中对于每一S/H电路及其对应的跟随器缓冲器，所述第一电容与经组合的第二及第三电容的比率至少为一；
多个ADC管线，其中每一ADC管线耦合到所述S/H电路中的至少一者；
多路复用器，其耦合到每一ADC管线；及
时钟电路，其耦合到每一S/H电路及每一ADC管线。
CN201080064612.7A 2010-02-24 2010-12-22 源极跟随器输入缓冲器 Active CN102771052B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN482CH2010 2010-02-24
IN482/CHE/2010 2010-02-24
US12/763,945 2010-04-20
US12/763,945 US8581634B2 (en) 2010-02-24 2010-04-20 Source follower input buffer
PCT/US2010/061823 WO2011106071A2 (en) 2010-02-24 2010-12-22 Source follower input buffer

Publications (2)

Publication Number Publication Date
CN102771052A true CN102771052A (zh) 2012-11-07
CN102771052B CN102771052B (zh) 2015-07-08

Family

ID=44475999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080064612.7A Active CN102771052B (zh) 2010-02-24 2010-12-22 源极跟随器输入缓冲器

Country Status (4)

Country Link
US (1) US8581634B2 (zh)
JP (1) JP5911434B2 (zh)
CN (1) CN102771052B (zh)
WO (1) WO2011106071A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014075314A1 (zh) * 2012-11-14 2014-05-22 中国电子科技集团公司第二十四研究所 Cmos输入缓冲器
CN105071806A (zh) * 2015-08-28 2015-11-18 西安启微迭仪半导体科技有限公司 应用于高速模数转换器的高线性度输入信号缓冲器
CN106788393A (zh) * 2017-03-15 2017-05-31 浙江集速合芯科技有限公司 一种增强电压缓冲器线性度的电路
CN108023573A (zh) * 2016-11-04 2018-05-11 矽统科技股份有限公司 感测装置
CN110874111A (zh) * 2018-08-30 2020-03-10 赛灵思公司 具有增强的线性度的电流模式反馈源极跟随器
CN112260681A (zh) * 2020-10-26 2021-01-22 成都华微电子科技有限公司 高频高线性输入缓冲器和高频高线性输入缓冲器差分电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038056A1 (ja) 2012-09-07 2014-03-13 株式会社日立製作所 インターリーブａ／ｄ変換器
CN103888127A (zh) * 2014-03-28 2014-06-25 中国电子科技集团公司第二十四研究所 提高线性度的输入缓冲器
CN104393865B (zh) * 2014-08-07 2017-07-18 杭州硅星科技有限公司 一种快速启动数字输出缓冲器及其控制方法
US10056898B2 (en) 2015-09-30 2018-08-21 Mediatek Inc. Input stage of chip and method for controlling source driver of chip
TW202305888A (zh) 2016-09-12 2023-02-01 美商美國亞德諾半導體公司 自舉式切換電路
US10727828B2 (en) 2016-09-12 2020-07-28 Analog Devices, Inc. Input buffer
US11750166B2 (en) * 2021-01-13 2023-09-05 Marvell Asia Pte. Ltd. Method and device for high bandwidth receiver for high baud-rate communications
US11309904B1 (en) 2021-02-24 2022-04-19 Marvell Asia Pte Ltd. Method and device for synchronization of large-scale systems with multiple time interleaving sub-systems
CN115589225A (zh) * 2021-07-05 2023-01-10 长鑫存储技术有限公司 输入缓冲电路以及半导体存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099245A (en) * 1977-05-05 1978-07-04 Lockheed Electronics Co., Inc. Transducer signalling apparatus
US20010052819A1 (en) * 2000-06-12 2001-12-20 Fujitsu Quantum Devices Limited Buffer circuit comprising load, follower transistor and current source connected in series
US20020027453A1 (en) * 2000-09-07 2002-03-07 Kulhalli Suhas R. Amplifying signals in switched capacitor environments
CN1577448A (zh) * 2003-06-25 2005-02-09 恩益禧电子股份有限公司 电流源电路以及输出电流的方法
CN101594139A (zh) * 2009-06-22 2009-12-02 中国科学院微电子研究所 一种基于源极跟随器的缓冲器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634993A (en) 1985-08-23 1987-01-06 Burr-Brown Corporation High gain, low drift operational amplifier for sample and hold circuit
JP2848324B2 (ja) * 1996-03-28 1999-01-20 日本電気株式会社 ソースフォロア回路
US5872469A (en) 1996-04-05 1999-02-16 Analog Devices, Inc. Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge
US5764175A (en) 1996-09-24 1998-06-09 Linear Technology Corporation Dual resolution circuitry for an analog-to-digital converter
US6255865B1 (en) 1999-11-03 2001-07-03 Nanopower Technologies Inc. Track-and-hold circuit
JPH11177352A (ja) * 1997-10-07 1999-07-02 Sony Corp オフセット補正回路
KR100693819B1 (ko) 2005-07-14 2007-03-12 삼성전자주식회사 트랙 앤 홀드 회로 및 트랙 앤 홀드 방법
EP1821313A1 (en) 2006-02-17 2007-08-22 Sicon Semiconductor AB Track and hold circuit
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099245A (en) * 1977-05-05 1978-07-04 Lockheed Electronics Co., Inc. Transducer signalling apparatus
US20010052819A1 (en) * 2000-06-12 2001-12-20 Fujitsu Quantum Devices Limited Buffer circuit comprising load, follower transistor and current source connected in series
US20020027453A1 (en) * 2000-09-07 2002-03-07 Kulhalli Suhas R. Amplifying signals in switched capacitor environments
CN1577448A (zh) * 2003-06-25 2005-02-09 恩益禧电子股份有限公司 电流源电路以及输出电流的方法
US7427892B2 (en) * 2003-06-25 2008-09-23 Nec Electronics Corporation Current source circuit and method of outputting current
CN101594139A (zh) * 2009-06-22 2009-12-02 中国科学院微电子研究所 一种基于源极跟随器的缓冲器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014075314A1 (zh) * 2012-11-14 2014-05-22 中国电子科技集团公司第二十四研究所 Cmos输入缓冲器
US9337834B2 (en) 2012-11-14 2016-05-10 China Electronic Technology Corporation, 24Th Research Institute CMOS input buffer circuit
CN105071806A (zh) * 2015-08-28 2015-11-18 西安启微迭仪半导体科技有限公司 应用于高速模数转换器的高线性度输入信号缓冲器
CN105071806B (zh) * 2015-08-28 2019-01-15 西安启微迭仪半导体科技有限公司 应用于高速模数转换器的高线性度输入信号缓冲器
CN108023573A (zh) * 2016-11-04 2018-05-11 矽统科技股份有限公司 感测装置
CN108023573B (zh) * 2016-11-04 2021-07-27 矽统科技股份有限公司 感测装置
CN106788393A (zh) * 2017-03-15 2017-05-31 浙江集速合芯科技有限公司 一种增强电压缓冲器线性度的电路
CN106788393B (zh) * 2017-03-15 2023-04-28 浙江集速合芯科技有限公司 一种增强电压缓冲器线性度的电路
CN110874111A (zh) * 2018-08-30 2020-03-10 赛灵思公司 具有增强的线性度的电流模式反馈源极跟随器
CN112260681A (zh) * 2020-10-26 2021-01-22 成都华微电子科技有限公司 高频高线性输入缓冲器和高频高线性输入缓冲器差分电路
CN112260681B (zh) * 2020-10-26 2022-04-15 成都华微电子科技股份有限公司 高频高线性输入缓冲器和高频高线性输入缓冲器差分电路

Also Published As

Publication number Publication date
WO2011106071A2 (en) 2011-09-01
JP5911434B2 (ja) 2016-04-27
JP2013531398A (ja) 2013-08-01
US8581634B2 (en) 2013-11-12
CN102771052B (zh) 2015-07-08
WO2011106071A3 (en) 2011-10-20
US20110204930A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
CN102771052B (zh) 源极跟随器输入缓冲器
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
CN101217274B (zh) 源极跟随器
US20040257255A1 (en) High speed analog to digital converter
US9214912B2 (en) Switched capacitor circuits having level-shifting buffer amplifiers, and associated methods
CN101861697A (zh) 具有改善的重置阶段的开关电容放大器
US20030179122A1 (en) D/A converter and delta-sigma D/A converter
US20070090984A1 (en) Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same
US20080180136A1 (en) Pre-charge sample-and-hold circuit
US8248283B2 (en) Multi-channel SAR ADC
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US7248199B2 (en) Analog-to-digital converter
KR101352767B1 (ko) 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ａｄｃ
US20120013496A1 (en) Switched capacitor type d/a converter
US20090072868A1 (en) Wideband track-and-hold amplifier
KR100801962B1 (ko) 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인아날로그-디지털 변환기
JPWO2016203525A1 (ja) 半導体装置
CN111414092A (zh) 噪声消除电路及其运作方法
CN100511978C (zh) 差分放大器、模数转换器及其操作方法、电流产生方法
US7847601B2 (en) Comparator and pipelined ADC utilizing the same
US8416110B2 (en) Multi-channel analog digital conversion circuit and analog digital conversion method thereof
US7570181B2 (en) Method and system for input voltage droop compensation in video/graphics front-ends
US20110084755A1 (en) Analog switch
KR20060065002A (ko) 전류셀 및 그를 이용한 디지털-아날로그 변환기
CN103825567A (zh) 运算放大器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant