CN103888127A - 提高线性度的输入缓冲器 - Google Patents

Abstract

本发明涉及一种用于模数转换器中的高性能输入缓冲器电路，它包括NPN晶体管Q₁、NPN晶体管Q₂和NMOS管M₂、负载电容C_L、复制负载电容C_RL。本发明电路通过在输入缓冲器的输入端和偏置节点之间加入一个和负载电容相同的电容来抵消由于输入信号变化引起的偏置电流变化，使输入缓冲器电路在工作时偏置电流恒定，即输入器件的跨导g_m不随输入信号变化，保持恒定，进而减小输出信号失真，可以大大提高输入缓冲器的线性度；同时本发明电路工作时不增加电路的静态功耗。本发明特别适用于无采保的高速高精度流水线模数转换器领域。

Description

提高线性度的输入缓冲器

技术领域

本发明涉及一种提高线性度的输入缓冲器。它的直接应用领域是高速高精度流水线模数转换器的模拟前端领域。

背景技术

传统的高速高精度流水线模数转换器的模拟前端中，一般包含一个采样保持放大器，用以隔离采样开关产生的噪声对输入驱动电路的影响。随着高速高精度模数转换器对对功耗的要求越来越高，为了减小功耗，目前高速高精度模数转换器大都采用无采保的模拟前端结构。在无采样保持放大器的模拟前端结构中，为了隔离采样开关产生的噪声对输入驱动电路的影响，需要输入缓冲器。

传统的输入缓冲器一般用射级跟随器或者源级跟随器来实现。图1是用射级跟随器实现的输入缓冲器，输入信号从NPN晶体管Q₁的基极输入，其发射极输出，Z_L代表负载阻抗，I代表恒流源偏置；图2是用源级跟随器实现的输入缓冲器，输入信号从NMOS管M₁的栅极输入，其源极输出，Z_L代表负载阻抗，I代表恒流源偏置。

输入缓冲器具有高的输入阻抗和低的输出阻抗，高的输入阻抗能隔离采样开关产生的噪声对输入驱动电路的影响，低的输出阻抗能降低负载阻抗非线性导致的失真。根据理论推导，输入缓冲器的失真近似由下面的公式给出：

$\frac{\mathrm{\ΔVo}}{\mathrm{Vo}}=\frac{\frac{\mathrm{\Δ}{g}_m}{g_m}}{1+g_m{Z}_L}---\left(1\right)$

其中，g_m代表输入器件的跨导，Z_L代表负载阻抗，从公式（1）可以看出，输入缓冲器的失真主要由输入器件跨导的变化率、跨导以及负载阻抗的大小决定。

传统的线性化提高技术，以双极NPN晶体管为例，它主要靠增大输入NPN晶体管Q₁的电流，从而增大跨导，进而降低输入器件跨导的变化率的方法来实现，但由于寄生电容是和输入信号相关的，增大输入NPN晶体管Q₁的电流，势必会增加它的尺寸，从而增加它的寄生电容，最终限制输入器件的线性度，特别是在输入信号频率较高时，传统的输入缓冲器线性度指标SFDR（无杂散动态范围）很难超过80dB，不能满足高速高精度模数转换器对线性度的要求。

发明内容

有鉴于此，本发明所要解决的技术问题在于发明一种提高线性度的输入缓冲器，以克服传统输入缓冲器的线性度不高的问题，在不增加功耗、不增加寄生电容的情况下，提高输入缓冲器的线性度。

本发明解决上述技术问题所采取的技术方案在于，本发明的提高线性度的输入缓冲器包括：

作为跟随输入信号变化的NPN晶体管Q₁、为所述输入缓冲器提供恒流源偏置的NPN晶体管Q₂和NMOS管M₂、作为所述输入缓冲器的负载电容C_L、作为提高所述输入缓冲器的线性度用的复制负载电容C_RL。

其中，Q₁的基极接所述输入缓冲器的输入信号端V_in，Q₁的发射极接所述输入缓冲器的输出端V_out，Q₁的集电极接所述输入缓冲器的电源电压V_CC，Q₂的基极接所述输入缓冲器的偏置电压V_NB1，Q₂的集电极接Q₁的发射极，Q₂的发射极接M₂的漏极，M₂的栅极接所述输入缓冲器的偏置电压V_NB2，M₂的漏极接Q₂的发射极，M₂的源极接地，C_L的一端接Q₁的发射极和Q₂号的集电极，C_L的另一端作为整个输入缓冲器的输出端，接所述输入缓冲器的输出信号V_out，C_RL的一端接所述输入缓冲器的输入信号V_in，C_RL的另一端接Q₂的发射极和M₂的漏极。

有益效果：

本发明的提高线性度的输入缓冲器，通过在输入缓冲器的输入端和偏置节点之间加入一个和负载电容相同的电容，来抵消由于输入信号变化引起的偏置电流变化，使输入缓冲器电路在工作时偏置电流恒定，即输入器件的跨导g_m不随输入信号变化，保持恒定，进而减小输出信号失真，可以大大提高输入缓冲器的线性度。本发明电路已应用于高速高精度流水线模数转换器中，其仿真结果显示，采用本发明带复制负载阻抗的输入缓冲器相比于传统的输入缓冲器，在不同的输入信号频率下，输出信号的无杂散动态范围SFDR提高10-15dB，线性度明显提高。同时由于复制负载阻抗是一个电容，属于无源器件，工作时不增加电路的静态功耗。

附图说明

图1是传统的射级跟随器结构图；

图2是传统的源级跟随器结构图；

图3是本发明的输入缓冲器实施例1；

图4是本发明的输入缓冲器实施例2；

图5是本发明的输入缓冲器实施例3；

图6是本发明电路应用于无采保结构的流水线模数转换器中的示意图；

图7是本发明输入缓冲器和传统输入缓冲器的线性度指标随输入信号频率变化的对比图。

具体实施方式

本发明说明书中的发明内容就是具体的实施例，这里不再重复叙述。下面仅结合附图进一步说明其工作原理及对各元件参数的要求。

本发明的输入缓冲器实施例1如图3所示。它包含一个输入器件NPN晶体管Q₁，一个负载电容单元C_L，一个复制负载电容C_RL和一个由NPN晶体管Q₂、NMOS管M₂组成的恒流源单元I。它们之间的具体连接关系、作用关系与本说明书的发明内容部分相同，此处不再重复。本发明电路的工作原理如下：

由前面的背景技术部分的公式（1）分析推导可知，输入缓冲器的失真主要由输入器件跨导的变化率、跨导以及负载阻抗的大小决定，其中最主要的部分是输入器件跨导的变化，因为它和输入信号强相关。

本发明的目的就是减小输入器件跨导和输入信号的相关性，使输入器件跨导尽量不随信号变化，甚至保持不变。输入器件跨导是由它的偏置电流决定，要保持输入器件跨导不变就必须保持它的偏置电流不变。

从图3中可以看出，输入器件NPN晶体管Q₁虽然工作在恒流源偏置I下，但是当施加输入信号V_in时，在负载电容C_L上，会产生一个随输入信号变化的交流小信号电流i_L。如果没有复制负载电容，这个随输入信号变化的交流小信号电流i_L，则必须由Q₁提供，从而造成Q₁的偏置电流随输入信号变化，引起Q₁的跨导变化，进而带来输出信号失真。在采用本发明的带复制负载阻抗的输入缓冲器电路后，负载电容C_L上这个随输入信号变化的交流小信号电流i_L则可以由信号源通过复制负载电容C_RL来提供，从而保证了Q₁的偏置电流恒定，也就是Q₁的跨导恒定，进而减小输出信号失真。本发明输入输出的传递函数关系，理论推导如下：

$\frac{V_{\mathrm{out}}}{V_{\mathrm{in}}}=\frac{1+\frac{1}{g_m{Z}_C}\frac{1}{(1+a)}\frac{1}{(1+b)}}{1+\frac{1}{g_m{Z}_L(1+a)}}---\left(2\right)$

其中，

g_m、g_m2分别代表NPN管Q₁、Q₂的跨导，Z_Q、Z_Q2分别代表NPN管Q₁、Q₂的内部输入阻抗，、Z_L、Z_C分别代表负载电容C_L和复制负载电容C_RL的阻抗。

如果： $Z_C=\frac{Z_L}{(1+b)},$

则：V_out=V_in。

因此，本输入缓冲器的输出信号没有失真。

实施例2

本发明的输入缓冲器实施例2如图4所示，实施例2与实施例1的区别在于恒流源偏置电路中的NPN晶体管Q₂由NMOS管M₁代替，它的优点是恒流源偏置电路更容易设计，用一个普通的共源共栅电流镜就可以实现。

实施例3

本发明的输入缓冲器实施例3如图5所示，实施例3与实施例1的区别在于恒流源偏置电路中的NPN晶体管Q₂由NMOS管M₁代替，输入跟随电路中的NPN晶体管Q₁由号NMOS管M₀代替，这种实现的好处是完全不需要双极性NPN管，可以直接在CMOS工艺上实现，降低了制造成本。

本发明电路应用于无采保结构的流水线模数转换器中的示意图如图6所示。图6包含三个模块，分别是输入缓冲器、无采保流水线第一级以及后级流水线。模拟输入信号首先进入本发明的输入缓冲器模块，经过高速低失真缓冲后，进入无采保流水线第一级，流水线第一级主要包括子ADC1和子DAC1以及残差放大器A1，经过第一级处理后的模拟信号再经过后级流水线处理，最终形成完整的数字输出。

通过对应用本发明的高速高精度流水线模数转换器进行仿真验证，结果如图7所示。图7中上面一条曲线代表采用本发明的输入缓冲器后，输出信号的线性度指标SFDR（无杂散动态范围）随输入信号频率的变化；图7中下面一条曲线代表采用传统的输入缓冲器后，输出信号的线性度指标SFDR（无杂散动态范围）随输入信号频率的变化。从图7中可以看出，采用本发明的电路可以在不增加功耗的前提下，将经过输入缓冲器的模拟信号的SFDR（无杂散动态范围）提高10-15dB，线性度明显提高。

本发明采用的制造工艺为0.18μm BiCMOS工艺。

本发明电路中的NPN管、NMOS管的基本参数为：

NPN管的f_T频率70GHz，NMOS管的阈值电压V_T：0.45～0.55V；

NMOS管的栅氧厚度4.0nm；

图3是本发明的一种具体实现，其中各个器件的具体尺寸如下：

NPN管Q₁的发射极长度80μm，宽度0.2μm；

NMOS管M₁的长度960μm，宽度0.18μm；

NMOS管M₂的长度960μm，宽度0.18μm；

C_L为金属电容，电容值2.6pF；

C_RL为金属电容，电容值2.5pF。

Claims (1)

1.一种提高线性度的输入缓冲器，其特征在于包括：

作为跟随输入信号变化的NPN晶体管Q₁、为所述输入缓冲器提供恒流源偏置的NPN晶体管Q₂和NMOS管M₂、作为所述输入缓冲器的负载电容C_L、作为提高所述输入缓冲器的线性度用的复制负载电容C_RL。

其中，Q₁的基极接所述输入缓冲器的输入信号端V_in，Q₁的发射极接所述输入缓冲器的输出端V_out，Q₁的集电极接所述输入缓冲器的电源电压V_CC，Q₂的基极接所述输入缓冲器的偏置电压V_NB1，Q₂的集电极接Q₁的发射极，Q₂的发射极接M₂的漏极，M₂的栅极接所述输入缓冲器的偏置电压V_NB2，M₂的漏极接Q₂的发射极，M₂的源极接地，C_L的一端接Q₁的发射极和Q₂号的集电极，C_L的另一端作为整个输入缓冲器的输出端，接所述输入缓冲器的输出信号V_out，C_RL的一端接所述输入缓冲器的输入信号V_in，C_RL的另一端接Q₂的发射极和M₂的漏极。

Images