CN104935343A - 针对运算放大器nmos输入管的电容补偿电路及模数转换器 - Google Patents
针对运算放大器nmos输入管的电容补偿电路及模数转换器 Download PDFInfo
- Publication number
- CN104935343A CN104935343A CN201510391965.2A CN201510391965A CN104935343A CN 104935343 A CN104935343 A CN 104935343A CN 201510391965 A CN201510391965 A CN 201510391965A CN 104935343 A CN104935343 A CN 104935343A
- Authority
- CN
- China
- Prior art keywords
- trap
- operational amplifier
- dark
- nmos
- nmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种针对运算放大器NMOS输入管的电容补偿电路，该电容补偿电路为一个深N阱NMOS管；本发明还提供一种模数转换器，该模数转换器中运算放大器的差分信号采用NMOS管作为输入管，在运算放大器的两个输入端设有前述的电容补偿电路，运算放大器NMOS输入管的结构和深N阱NMOS管的结构相同，深N阱NMOS管的栅极和运算放大器NMOS输入管的栅极连接，作为运算放大器的输入信号的输入端VP/VN，深N阱NMOS管NM1的源极、漏极和P阱连接在一起，并接一个大于深N阱NMOS管的阈值电压VTHN的正电压V1，运算放大器NMOS输入管的衬底接地。本发明提供的电容补偿电路，能够使得运算放大器两个输入端的寄生电容CCP和CCN相等，并保持一个相对恒定的值，提高运算放大器或模数转换器的性能。
Description
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种针对运算放大器NMOS输入管的电容补偿电路，特别适用于模数转换器领域。
背景技术
近年来，随着模拟集成电路性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对运算放大器的研究也越来越深入。传统的上极板直接采样技术，虽然可以减小电容阵列的容值，但由于运算放大器输入端寄生电容的容值随运算放大器输入端电压的变化而变化，会影响电容阵列实际的匹配精度，从而影响模数转换器的整体性能，传统的上极板直接采样结构不能胜任更高精度下的工作需求。
传统模数转换器上极板采样原理图如图1所示，采样电容阵列CS的上极板通过采样开关SW接输入信号VINP和VINN，同时，采样电容阵列CS的上极板直接和运算放大器AMP的输入端相连。在图1中，电容CCP和CCN为运算放大器两个输入端的寄生电容。
首先介绍图1所示上极板采样原理图的工作原理，当电路进行采样阶段，采样开关SW导通，电容阵列CS对输入信号VINP和VINN进行采样，运算放大器AMP处于复位状态；当电路处于量化阶段，采样开关SW断开，运算放大器AMP处于工作状态。对于广泛应用的高速高精度模数转换器而言，通常采用高增益高速运算放大器，由于NMOS管相对于PMOS管而言，其导通电阻更小，跨导更大，所以在很多设计中，运算放大器都采用NMOS管作为差分信号的输入管。由运算放大器的工作原理可知，由于输入电压的不同，差分对的两个NMOS输入管的衬底会处于耗尽状态或者反型状态。
然后来考察耗尽状态和反型状态下MIS(Metal-Insulator-Semiconductor，简称金属-绝缘体-半导体)结构的电容，因为MOS管就是MIS结构。MIS结构的剖面图如图2所示，通常用到的工艺是金属-二氧化硅-硅结构，其中二氧化硅部分的电容是固定的C0，而硅部分的电容CS会随着衬底的状态变化而变化，总的电容是C0和CS两个电容串联而成。通过半导体物理知识可以知道，在低频状态下这种MIS结构的C-V曲线如图3所示，其MIS结构的电容C是随着MIS结构中金属上电压的变化而变化的，其中C的最小值是Cmin。具体对于NMOS管而言，当栅电压VG小于衬底电压时，栅极所对应的硅处于多子积累状态，CS较大且处于一个恒定值，所以总电容C较大且维持一个恒定值，当栅电压VG大于衬底电压而小于阈值电压VTHN时，栅极所对应的硅处于耗尽状态，CS较小，所以总电容C很小，当栅电压VG大于阈值电压VTHN时，栅极所对应的硅处于反型状态，CS较大且处于一个恒定值，所以总电容C较大且恒定；对于PMOS管而言，当栅电压VG大于0时，栅极所对应的硅处于积累状态，CS较大且处于一个恒定值，所以总电容C较大且恒定。
现在来讨论由于上述MIS结构造成的电容变化对模数转换器性能的影响。图1中运算放大器AMP两个输入端的寄生电容CCP和CCN即是运算放大器AMP差分对两个NMOS输入管的MIS电容，这里的栅电压VG为运算放大器AMP的输入电压。如图4所示，如果运算放大器AMP两个输入端的输入电压同时处于0到VTHN之间，或者同时处于VTHN到VDD之间，那么，此时可认为运算放大器AMP两个输入管同时处于耗尽状态或者强反型状态，从而运算放大器AMP两个输入管的寄生电容CCP和CCN相等；如果运算放大器AMP的两个输入电压中，一个处于0到VTHN范围内，另一个处于VTHN到VDD范围内，那么此时运算放大器AMP的两个输入管，一个处于耗尽状态，而另一个处于强反型状态，从而运算放大器AMP两个输入管的寄生电容CCP和CCN不相等。这对于运算放大器AMP或者模数转换器而言，会产生一个非线性的误差。特别是随着工艺水平的不断提高，电容阵列的容值不断减小，寄生电容CCP和CCN之差随输入信号变化而变化的现象，对模数转换器性能的影响会更加明显。
发明内容
针对现有技术存在的技术问题，本申请的发明人经过研究发现，假设对图4所示的MIS结构的C-V曲线进行一种补偿，具体如图5所示，将补偿前的C-V曲线(Original curve)和用于补偿的C-V曲线(Compensate curve)相加，可以得到补偿后的C-V曲线(Targetcurve)，从图5中可知，如果选取合适的补偿曲线，补偿后的C-V曲线在0到VDD电压范围内，其对应的MIS结构的电容C始终是一个恒定值，这就达到了本申请的预期目标。
在前述假设的基础上，本发明提供一种针对运算放大器NMOS输入管的电容补偿电路，该电容补偿电路使得运算放大器AMP输入端的寄生电容CCP和CCN相等，并保持一个相对恒定的值，因而寄生电容CCP和CCN不随运算放大器AMP输入电压的变化而变化，这对于运算放大器或模数转换器而言，只会产生一个增益误差，而不会产生非线性误差，由此可以大大提高模数转换器的性能。
为了实现上述目的，本发明采用如下技术方案：
一种针对运算放大器NMOS输入管的电容补偿电路，所述电容补偿电路为一个深N阱NMOS管NM1，所述深N阱NMOS管NM1包括深N阱，与该深N阱连接的第一N阱和第二N阱，所述第一N阱和第二N阱中设有将N阱电位引出的N+注入区域，所述深N阱、第一N阱和第二N阱包围形成P阱P-WELL，该P阱P-WELL作为所述深N阱NMOS管NM1的衬底，所述P阱P-WELL中设有第一N+注入区域和第二N+注入区域以及将P阱P-WELL电位引出的第一P+注入区域和第二P+注入区域，所述第一N+注入区域和第二N+注入区域为深N阱NMOS管NM1的源漏区域，所述第一N+注入区域和第二N+注入区域之间设有深N阱NMOS管NM1的栅极，所述深N阱NMOS管NM1的栅极可和运算放大器的NMOS输入管NM0的栅极连接，作为运算放大器的输入信号的输入端VP/VN，且所述深N阱NMOS管NM1的源极、漏极和P阱P-WELL连接在一起，并同所述第一N阱和第二N阱中的N+注入区域一起连接一个大于深N阱NMOS管NM1的阈值电压VTHN的正电压V1。
本发明提供的针对运算放大器NMOS输入管的电容补偿电路，当运用于运算放大器的两个输入端时，能够使得运算放大器两个输入端的寄生电容CCP和CCN相等，并保持一个相对恒定的值，可以达到减小运算放大器等效输入失调电压的目的。
对此，本发明还提供一种模数转换器，包括采样电容阵列，所述采样电容阵列的上极板通过采样开关连接输入信号VINP和VINN，且所述采样电容阵列的上极板直接和运算放大器的两个输入端连接，所述运算放大器的差分信号采用NMOS管作为输入管，在所述运算放大器的两个输入端设有前述的针对运算放大器NMOS输入管的电容补偿电路，所述电容补偿电路为一个深N阱NMOS管NM1，所述运算放大器NMOS输入管NM0的结构和深N阱NMOS管NM1的结构相同，所述深N阱NMOS管NM1的栅极和运算放大器NMOS输入管NM0的栅极连接，且所述运算放大器NMOS输入管NM0的衬底接地。
本发明提供的模数转换器，通过在运算放大器的两个输入端增加所述电容补偿电路，使得输入电压VP/VN在0到VDD整个范围内，寄生电容CCP和CCN相等，并保持一个相对恒定的值，因而寄生电容CCP和CCN不随运算放大器AMP输入电压的变化而变化，这对于运算放大器或模数转换器而言，只会产生一个增益误差，而不会产生非线性误差，从而消除传统结构下由于寄生电容CCP和CCN不相等，且不恒定所带来的非线性误差，达到提高运算放大器或者模数转换器性能的目的；同时，本发明提供的电容补偿电路为一个深N阱NMOS管NM1，由于运算放大器的输入端对于外界干扰非常敏感，而所述电容补偿电路使用的元器件数量很少，因而最大程度的降低了电容补偿电路对运算放大器输入端的其它负面影响。
附图说明
图1是传统逐次逼近型模数转换器上极板采样原理示意图。
图2是MIS结构的剖面示意图。
图3是MIS结构的C-V曲线示意图。
图4是NMOS结构的栅电压区域划分示意图。
图5是本发明提供的对于NMOS结构的C-V曲线补偿分析示意图。
图6是本发明提供的电容补偿电路原理示意图。
图7是本发明提供的电容补偿电路剖面原理示意图。
图8是本发明提供的电容补偿电路三个补偿阶段对应的容值示意图。
图9是本发明提供的改进后的模数转换器上极板采样原理示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
请参考图6和图7所示，本发明提供一种针对运算放大器NMOS输入管的电容补偿电路，所述电容补偿电路为一个深N阱NMOS管NM1，所述深N阱NMOS管NM1包括深N阱DNW，与该深N阱DNW连接的第一N阱NW1和第二N阱NW2，所述第一N阱NW1和第二N阱NW2中设有将N阱电位引出的N+注入区域，所述深N阱、第一N阱和第二N阱包围形成P阱P-WELL，该P阱P-WELL作为所述深N阱NMOS管NM1的衬底，所述P阱P-WELL中设有第一N+注入区域和第二N+注入区域以及将P阱P-WELL电位引出的第一P+注入区域和第二P+注入区域，所述第一N+注入区域和第二N+注入区域为深N阱NMOS管NM1的源漏区域，所述第一N+注入区域和第二N+注入区域之间设有深N阱NMOS管NM1的栅极G，所述深N阱NMOS管NM1的栅极G可和运算放大器AMP的NMOS输入管NM0的栅极连接，作为运算放大器AMP的输入信号的输入端VP/VN，且所述深N阱NMOS管NM1的源极、漏极和P阱P-WELL连接在一起，并同所述第一N阱和第二N阱中的N+注入区域一起连接一个大于深N阱NMOS管NM1的阈值电压VTHN的正电压V1。
本发明提供的针对运算放大器NMOS输入管的电容补偿电路，当运用于运算放大器AMP的两个输入端时，能够使得运算放大器AMP两个输入端的寄生电容CCP和CCN相等，并保持一个相对恒定的值，可以达到减小运算放大器AMP等效输入失调电压的目的。
请参考图6、图7和图9所示，本发明还提供一种模数转换器，包括采样电容阵列Cs，所述采样电容阵列Cs的上极板通过采样开关SW连接输入信号VINP和VINN，且所述采样电容阵列Cs的上极板直接和运算放大器AMP的两个输入端VP/VN连接，所述运算放大器AMP的差分信号采用NMOS管作为输入管，在所述运算放大器AMP的两个输入端VP/VN设有前述的针对运算放大器NMOS输入管的电容补偿电路C_COMPENSATE，所述电容补偿电路C_COMPENSATE为一个深N阱NMOS管NM1，所述运算放大器NMOS输入管NM0的结构和深N阱NMOS管NM1的结构相同，所述深N阱NMOS管NM1的栅极G和运算放大器NMOS输入管NM0的栅极G连接，作为运算放大器AMP的输入信号的输入端VP/VN，且所述运算放大器NMOS输入管NM0的衬底接地GND。
本发明提供的模数转换器，通过在运算放大器的两个输入端增加所述电容补偿电路，使得输入电压VP/VN在0到VDD整个范围内，寄生电容CCP和CCN相等，并保持一个相对恒定的值，因而寄生电容CCP和CCN不随运算放大器AMP输入电压的变化而变化，这对于运算放大器或模数转换器而言，只会产生一个增益误差，而不会产生非线性误差，从而消除传统结构下由于寄生电容CCP和CCN不相等，且不恒定所带来的非线性误差，达到提高运算放大器或者模数转换器性能的目的；同时，本发明提供的电容补偿电路为一个深N阱NMOS管NM1，由于运算放大器的输入端对于外界干扰非常敏感，而所述电容补偿电路使用的元器件数量很少，因而最大程度的降低了电容补偿电路对运算放大器输入端的其它负面影响。
为了进一步理解所述电容补偿电路的工作原理，以下将结合电容补偿电路的剖面图进行详细说明。作为具体实施例，请参考图7和图8所示，假设所述深N阱NMOS管NM1和运算放大器AMP的NMOS输入管NM0的阈值电压相等，设为VTHN，由图7可知，通过合理设计深N阱NMOS管NM1和运算放大器AMP的NMOS输入管NM0的尺寸，使得当VP/VN远小于阈值电压VTHN时，由于深N阱NMOS管NM1的衬底和源极、漏极和衬底电位V1大于阈值电压VTHN，此时，深N阱NMOS管NM1的衬底处于多子积累状态，NM0的衬底处于耗尽状态，设此时两个管子的寄生电容之和为C1；随着运算放大器AMP输入电压VP/VN的增加，当VP/VN接近阈值电压VTHN附近时，由于深N阱NMOS管NM1的衬底和源极、漏极和衬底电位V1大于阈值电压VTHN，深N阱NMOS管NM1的衬底处于较弱多子积累状态或者较弱的耗尽状态，NM0的衬底处于弱反型状态，设此时两个管子的寄生电容之和为C2；如果运算放大器AMP的输入电压VP/VN进一步增加，当VP/VN大于阈值电压VTHN而小于电源电压VDD时，由于深N阱NMOS管NM1的衬底和源极、漏极和衬底电位V1大于阈值电压VTHN，使得NM1的衬底处于耗尽状态，NM0的衬底处于强反型状态，设此时两个管子的寄生电容之和为C3。通过合理设计各种参数，可以使得上述三种情况下的NM1寄生电容和NM0寄生电容之和C1、C2和C3相等，从而使得在运算放大器AMP的输入电压VP/VN在0到VDD之间变化时，深N阱NMOS管NM1和运算放大器AMP的NMOS输入管NM0所形成的寄生电容之和恒定。进而通过上述补偿之后，运算放大器AMP两个输入端总的寄生电容相等且恒定，由此实现运算放大器AMP输入电压VP/VN在0到VDD整个范围内，运算放大器AMP两个输入端的寄生电容CCP和CCN相等，并保持在一个相对恒定的值这一目的，从而消除传统结构下由于寄生电容CCP和CCN不相等，且不恒定所带来的非线性误差，达到提高运算放大器AMP或者模数转换器性能的目的。前述补偿对应的三个阶段如图8所示。改进后的上极板采样原理图如图9所示。
其工作原理已经在上述内容中阐述过，下面再主要讨论一下对其元器件的要求。再回顾一下电容补偿原理，如图8所示，根据运算放大器AMP输入电压VP/VN的变化，这里将补偿曲线分为三段：首先，当运算放大器AMP输入电压VP/VN远小于NMOS管阈值电压VTHN时，需要一个较大的补偿电容，这个补偿电容由处于多子积累状态的深N阱NMOS管NM1提供，所以深N阱NMOS管NM1的尺寸和运算放大器AMP输入管NM0是一个数量级；其次，当运算放大器AMP输入电压VP/VN处于阈值电压VTHN附近时，需要一个较小的补偿电容，这个电容由处于相对较弱的多子积累状态的深N阱NMOS管NM1提供；然后，当运算放大器AMP输入电压VP/VN远大于阈值电压VTHN同时小于电源电压VDD时，需要一个很小的补偿电容，这个电容由处于耗尽状态的深N阱NMOS管NM1提供。
另外需要说明的是，模数转换器中所使用的运算放大器有很多种形式，本发明提供的电容补偿电路的使用范围并不仅仅局限于某一种运算放大器，而是针对采用NMOS管作为输入管的各种运算放大器，对于各种结构的运算放大器而言，采用NMOS管作为输入管所造成的寄生电容的产生原理都是相同的，因其补偿方式也是相同的。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。
Claims (2)
1.针对运算放大器NMOS输入管的电容补偿电路，其特征在于，所述电容补偿电路为一个深N阱NMOS管NM1，所述深N阱NMOS管NM1包括深N阱，与该深N阱连接的第一N阱和第二N阱，所述第一N阱和第二N阱中设有将N阱电位引出的N+注入区域，所述深N阱、第一N阱和第二N阱包围形成P阱P-WELL，该P阱P-WELL作为所述深N阱NMOS管NM1的衬底，所述P阱P-WELL中设有第一N+注入区域和第二N+注入区域以及将P阱P-WELL电位引出的第一P+注入区域和第二P+注入区域，所述第一N+注入区域和第二N+注入区域为深N阱NMOS管NM1的源漏区域，所述第一N+注入区域和第二N+注入区域之间设有深N阱NMOS管NM1的栅极，所述深N阱NMOS管NM1的栅极可和运算放大器的NMOS输入管NM0的栅极连接，作为运算放大器的输入信号的输入端VP/VN，且所述深N阱NMOS管NM1的源极、漏极和P阱P-WELL连接在一起，并同所述第一N阱和第二N阱中的N+注入区域一起连接一个大于深N阱NMOS管NM1的阈值电压VTHN的正电压V1。
2.一种模数转换器，包括采样电容阵列，所述采样电容阵列的上极板通过采样开关连接输入信号VINP和VINN，且所述采样电容阵列的上极板直接和运算放大器的两个输入端连接，所述运算放大器的差分信号采用NMOS管作为输入管，其特征在于，在所述运算放大器的两个输入端设有根据权利要求1所述的针对运算放大器NMOS输入管的电容补偿电路，所述电容补偿电路为一个深N阱NMOS管NM1，所述运算放大器NMOS输入管NM0的结构和深N阱NMOS管NM1的结构相同，所述深N阱NMOS管NM1的栅极和运算放大器NMOS输入管NM0的栅极连接，且所述运算放大器NMOS输入管NM0的衬底接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510391965.2A CN104935343B (zh) | 2015-07-07 | 2015-07-07 | 针对运算放大器nmos输入管的电容补偿电路及模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510391965.2A CN104935343B (zh) | 2015-07-07 | 2015-07-07 | 针对运算放大器nmos输入管的电容补偿电路及模数转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104935343A true CN104935343A (zh) | 2015-09-23 |
| CN104935343B CN104935343B (zh) | 2017-10-24 |
Family
ID=54122339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510391965.2A Active CN104935343B (zh) | 2015-07-07 | 2015-07-07 | 针对运算放大器nmos输入管的电容补偿电路及模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104935343B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109245768A (zh) * | 2018-09-19 | 2019-01-18 | 中国电子科技集团公司第二十四研究所 | 一种具有高精度采样开关的sar adc |
| CN111124033A (zh) * | 2019-12-27 | 2020-05-08 | 芯原微电子(上海)股份有限公司 | 差分对结构动态栅电容补偿电路 |
| CN113691257A (zh) * | 2021-08-26 | 2021-11-23 | 上海芯圣电子股份有限公司 | Adc抗干扰性能提升系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790217A (zh) * | 2004-11-11 | 2006-06-21 | 恩益禧电子股份有限公司 | 具有漏电流补偿电路的半导体器件 |
| CN1823468A (zh) * | 2003-08-05 | 2006-08-23 | 东洋通信机株式会社 | 压电振荡器 |
| CN103620687A (zh) * | 2011-12-08 | 2014-03-05 | 松下电器产业株式会社 | 半导体存储装置 |
-
2015
- 2015-07-07 CN CN201510391965.2A patent/CN104935343B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1823468A (zh) * | 2003-08-05 | 2006-08-23 | 东洋通信机株式会社 | 压电振荡器 |
| CN1790217A (zh) * | 2004-11-11 | 2006-06-21 | 恩益禧电子股份有限公司 | 具有漏电流补偿电路的半导体器件 |
| CN103620687A (zh) * | 2011-12-08 | 2014-03-05 | 松下电器产业株式会社 | 半导体存储装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109245768A (zh) * | 2018-09-19 | 2019-01-18 | 中国电子科技集团公司第二十四研究所 | 一种具有高精度采样开关的sar adc |
| CN111124033A (zh) * | 2019-12-27 | 2020-05-08 | 芯原微电子(上海)股份有限公司 | 差分对结构动态栅电容补偿电路 |
| CN111124033B (zh) * | 2019-12-27 | 2021-07-13 | 芯原微电子(上海)股份有限公司 | 差分对结构动态栅电容补偿电路 |
| CN113691257A (zh) * | 2021-08-26 | 2021-11-23 | 上海芯圣电子股份有限公司 | Adc抗干扰性能提升系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104935343B (zh) | 2017-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9634685B2 (en) | Telescopic amplifier with improved common mode settling | |
| CN104702289A (zh) | 逐次逼近型模数转换器及其比较器输入管的电容补偿电路 | |
| CN105720936B (zh) | 一种基于自偏置共源共栅结构的跨导放大器 | |
| CN104734649B (zh) | 基于低电压数字cmos器件的列并行比较装置 | |
| CN109104157B (zh) | 一种自调零运算放大器 | |
| CN107370487A (zh) | 一种基于nmos管的栅压自举开关电路 | |
| CN111756366B (zh) | 应用于高速adc前端的cmos输入信号缓冲器 | |
| CN110912540B (zh) | 一种低动态失配的高速预放大锁存比较器 | |
| CN106027030B (zh) | 一种高速高线性全差分跟随器 | |
| TWI523228B (zh) | 互補金氧半導體電晶體線性化之方法 | |
| CN111295840A (zh) | 用于模/数转换器的经减小噪声动态比较器 | |
| CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
| CN102270981A (zh) | 采样开关电路 | |
| CN104935343A (zh) | 针对运算放大器nmos输入管的电容补偿电路及模数转换器 | |
| CN108880495A (zh) | 一种高增益高线性度的动态残差放大器电路 | |
| CN104881071A (zh) | 低功耗基准电压源 | |
| EP2779444A1 (en) | Leakage Compensation For Switched Capacitor Integrators | |
| CN104253590A (zh) | 全差分运算放大器模块电路、模数转换器和读出电路 | |
| CN104052412A (zh) | 一种改进型米勒补偿放大器 | |
| US8841962B1 (en) | Leakage compensation for switched capacitor integrators | |
| CN210670009U (zh) | 一种低动态失配的高速预放大锁存比较器 | |
| US20130015918A1 (en) | High speed amplifier | |
| CN203775151U (zh) | 一种消除直流失调电压的运算放大器电路 | |
| CN104410421A (zh) | 采样电路电容补偿装置和方法 | |
| CN103633948A (zh) | 一种用于补偿非线性电容以尽量减小谐波失真的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |