CN107204772B - 高线性度高速信号缓冲电路 - Google Patents

高线性度高速信号缓冲电路 Download PDF

Info

Publication number
CN107204772B
CN107204772B CN201710470078.3A CN201710470078A CN107204772B CN 107204772 B CN107204772 B CN 107204772B CN 201710470078 A CN201710470078 A CN 201710470078A CN 107204772 B CN107204772 B CN 107204772B
Authority
CN
China
Prior art keywords
field effect
effect tube
capacitor
current source
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710470078.3A
Other languages
English (en)
Other versions
CN107204772A (zh
Inventor
何天长
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Analog Circuit Technology Inc
Original Assignee
Chengdu Analog Circuit Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Analog Circuit Technology Inc filed Critical Chengdu Analog Circuit Technology Inc
Priority to CN201710470078.3A priority Critical patent/CN107204772B/zh
Publication of CN107204772A publication Critical patent/CN107204772A/zh
Application granted granted Critical
Publication of CN107204772B publication Critical patent/CN107204772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高线性度高速信号缓冲电路，包括输入端、第一场效应管、第二场效应管、与第一场效应管相连的第一电流源、与第二场效应管相连的第二电流源、第三场效应管、与第三场效应管相连的第四场效应管、与第二电流源和第二场效应管相连的第一电容、第二电容及输出端，第一场效应管与第一电流源形成主要缓冲器，第二电流源、第二场效应管、第三场效应管及第四场效应管形成电流补偿子电路，第一电容与第二电容的电容值相等，第一电容为补偿电容，第二电容为负载电容，第二场效应管和第四场效应管采集负载电容的电流的变化，再通过第三场效应管补偿到主要缓冲器，来保证流过第一场效应管的电流不变。本发明电路结构简单，且实现了高线性度。

Description

高线性度高速信号缓冲电路
技术领域
本发明涉及集成电路领域，特别是涉及一种高线性度高速信号缓冲电路。
背景技术
在集成电路的设计中，高速ADC的设计具有相当大的挑战，且高速ADC中模拟前端的信号缓冲器的性能直接决定ADC的性能。
现有的缓冲器根据结构可分为两类：闭环缓冲器与开环缓冲器。其中，闭环缓冲器一般用于带宽低于500kHz的应用中，利用负反馈来获得较高的线性度，但是在保证环路稳定的情况的下环路的带宽很难做高，虽然通过增加功耗可以增加带宽，但是随着功耗的增加获得的带宽越来越有限，所以在信号带宽比较宽的应用中很少出现闭环的缓冲器；开环缓冲器一般用于带宽几兆赫兹到几百兆赫兹的应用中，开环缓冲器获得高线性度比较困难。
因此，有必要提供一种高线性度高速信号缓冲电路。
发明内容
本发明的目的在于克服现有技术的不足，提供一种用于高线性度高速信号缓冲电路，用于高带宽缓冲的集成电路中，通过改进电路结构，进行电流补偿，从而偶的高线性度。
本发明的目的是通过以下技术方案来实现的：一种高线性度高速信号缓冲电路，包括输入端、与所述输入端相连的第一场效应管、与所述输入端相连的第二场效应管、与所述第一场效应管相连的第一电流源、与所述第二场效应管相连的第二电流源、第三场效应管、与所述第三场效应管相连的第四场效应管、与所述第二电流源和所述第二场效应管相连的第一电容、第二电容及输出端，所述第一场效应管与所述第一电流源形成主要缓冲器，所述第二电流源、所述第二场效应管、所述第三场效应管及所述第四场效应管形成电流补偿子电路，所述第一电容与所述第二电容的电容值相等，所述第一电容为补偿电容，所述第二电容为负载电容，所述第二场效应管和所述第四场效应管采集所述负载电容的电流的变化，再通过所述第三场效应管补偿到所述主要缓冲器，来保证流过所述第一场效应管的电流不变。
所述第一场效应管的栅极与所述第二场效应管的栅极共同连接所述输入端，所述第一场效应管的源极与所述第一电流源的一端、所述第三场效应管的漏极、所述第二电容的一端及所述输出端相连。
所述第二场效应管的源极与所述第二电流源的一端及所述第一电容的一端相连，所述第二场效应管的漏极与所述第三场效应管的栅极、所述第四场效应管的栅极及漏极相连。
所述第一电流源的另一端与所述第二电流源的另一端共同连接电源端；所述第一场效应管的漏极、所述第三场效应管的源极、所述第四场效应管的源级、所述第一电容的另一端与所述第二电容的另一端共同连接地端。
所述第一场效应管与所述第二场效应管为P型场效应管，所述第三场效应管与所述第四场效应管为N型场效应管。
本发明的有益效果是：电路结构简单，通过改进电路结构，进行电流补偿，从而实现高线性度高速信号缓冲电路。
附图说明
图1为本发明高线性度高速信号缓冲电路的电路图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，本发明高线性度高速信号缓冲电路包括输入端VIN、与输入端VIN相连的第一场效应管M1、与输入端VIN相连的第二场效应管M2、与第一场效应管M1相连的第一电流源I1、与第二场效应管M2相连的第二电流源I2、第三场效应管M3、与第三场效应管M3相连的第四场效应管M4、与第二电流源I2和第二场效应管M2相连的第一电容C1、第二电容C2及输出端VOUT；其中，第一场效应管M1与第一电流源I1形成本发明高线性度高速信号缓冲电路的主要缓冲器，第二电流源I2、第二场效应管M2、第三场效应管M3及第四场效应管M4形成电流补偿子电路，第一电容C1为补偿电容，第二电容C2为负载电容，第一电容C1与第二电容C2的电容值相等。
在发明中，第一电流源I1的电流为2I，第二电流源I2的电流为I，只要流过第一场效应管M1的电流保持不变，就可以获得高的线性度，通过第二场效应管M2和第四场效应管M4采集负载电容的电流的变化，再通过第三场效应管M3补偿到主要缓冲器，从而保证流过第一场效应管M1的电流不变。
本发明高线性度高速信号缓冲电路的具体电路连接关系如下：第一场效应管M1的栅极与第二场效应管M2的栅极共同连接输入端VIN，第一场效应管M1的源极与第一电流源I1的一端、第三场效应管M3的漏极、第二电容C2的一端及输出端VOUT相连；第二场效应管M2的源极与第二电流源I2的一端及第一电容C1的一端相连，第二场效应管M2的漏极与第三场效应管M3的栅极、第四场效应管M4的栅极及漏极相连；第一电流源I1的另一端与第二电流源I2的另一端共同连接电源端AVDD；第一场效应管M1的漏极、第三场效应管M3的源极、第四场效应管M4的源级、第一电容C1的另一端与第二电容C2的另一端共同连接地端AGND。
其中，在本实施例中，第一场效应管M1与第二场效应管M2为P型场效应管，第三场效应管M3与第四场效应管M4为N型场效应管，在其他实施例中，上述场效应管可以为其他结构可以实现相同功能的元器件，并不限于此。
在本发明高线性度高速信号缓冲电路中，为了实现高线性度，只要保证流过第一场效应管M1的电流保持不变，就可以获得高的线性度；此时，需要通过第二场效应管M2和第四场效应管M4采集流过第一电容C1与第二电容C2的电流的变化，再通过第三场效应管M3补偿到第一场效应管M1与第一电流源I1，从而保证流过第一场效应管M1的电流不变，实现本发明高线性度高速信号缓冲电路的高线性度。
本发明高线性度高速信号缓冲电路用于高带宽缓冲的集成电路中，通过改进电路结构，进行电流补偿，从而获得高线性度，实现高线性度高速信号缓冲电路。
综上所述，本发明高线性度高速信号缓冲电路结构简单，通过改进电路结构，进行电流补偿，从而实现高线性度高速信号缓冲电路。

Claims (2)

1.一种高线性度高速信号缓冲电路，其特征在于：所述高线性度高速信号缓冲电路包括输入端、与所述输入端相连的第一场效应管、与所述输入端相连的第二场效应管、与所述第一场效应管相连的第一电流源、与所述第二场效应管相连的第二电流源、第三场效应管、与所述第三场效应管相连的第四场效应管、与所述第二电流源和所述第二场效应管相连的第一电容、第二电容及输出端，所述第一场效应管与所述第一电流源形成主要缓冲器，所述第二电流源、所述第二场效应管、所述第三场效应管及所述第四场效应管形成电流补偿子电路，所述第一电容与所述第二电容的电容值相等，所述第一电容为补偿电容，所述第二电容为负载电容，所述第二场效应管和所述第四场效应管采集所述负载电容的电流的变化，再通过所述第三场效应管补偿到所述主要缓冲器，来保证流过所述第一场效应管的电流不变；
所述第一场效应管的栅极与所述第二场效应管的栅极共同连接所述输入端，所述第一场效应管的源极与所述第一电流源的一端、所述第三场效应管的漏极、所述第二电容的一端及所述输出端相连；
所述第二场效应管的源极与所述第二电流源的一端及所述第一电容的一端相连，所述第二场效应管的漏极与所述第三场效应管的栅极、所述第四场效应管的栅极及漏极相连；
所述第一电流源的另一端与所述第二电流源的另一端共同连接电源端；所述第一场效应管的漏极、所述第三场效应管的源极、所述第四场效应管的源级、所述第一电容的另一端与所述第二电容的另一端共同连接地端；
所述第一电流源的电流为2I，第二电流源的电流为I，即所述第二电流源的电流为所述第一电流源的电流的一半。
2.根据权利要求1所述的高线性度高速信号缓冲电路，其特征在于：所述第一场效应管与所述第二场效应管为P型场效应管，所述第三场效应管与所述第四场效应管为N型场效应管。
CN201710470078.3A 2017-06-20 2017-06-20 高线性度高速信号缓冲电路 Active CN107204772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710470078.3A CN107204772B (zh) 2017-06-20 2017-06-20 高线性度高速信号缓冲电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710470078.3A CN107204772B (zh) 2017-06-20 2017-06-20 高线性度高速信号缓冲电路

Publications (2)

Publication Number Publication Date
CN107204772A CN107204772A (zh) 2017-09-26
CN107204772B true CN107204772B (zh) 2023-08-01

Family

ID=59907793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710470078.3A Active CN107204772B (zh) 2017-06-20 2017-06-20 高线性度高速信号缓冲电路

Country Status (1)

Country Link
CN (1) CN107204772B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109274371B (zh) * 2018-08-27 2019-07-30 上海奥令科电子科技有限公司 一种高速高线性度驱动/缓冲电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094955A (zh) * 2016-07-20 2016-11-09 成都启英泰伦科技有限公司 一种低功耗的低压差线性稳压电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094093A (en) * 1997-01-22 2000-07-25 Lucent Technologies Inc. Low-voltage input buffer
US6778013B1 (en) * 2003-02-21 2004-08-17 Analog Devices, Inc. Buffer amplifier structures with enhanced linearity
US8339161B2 (en) * 2009-07-07 2012-12-25 Analog Devices, Inc. High performance voltage buffers with distortion cancellation
US9146570B2 (en) * 2011-04-13 2015-09-29 Texas Instruments Incorporated Load current compesating output buffer feedback, pass, and sense circuits
CN102931972B (zh) * 2012-11-14 2014-12-24 中国电子科技集团公司第二十四研究所 Cmos输入缓冲器
CN206878803U (zh) * 2017-06-20 2018-01-12 成都锐成芯微科技股份有限公司 高线性度高速信号缓冲电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106094955A (zh) * 2016-07-20 2016-11-09 成都启英泰伦科技有限公司 一种低功耗的低压差线性稳压电路

Also Published As

Publication number Publication date
CN107204772A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
Lee et al. Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN103457553B (zh) 增益和摆率增强型放大器
CN105071806B (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
CN100452647C (zh) 一种小输出电阻、大输出幅度的电压跟随器
CN106027030B (zh) 一种高速高线性全差分跟随器
CN102981543A (zh) 超低功耗线性稳压器驱动电路
CN108155899B (zh) 一种栅压自举开关电路
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN102291103A (zh) 动态体偏置型c类反相器及其应用
CN204089754U (zh) 一种小面积低功耗高速电流比较器
CN103414441B (zh) 输出共模电压稳定的开环放大器
CN104216455A (zh) 用于4g通信芯片的低功耗基准电压源电路
WO2020042436A1 (zh) 缓冲电路及缓冲器
CN104821793A (zh) 信号放大器、电子装置及其形成方法
CN103107791B (zh) 带宽恒定的增益线性可变增益放大器
CN107204772B (zh) 高线性度高速信号缓冲电路
TW201249098A (en) Power amplifier
CN101944894A (zh) 一种具有动态偏置控制的比较器
CN103647519B (zh) 一种运算放大器的输入级
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
US20160056775A1 (en) Signal output circuit
TW201630345A (zh) 應用於顯示裝置之位準移位器電路
CN107370467B (zh) 一种用于dc-dc转换器的限流误差放大器电路
Tretter et al. 10-GS/s track and hold circuit in 28 nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant