CN109274371B - 一种高速高线性度驱动/缓冲电路 - Google Patents

Abstract

本发明公开提供了一种给出了偏置电路的高速高线性度驱动/缓冲电路，其中偏置电路用于产生合适的偏置电压以使驱动/缓冲电路工作在合适的状态以提高电路的性能，最重要的是本发明中的RC网络电路通过改变电阻R的连接方式，从而改变了现有技术中偏置电路的产生方式，省去了RC网络电路中的电流源，RC网络电路中的六个偏置电压均为静态电压，消除了电流源引入的非线性，本发明进一步提高了驱动/缓冲电路的线性度，为更高性能的电路应用提供了技术支持。

Description

一种高速高线性度驱动/缓冲电路

技术领域

本发明涉及电子电路技术领域，更具体的说是涉及一种高速高线性驱动/缓冲电路。

背景技术

高速高线性度驱动/缓冲电路在大量高速应用获得广泛应用，比如高速高精度模拟数字转换器等。

在现有技术中，专利号为US 6469562B1的美国专利中公开的跨导增强型电压缓冲器可以达到很高的带宽，适合高速电路应用，但是其缺点首先是输入和输出共模电平不同，并受工艺影响很大；其次，该电压缓冲器的线性度难以提高，故适用于高速中低精度的应用。

使用互补的P型和N型MOS管做输入可以有效提高驱动/缓冲电路带宽，一篇名为《A12b 10GS/s InterleavedPipelineADC in 28nm CMOS Technology》的论文中公开了一种采用上述架构并应用于12位、10G采样频率的模数转换器。其优点是高带宽、高线性度。其缺点它的其电平转换模块(LS模块见图1)引入的非理想性会引入额外的谐波并限制了该电路结构的线性度。

因此，研究出一种高速高线性度驱动/缓冲电路是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种高速高线性度驱动/缓冲电路。

为了实现上述目的，本发明采用如下技术方案：

一种高速高线性度驱动/缓冲电路，包括：偏置电路、RC网络电路和输出级电路；

所述偏置电路与所述RC网络电路相连，所述RC网络电路与所述输出级电路相连；所述高速高线性度驱动/缓冲电路为对称结构；

所述偏置电路包括电阻串、六个放大器和复制输出级，其中所述电阻串与放大器的反相输入端相连，所述放大器的同相输入端与所述复制输出级相连，所述RC网络电路包括六个相互串联的一阶RC电路，输出级电路包括相互串联的六个MOS管。

优选地，所述一阶RC电路包括电阻与电容，所述电阻均与所述电容串联，六个一阶RC电路中的电阻分别与六个MOS管的栅极相连，六个一阶RC电路中的电容之间的连接架构包括串联架构、并联架构和串并联架构。

优选地，六个一阶RC电路分别均匀排布在输入端的两端，六个MOS管分别均匀排布在输出端的两端，且六个一阶RC电路以输入端对称，六个MOS管以输出端对称，其中与输出端相连的两个对称的MOS管的两源极相连。

优选地，所述串联架构为六个一阶RC电路中的电容互相串联；所述并联架构为六个一阶RC电路中的电容均并联于输入端；所述串并联架构为六个一阶RC电路中的电容为串并联混合连接。

优选地，所述复制输出级包括第二MOS管，第二MOS管分别均匀排布在电流源的两端，第二MOS管以电流源对称，其中与电流源相连的两个对称的第二MOS管的两源极相连。

优选地，所述复制输出级和输出级的一端均接高电平，另一端接低电平。

需要说明的是：其中低电平包括地、负电压等。

优选地，所述放大器的同相输入端与所述第二MOS管中的源极相连，所述放大器的输出端与所述第二MOS管中的栅极相连。

优选地，所述放大器的输出端还与所述一阶RC电路中的电阻相连。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种给出了偏置电路的高速高线性度驱动/缓冲电路，其中偏置电路用于产生合适的偏置电压以使驱动/缓冲电路工作在合适的状态以提高电路的性能，最重要的是本发明中的RC网络电路通过改变电阻R的连接方式，从而改变了现有技术中偏置电路的产生方式，省去了RC网络电路中的电流源，RC网络电路中的六个偏置电压均为静态电压，消除了电流源引入的非线性，本发明进一步提高了驱动/缓冲电路的线性度，为更高性能的电路应用提供了技术支持。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为本发明提供的整体结构示意图；

图2附图为本发明提供的包含电容串联架构的驱动/缓冲电路示意图；

图3附图为本发明提供的包含电容并联架构的驱动/缓冲电路示意图；

图4附图为现有技术中的驱动/缓冲电路；

图5附图为本发明提供的性能仿真波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

如图1所示，本发明实施例公开了一种高速高线性度驱动/缓冲电路，包括：偏置电路、RC网络电路和输出级电路；

偏置电路与RC网络电路相连，RC网络电路与输出级电路相连；高速高线性度驱动/缓冲电路为对称结构；

偏置电路包括电阻串、六个放大器和复制输出级，其中电阻串与放大器的反相输入端相连，放大器的同相输入端与复制输出级相连，RC网络电路包括六个相互串联的一阶RC电路，输出级电路包括相互串联的六个MOS管。

一阶RC电路包括电阻与电容，电阻均与电容串联，六个一阶RC电路中的电阻分别与六个MOS管的栅极相连，六个一阶RC电路中的电容之间的连接架构包括串联架构、并联架构和串并联架构。

六个一阶RC电路分别均匀排布在输入端的两端，六个MOS管分别均匀排布在输出端的两端，且六个一阶RC电路以输入端对称，六个MOS管以输出端对称，其中与输出端相连的两个对称的MOS管的两源极相连。

串联架构为六个一阶RC电路中的电容互相串联，如图2所示；并联架构为六个一阶RC电路中的电容均并联于输入端，如图3所示；串并联架构为六个一阶RC电路中的电容为串并联混合连接。

复制输出级包括第二MOS管，第二MOS管分别均匀排布在电流源的两端，第二MOS管以电流源对称，其中与电流源相连的两个对称的第二MOS管的两源极相连，其中第二MOS管的个数根据实际的需要进行调配。

复制输出级和输出级的一端均接高电平，另一端接低电平，包括接地、接负电压等。

放大器的同相输入端与第二MOS管中的源极相连，放大器的输出端与第二MOS管中的栅极相连。

放大器的输出端还与一阶RC电路中的电阻相连。

进一步地，图4是基于背景技术中提到的参考论文中的电路架构，并把理想电流源用于实际电路实现的示意图。由电路的工作原理可知，假设输入信号VIN是一个正弦波，则经过电平转换模块(图中的LS模块)后，vg1信号是一个幅度略小于VIN的正弦波，然后vg2是正弦波，vs2跟随vg2也是正弦波，经过LS后vg3最终也是一个与输入信号VIN强相关的正弦波。由于电流源晶体管Mcr的输出导通电阻并非无穷大，其值为1/(λ*Id),λ为晶体管沟道长度调制系数，Id为晶体管的漏电流。因而该管的Vds＝Vdd-vg3(Vds是晶体管Mcr的源漏电压，Vdd为电源电压)的变化会调制该电流源的输出电流，进而使vg3引入与输入信号VIN相关的谐波，该谐波再经过vs3,vs2调制到输出信号VOUT，从而影响该驱动/缓冲电路的线性度。

尽管实际使用中电流源电路都会采用共源共栅架构或者Wilson架构来提高电流源电路的输出导通电阻，但是它们需要更高的电源电压，同时对于高线性度电路应用而言，该电流源仍然是限制电路的线性度的因素。

同理类似vg3处的电流源引入非线性，vg2,vg5,vg6三处也是引入非线性因素的源头。

图2通过改变偏置电路的产生方式来消除电流源引入的非线性。如图2可知，本发明相对图4电路，通过改变电阻R的连接方式，把图4电路中的电流源消除，六个偏置电压vb1,vb2,vb3,vb4,vb5,vb6为静态电压，故它们不可能引入非线性。图2所示的电容为串联架构，实际使用中亦可采用电容并联架构，如图3所示。同理也可使用图2和图3的混合，即部分电容串联，部分电容并联的架构。

图1是基于图2并给出偏置电路的驱动/缓冲电路示意图。如1图所示该电路被分为三个功能模块，RC网络功能类似于图4中的RC并联电路，而偏置电路部分则对应图2中的电流源以及该电流源产生电路。偏置电路包括复制的输出级电路，电阻串和6个放大器，该电路的功能是产生合适的偏置电压以使驱动/缓冲电路工作在合适的状态以提高电路性能。

为进一步说明本发明的高速高线性度，本实施例采用了差分输入信号为1.4V，输入信号频率约为440MHz，单端负载电容为2pF，仿真结果如图5所示，该电路的无杂散动态范围高达115dB，进而证明了本发明的有效性。

实施例二：

本实施例公开了一种高速高线性度驱动/缓冲电路，包括：偏置电路、RC网络电路和输出级电路；

偏置电路与RC网络电路相连，RC网络电路与输出级电路相连；高速高线性度驱动/缓冲电路为对称结构；

偏置电路包括电阻串、2N(其中N为大于2的整数)个放大器和复制输出级，其中电阻串与放大器的反相输入端相连，放大器的同相输入端与复制输出级相连，RC网络电路包括2N个相互串联的一阶RC电路，输出级电路包括相互串联的2N个MOS管。

一阶RC电路包括电阻与电容，电阻均与电容串联，2N个一阶RC电路中的电阻分别与2N个MOS管的栅极相连，2N个一阶RC电路中的电容之间的连接架构包括串联架构、并联架构和串并联架构。

2N个一阶RC电路分别均匀排布在输入端的两端，2N个MOS管分别均匀排布在输出端的两端，且2N个一阶RC电路以输入端对称，2N个MOS管以输出端对称，其中与输出端相连的两个对称的MOS管的两源极相连。

串联架构为2N个一阶RC电路中的电容互相串联，并联架构为2N个一阶RC电路中的电容均并联于输入端；串并联架构为2N个一阶RC电路中的电容为串并联混合连接。

复制输出级包括第二MOS管，第二MOS管分别均匀排布在电流源的两端，第二MOS管以电流源对称，其中与电流源相连的两个对称的第二MOS管的两源极相连。

需要说明的是，第二MOS管的个数可以根据实际情况进行设置，在实际设计中，MOS管的个数设置为第二MOS管个数的整数倍。

复制输出级和输出级的一端均接高电平，另一端接低电平，包括接地、接负电压等。

放大器的同相输入端与第二MOS管中的源极相连，放大器的输出端与第二MOS管中的栅极相连。

放大器的输出端还与一阶RC电路中的电阻相连。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种高速高线性度驱动/缓冲电路，其特征在于，包括：偏置电路、RC网络电路和输出级电路；

所述偏置电路与所述RC网络电路相连，所述RC网络电路与所述输出级电路相连；所述高速高线性度驱动/缓冲电路为对称结构；

所述偏置电路包括电阻串、六个放大器和复制输出级，其中所述电阻串与放大器的反相输入端相连，所述放大器的同相输入端与所述复制输出级相连，所述RC网络电路包括六个相互串联的一阶RC电路，输出级电路包括相互串联的六个MOS管；

所述复制输出级包括第二MOS管，所述第二MOS管分别均匀排布在电流源的两端，所述第二MOS管以电流源对称，其中与电流源相连的两个对称的第二MOS管的两源极相连。

2.根据权利要求1所述的一种高速高线性度驱动/缓冲电路，其特征在于，所述一阶RC电路包括电阻与电容，所述电阻均与所述电容串联，六个一阶RC电路中的电阻分别与六个MOS管的栅极相连，六个一阶RC电路中的电容之间的连接架构包括串联架构、并联架构和串并联架构。

3.根据权利要求1所述的一种高速高线性度驱动/缓冲电路，其特征在于，六个一阶RC电路分别均匀排布在输入端的两端，六个MOS管分别均匀排布在输出端的两端，且六个一阶RC电路以输入端对称，六个MOS管以输出端对称，其中与输出端相连的两个对称的MOS管的两源极相连。

4.根据权利要求2或3中任意一项所述的一种高速高线性度驱动/缓冲电路，其特征在于，所述串联架构为六个一阶RC电路中的电容互相串联；所述并联架构为六个一阶RC电路中的电容均并联于输入端；所述串并联架构为六个一阶RC电路中的电容为串并联混合连接。

5.根据权利要求1所述的一种高速高线性度驱动/缓冲电路，其特征在于，所述复制输出级和输出级的一端均接高电平，另一端接低电平。

6.根据权利要求1所述的一种高速高线性度驱动/缓冲电路，其特征在于，所述放大器的同相输入端与所述第二MOS管中的源极相连，所述放大器的输出端与所述第二MOS管中的栅极相连。

7.根据权利要求1所述的一种高速高线性度驱动/缓冲电路，其特征在于，所述放大器的输出端还与所述一阶RC电路中的电阻相连。