CN106208984A - 用于多模Gm‑C滤波器的宽调谐范围的高线性度跨导放大器 - Google Patents

Abstract

本发明公开了一种用于多模Gm‑C滤波器的宽调谐范围的高线性度跨导放大器，包括输入级、调节电路以及输出级，所述输出级还连接有共模反馈电路；所述输入级采用交叉耦合差分对结构和源级负反馈结构以优化跨导放大器的线性度，所述调节电路采用分流器结构以实现跨导放大器跨导值大范围的调节，同时在调节过程中维持相同的输入电压摆幅；所述输出级采用共源共栅结构将输出电流输出，以提高跨导放大器的输出阻抗；所述共模反馈电路用来控制输出信号的共模电平。本发明结构特点的跨导放大器具有宽的调节范围，且在调节过程中可以维持较高的线性度，提高了多模滤波器的动态范围，使其更具通用性。

Description

用于多模Gm-C滤波器的宽调谐范围的高线性度跨导放大器

技术领域

本发明属于滤波器领域，特别涉及一种用于多模Gm-C滤波器的宽调谐范围的高线性度跨导放大器电路。

背景技术

滤波器是消除噪声，提取特征信息的系统。它使一部分频率的信号分量(噪声)大幅度衰减，使另一部分频率的信号分量顺利通过，从而实现滤除噪声，提取目标信息的作用。Gm-C滤波器工作在开环状态，受到运放的带宽限制较小，对于低频到高频状态均适用，成为了在无线通信系统中应用最为广泛的结构。由于不同的通信系统使用不同的信道带宽，为了支持多标准通信，同时减小体积和降低成本，多模接收机得到了广泛的研究和关注。多模滤波器作为多模接收机的关键组成部分，其性能好坏直接影响接收机的性能。由于Gm-C滤波器工作在开环状态下，具有线性度差的严重不足。Gm-C滤波器的截止频率与跨导运算放大器(OTA)的Gm值成正比，与电容值C成反比，其频率的调节可以通过控制开关电容阵列或者可调OTA来实现。其中开关电容阵列实现的频率调节属于离散调节，同时由于开关与电容串联，将会产生很大的寄生效应。通过可调OTA实现的频率调节属于连续调节，但OTA在Gm调节过程中的线性度往往会变差。因此设计一个具有宽调节范围，且在调节过程中维持高线性度的OTA成为了多模Gm-C滤波器设计的一个难点。

发明内容

针对上述现有技术，为了抑制跨导放大器的非线性失真，提高其调节范围，本发明提出一种用于多模Gm-C滤波器的宽调谐范围的高线性度跨导放大器，该结构的跨导放大器电路具有宽的调节范围，且在调节过程中可以维持较高的线性度，提高了多模滤波器的动态范围，使其更具通用性。

为了解决上述技术问题，本发明提出的一种用于多模Gm-C滤波器的宽调谐范围的高线性度跨导放大器，包括OTA电路，所述OTA电路包括输入级、调节电路以及输出级，所述OTA电路连接有一共模反馈电路。所述输入级采用交叉耦合差分对结构和源级负反馈结构以优化跨导放大器的线性度，所述调节电路采用分流器结构以实现跨导放大器跨导值大范围的调节，同时在调节过程中维持相同的输入电压摆幅；所述输出级采用共源共栅结构将输出电流输出，以提高跨导放大器的的输出阻抗；所述共模反馈电路用来控制输出信号的共模电平；所述输入级包括8个NMOS管、2个PMOS管和一个电阻R；所述8个NMOS管分别记作NMOS管M1a、NMOS管M1b、NMOS管M2a、NMOS管M2b、NMOS管M3a、NMOS管M3b、NMOS管M4a和NMOS管M4b，所述2个PMOS管分别记作PMOS管M5a和PMOS管M5b；所述调节电路包括3个PMOS管分别记作PMOS管M10a、PMOS管M10b和PMOS管M11；所述输出级包括4个NMOS管和4个PMOS管，其中，4个NMOS管分别记作NMOS管M6a、NMOS管M6b、NMOS管M7a和NMOS管M7b，4个PMOS管分别记作PMOS管M8a、PMOS管M8b、PMOS管M9a和PMOS管M9b；

上述输入级、调节电路以及输出级中各器件之间的连接关系如下：

PMOS管M5a、PMOS管M5b、PMOS管M9a和PMOS管M9b的源衬端以及PMOS管M8a、PMOS管M8b、PMOS管M10a、PMOS管M10b和PMOS管M11的衬端接电源电压；

NMOS管M3a、NMOS管M3b、NMOS管M4a、NMOS管M4b、NMOS管M6a和NMOS管M6b的源衬端以及NMOS管M1a、NMOS管M1b、NMOS管M2a、NMOS管M2b、NMOS管M7a和NMOS管M7b的衬端接地；

NMOS管M1a和NMOS管M2a的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管M1b和NMOS管M2b的栅端接入电压V_ip，作为OTA电路正的输入端；

NMOS管M3a、NMOS管M3b、NMOS管M4a和NMOS管M4b的栅端相连后接到偏置电压V_b1；NMOS管M3a和NMOS管M3b的漏端与NMOS管M1a和NMOS管M1b的源端相连，NMOS管M4a的漏端与NMOS管M2a的源端相连，NMOS管M4b的漏端与NMOS管M2b的源端相连，电阻R连接在NMOS管M2a和NMOS管M2b的源端之间；

PMOS管M5a和PMOS管M5b的栅端相连后接到偏置电压V_b3；PMOS管M10a和PMOS管M10b的栅端相连后接到调节电压V_B，PMOS管M11栅端接入调节电压V_A；PMOS管M10a的源端与PMOS管M5a、NMOS管M2a、PMOS管M11的漏端相连，PMOS管M11的源端与PMOS管M5b、NMOS管M2b、PMOS管M10b的漏端相连；

PMOS管M9a和PMOS管M9b的栅端相连后接到偏置电压V_b3；PMOS管M8a和PMOS管M8b的栅端相连后接到偏置电压V_b4；PMOS管M8a的源端同时与PMOS管M9a和PMOS管M10a的漏端相连，PMOS管M8b的源端同时与PMOS管M9b的漏端和PMOS管M10b的源端相连；

NMOS管M6a和NMOS管M6b的栅端相连后接在由所述共模反馈电路反馈的偏置电压V_cm；

NMOS管M7a和NMOS管M7b的栅端相连后接到偏置电压V_b2，NMOS管M7a的源端与NMOS管M6a的漏端相连，NMOS管M7b的源端与NMOS管M6b的漏端相连；NMOS管M7a的漏端与PMOS管M8a的漏端相连，作为OTA电路负的输出端，NMOS管M7b的漏端与PMOS管M8b的漏端相连，作为OTA电路正的输出端；

OTA电路的正负输出端与所述共模反馈电路连接，所述共模反馈电路包括8个NMOS管和5个PMOS管，所述8个NMOS管分别记作NMOS管M12a、NMOS管M12b、NMOS管M13a、NMOS管M13b、NMOS管M14a、NMOS管M14b、NMOS管M18和NMOS管M19；所述5个PMOS管分别记作PMOS管M16a、PMOS管M16b、PMOS管M17a、PMOS管M17b和PMOS管M15；

PMOS管M17a、PMOS管M17b和PMOS管M15的源衬端以及PMOS管M16a和PMOS管M16b的衬端接电源电压；

NMOS管M14a、NMOS管M14b和NMOS管M19的源衬端以及NMOS管M12a、NMOS管M12b、NMOS管M13a、NMOS管M13b和NMOS管M18的衬端接地；

NMOS管M12a的栅端接到OTA电路负的输出端，作为共模反馈电路负的输入端，NMOS管M12b的栅端接到OTA电路正的输出端，作为共模反馈电路正的输入端；

NMOS管M13a和NMOS管M13b栅端相连后，接到参考电压V_ref，NMOS管M14a和NMOS管M14b栅端相连后接到偏置电压V_b1，NMOS管M14a的漏端同时与NMOS管M12a、NMOS管M13a的源端相连，NMOS管M14b的漏端同时与NMOS管M12b和NMOS管M13b的源端相连；

PMOS管M15栅端和漏端相连，形成自偏置，且与NMOS管M13a和NMOS管M13b的漏端相连；PMOS管M16a和PMOS管M16b的栅端相连，接入偏置电压V_b4；PMOS管M17a和PMOS管M17b栅端均与PMOS管M16a的漏端相连；PMOS管M17a的漏端与PMOS管M16a的源端相连，PMOS管M17b的漏端与PMOS管M16b的源端相连；

NMOS管M18的栅端接入偏置电压V_b2，NMOS管M18的漏端与PMOS管M16b的漏端相连，NMOS管M19的漏端与NMOS管M18的源端相连，NMOS管M18的漏端接入到NMOS管M19的栅端，并作为反馈电压反馈到跨导放大器的PMOS管M16a和PMOS管M16b的栅端。

与现有技术相比，本发明的有益效果是：本发明高线性度跨导放大器的结构，具有宽的调节范围，且在调节过程中具有较高的线性度，满足了在多模滤波器中的应用。

附图说明

图1是本发明高线性度跨导放大器结构的电路；

图2是本发明中共模反馈电路；

图3是现有技术中差分跨导运算放大器结构。

具体实施方式

下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体实施例仅对本发明进行解释说明，并不用以限制本发明。

本发明用于多模Gm-C滤波器的宽调谐范围的高线性度跨导放大器，包括OTA电路(图1)，所述OTA电路包括输入级、调节电路以及输出级，所述OTA电路连接有一共模反馈电路(图2)。所述输入级采用交叉耦合差分对结构抑制三次谐波失真，采用源级负反馈结构以进一步优化跨导放大器的线性度。所述调节电路采用分流器结构以实现跨导放大器跨导值大范围的调节，同时在调节过程中维持相同的输入电压摆幅；所述输出级采用共源共栅结构将输出电流输出，以提高跨导放大器的的输出阻抗；所述共模反馈电路用来控制输出信号的共模电平。

所述输入级包括8个NMOS管、2个PMOS管和一个电阻R；所述8个NMOS管分别记作NMOS管M1a、NMOS管M1b、NMOS管M2a、NMOS管M2b、NMOS管M3a、NMOS管M3b、NMOS管M4a和NMOS管M4b，所述2个PMOS管分别记作PMOS管M5a和PMOS管M5b。

所述调节电路包括3个PMOS管分别记作PMOS管M10a、PMOS管M10b和PMOS管M11。

所述输出级包括4个NMOS管和4个PMOS管，其中，4个NMOS管分别记作NMOS管M6a、NMOS管M6b、NMOS管M7a和NMOS管M7b，4个PMOS管分别记作PMOS管M8a、PMOS管M8b、PMOS管M9a和PMOS管M9b。

上述输入级、调节电路以及输出级中各器件之间的连接关系如下：

PMOS管M5a、PMOS管M5b、PMOS管M9a和PMOS管M9b的源衬端以及PMOS管M8a、PMOS管M8b、PMOS管M10a、PMOS管M10b和PMOS管M11的衬端接电源电压；

NMOS管M3a、NMOS管M3b、NMOS管M4a、NMOS管M4b、NMOS管M6a和NMOS管M6b的源衬端以及NMOS管M1a、NMOS管M1b、NMOS管M2a、NMOS管M2b、NMOS管M7a和NMOS管M7b的衬端接地；

NMOS管M1a和NMOS管M2a的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管M1b和NMOS管M2b的栅端接入电压V_ip，作为OTA电路正的输入端；

NMOS管M3a、NMOS管M3b、NMOS管M4a和NMOS管M4b的栅端相连后接到偏置电压V_b1；NMOS管M3a和NMOS管M3b的漏端与NMOS管M1a和NMOS管M1b的源端相连，NMOS管M4a的漏端与NMOS管M2a的源端相连，NMOS管M4b的漏端与NMOS管M2b的源端相连，电阻R连接在NMOS管M2a和NMOS管M2b的源端之间；

PMOS管M5a和PMOS管M5b的栅端相连后接到偏置电压V_b3；PMOS管M10a和PMOS管M10b的栅端相连后接到调节电压V_B，PMOS管M11栅端接入调节电压V_A；PMOS管M10a的源端与PMOS管M5a、NMOS管M2a、PMOS管M11的漏端相连，PMOS管M11的源端与PMOS管M5b、NMOS管M2b、PMOS管M10b的漏端相连；

PMOS管M9a和PMOS管M9b的栅端相连后接到偏置电压V_b3；PMOS管M8a和PMOS管M8b的栅端相连后接到偏置电压V_b4；PMOS管M8a的源端同时与PMOS管M9a和PMOS管M10a的漏端相连，PMOS管M8b的源端同时与PMOS管M9b的漏端和PMOS管M10b的源端相连；

NMOS管M6a和NMOS管M6b的栅端相连后接在由所述共模反馈电路反馈的偏置电压V_cm；

NMOS管M7a和NMOS管M7b的栅端相连后接到偏置电压V_b2，NMOS管M7a的源端与NMOS管M6a的漏端相连，NMOS管M7b的源端与NMOS管M6b的漏端相连；NMOS管M7a的漏端与PMOS管M8a的漏端相连，作为OTA电路负的输出端，NMOS管M7b的漏端与PMOS管M8b的漏端相连，作为OTA电路正的输出端；

OTA电路的正负输出端与所述共模反馈电路连接，所述共模反馈电路包括8个NMOS管和5个PMOS管，所述8个NMOS管分别记作NMOS管M12a、NMOS管M12b、NMOS管M13a、NMOS管M13b、NMOS管M14a、NMOS管M14b、NMOS管M18和NMOS管M19；所述5个PMOS管分别记作PMOS管M16a、PMOS管M16b、PMOS管M17a、PMOS管M17b和PMOS管M15；

PMOS管M17a、PMOS管M17b和PMOS管M15的源衬端以及PMOS管M16a和PMOS管M16b的衬端接电源电压；

NMOS管M14a、NMOS管M14b和NMOS管M19的源衬端以及NMOS管M12a、NMOS管M12b、NMOS管M13a、NMOS管M13b和NMOS管M18的衬端接地；

NMOS管M12a的栅端接到OTA电路负的输出端，作为共模反馈电路负的输入端，NMOS管M12b的栅端接到OTA电路正的输出端，作为共模反馈电路正的输入端；

NMOS管M13a和NMOS管M13b栅端相连后，接到参考电压V_ref，NMOS管M14a和NMOS管M14b栅端相连后接到偏置电压V_b1，NMOS管M14a的漏端同时与NMOS管M12a、NMOS管M13a的源端相连，NMOS管M14b的漏端同时与NMOS管M12b和NMOS管M13b的源端相连；

PMOS管M15栅端和漏端相连，形成自偏置，且与NMOS管M13a和NMOS管M13b的漏端相连；PMOS管M16a和PMOS管M16b的栅端相连，接入偏置电压V_b4；PMOS管M17a和PMOS管M17b栅端均与PMOS管M16a的漏端相连；PMOS管M17a的漏端与PMOS管M16a的源端相连，PMOS管M17b的漏端与PMOS管M16b的源端相连；

NMOS管M18的栅端接入偏置电压V_b2，NMOS管M18的漏端与PMOS管M16b的漏端相连，NMOS管M19的漏端与NMOS管M18的源端相连，NMOS管M18的漏端接入到NMOS管M19的栅端，并作为反馈电压反馈到跨导放大器的PMOS管M16a和PMOS管M16b的栅端。

本发明高线性度跨导放大器的工作原理分析如下：

传统基本的差分跨导放大器如图3所示，虽然不会产生偶次谐波，但却存在着三次谐波失真项，其输出电流可以表示为：

$i_{out}=i_1-i_2=\sqrt{4{\mathrm{KI}}_B}{v}_{in}\sqrt{1-\frac{{\mathrm{KV}}_{in}^2}{4I_B}}$

根据泰勒展开式得

$i_{out}=G_m{v}_{in}-\frac{{\mathrm{KG}}_m}{8I_B}{v}_{in}^3-\frac{K^2{G}_m}{128I_B^2}{v}_{in}^5$

其中，v_in＝v_i+-v_i-，为差分输入电压，I_B是流经差分对管M1的电流， 为了消除三次谐波失真项，本发明中采取交叉耦合结构，输出电流可以表示为

$i_{out}=i_{1,out}-i_{2,out}=(i_{1,DP2}+i_{2,DP1})-(i_{1,DP1}+i_{2,DP2})$

$=(G_{m2}-G_{m1})v_{in}-(\frac{K_2{G}_{m2}}{8I_{B2}}-\frac{K_1{G}_{m1}}{8I_{B1}})v_{in}^3-(\frac{K_2^2{G}_{m2}}{128I_{B2}^2}-\frac{K_1^2{G}_{m1}}{128I_{B1}^2})v_{in}^5.$

因此，当即当时，三次谐波失真项被消除。I_B1,I_B2由作为尾电流源的NMOS管M3a、M3b、M4a、M4b控制，其中M3a与M3b、M4a与M4b尺寸相同，相互匹配。

然而，由于受到深亚微米技术中的迁移率退化等非理性因素的影响，三阶谐波失真项不能完全地消除。本发明提出的OTA进一步采用源级负反馈技术以更好地提高线性度。如图1所示，在差分对M2a和M2b之间增加了一个源级负反馈电阻R。考虑到深亚微米工艺中迁移率退化的影响，MOS晶体管的漏电流可以表示为：

$i_D=\frac{K{(V_{GS}-V_{th})}^2}{1+\mathrm{\θ}(V_{GS}-V_{th})}$

其中，θ是取决于工艺的常数。该影响可以用一个源级串联电阻代替，其阻值为R_θ＝θ/2K。于是，图1的输出电流可以表示为：

$i_{out}=i_{1,out}-i_{2,out}==(G_2-G_1)v_{in}-(\frac{K_2{G}_2}{8I_{B2}}-\frac{K_1{G}_1}{8I_{B1}})v_{in}^3-(\frac{K_2^2{G}_2}{128I_{B2}^2}-\frac{K_1^2{G}_1}{128I_{B1}^2})v_{in}^5$

其中，于是，当三次谐波失真项可以消除。

本发明采取分流器的结构实现跨导值的调节，主要由PMOS管M10a、PMOS管M10b和PMOS管M11组成。PMOS管M10a、PMOS管M10b和PMOS管M11工作在线性区，等效为电阻R₁₀，R₁₁，因此，电流分配系数β＝R₁₁/(R₁₁+2R₁₀)。通过连续调节PMOS管M10a，PMOS管M10b和PMOS管M11的栅极电压V_A，V_B，可以实现跨导值G_m的连续调节。为了保持PMOS管M10a，PMOS管M10b和PMOS管M11工作在线性区，调节电压V_A，V_B需要小于V_M-V_thp，其中，V_M为PMOS管M5a和PMOS管M5b的漏端电压。当V_B＝V_Bmax，V_A＝V_Amin时，β最大，此时得到G_max；当V_B＝V_Bmin，V_A＝V_Amax时，β最小，此时得到G_min。由于在G_m的调节过程中，不会改变跨导放大器的偏置电流，使得跨导放大器在调节过程中保持较高的线性度。

共模反馈电路将输出共模电平稳定在基准电压V_ref，其中NMOS管M14a和NMOS管M14b尺寸相同，相互匹配，构成电流镜。PMOS管M17a和PMOS管M17b尺寸相同，相互匹配，PMOS管M16a和PMOS管M16b尺寸相同，相互匹配，该4个PMOS管(PMOS管M17a、PMOS管M17b、PMOS管M16a和PMOS管M16b)构成了共源共栅电流镜。当输出电压大于V_ref时，流经PMOS管M16a的电流i_d,M16增大，通过电流镜镜像作用，使得流经M18的漏电流i_d,M18增大，使得反馈到OTA的反馈电压V_CM变大，i_cm变大。但是由于流经PMOS管M8a和PMOS管M8b的电流不变，为了减小i_cm，输出共模电平将变小，反之亦然，只有当输出电平等于参考电压V_ref时，电路才达到平衡。

本发明跨导放大器结构的总体框图如图1和图2所示。在具体工作过程中，需要外界提供用于调节的V_A、V_B电压和V_ref基准电压。在实际应用到滤波器中时，可以通过调节V_A、V_B的值，来实现滤波器频点带宽的调节。

尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以作出很多变形，这些均属于本发明的保护之内。

Claims (1)

1.一种用于多模Gm-C滤波器的宽调谐范围的高线性度跨导放大器，包括OTA电路，所述OTA电路包括输入级、调节电路以及输出级，其特征在于，所述OTA电路连接有共模反馈电路；所述输入级采用交叉耦合差分对结构和源级负反馈结构以优化跨导放大器的线性度，所述调节电路采用分流器结构以实现跨导放大器跨导值大范围的调节，同时在调节过程中维持相同的输入电压摆幅；所述输出级采用共源共栅结构将输出电流输出，以提高跨导放大器的的输出阻抗；所述共模反馈电路用来控制输出信号的共模电平；

所述输入级包括8个NMOS管、2个PMOS管和一个电阻R；所述8个NMOS管分别记作NMOS管M1a、NMOS管M1b、NMOS管M2a、NMOS管M2b、NMOS管M3a、NMOS管M3b、NMOS管M4a和NMOS管M4b，所述2个PMOS管分别记作PMOS管M5a和PMOS管M5b；

所述调节电路包括3个PMOS管分别记作PMOS管M10a、PMOS管M10b和PMOS管M11；

所述输出级包括4个NMOS管和4个PMOS管，其中，4个NMOS管分别记作NMOS管M6a、NMOS管M6b、NMOS管M7a和NMOS管M7b，4个PMOS管分别记作PMOS管M8a、PMOS管M8b、PMOS管M9a和PMOS管M9b；

上述输入级、调节电路以及输出级中各器件之间的连接关系如下：

PMOS管M5a、PMOS管M5b、PMOS管M9a和PMOS管M9b的源衬端以及PMOS管M8a、PMOS管M8b、PMOS管M10a、PMOS管M10b和PMOS管M11的衬端接电源电压；

NMOS管M3a、NMOS管M3b、NMOS管M4a、NMOS管M4b、NMOS管M6a和NMOS管M6b的源衬端以及NMOS管M1a、NMOS管M1b、NMOS管M2a、NMOS管M2b、NMOS管M7a和NMOS管M7b的衬端接地；

NMOS管M1a和NMOS管M2a的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管M1b和NMOS管M2b的栅端接入电压V_ip，作为OTA电路正的输入端；

NMOS管M3a、NMOS管M3b、NMOS管M4a和NMOS管M4b的栅端相连后接到偏置电压V_b1；NMOS管M3a和NMOS管M3b的漏端与NMOS管M1a和NMOS管M1b的源端相连，NMOS管M4a的漏端与NMOS管M2a的源端相连，NMOS管M4b的漏端与NMOS管M2b的源端相连，电阻R连接在NMOS管M2a和NMOS管M2b的源端之间；

PMOS管M5a和PMOS管M5b的栅端相连后接到偏置电压V_b3；PMOS管M10a和PMOS管M10b的栅端相连后接到调节电压V_B，PMOS管M11栅端接入调节电压V_A；PMOS管M10a的源端与PMOS管M5a、NMOS管M2a、PMOS管M11的漏端相连，PMOS管M11的源端与PMOS管M5b、NMOS管M2b、PMOS管M10b的漏端相连；

PMOS管M9a和PMOS管M9b的栅端相连后接到偏置电压V_b3；PMOS管M8a和PMOS管M8b的栅端相连后接到偏置电压V_b4；PMOS管M8a的源端同时与PMOS管M9a和PMOS管M10a的漏端相连，PMOS管M8b的源端同时与PMOS管M9b的漏端和PMOS管M10b的源端相连；

NMOS管M6a和NMOS管M6b的栅端相连后接在由所述共模反馈电路反馈的偏置电压V_cm；

NMOS管M7a和NMOS管M7b的栅端相连后接到偏置电压V_b2，NMOS管M7a的源端与NMOS管M6a的漏端相连，NMOS管M7b的源端与NMOS管M6b的漏端相连；NMOS管M7a的漏端与PMOS管M8a的漏端相连，作为OTA电路负的输出端，NMOS管M7b的漏端与PMOS管M8b的漏端相连，作为OTA电路正的输出端；

OTA电路的正负输出端与所述共模反馈电路连接，所述共模反馈电路包括8个NMOS管和5个PMOS管，所述8个NMOS管分别记作NMOS管M12a、NMOS管M12b、NMOS管M13a、NMOS管M13b、NMOS管M14a、NMOS管M14b、NMOS管M18和NMOS管M19；所述5个PMOS管分别记作PMOS管M16a、PMOS管M16b、PMOS管M17a、PMOS管M17b和PMOS管M15；

PMOS管M17a、PMOS管M17b和PMOS管M15的源衬端以及PMOS管M16a和PMOS管M16b的衬端接电源电压；

NMOS管M14a、NMOS管M14b和NMOS管M19的源衬端以及NMOS管M12a、NMOS管M12b、NMOS管M13a、NMOS管M13b和NMOS管M18的衬端接地；

NMOS管M12a的栅端接到OTA电路负的输出端，作为共模反馈电路负的输入端，NMOS管M12b的栅端接到OTA电路正的输出端，作为共模反馈电路正的输入端；

NMOS管M13a和NMOS管M13b栅端相连后，接到参考电压V_ref，NMOS管M14a和NMOS管M14b栅端相连后接到偏置电压V_b1，NMOS管M14a的漏端同时与NMOS管M12a、NMOS管M13a的源端相连，NMOS管M14b的漏端同时与NMOS管M12b和NMOS管M13b的源端相连；

PMOS管M15栅端和漏端相连，形成自偏置，且与NMOS管M13a和NMOS管M13b的漏端相连；PMOS管M16a和PMOS管M16b的栅端相连，接入偏置电压V_b4；PMOS管M17a和PMOS管M17b栅端均与PMOS管M16a的漏端相连；PMOS管M17a的漏端与PMOS管M16a的源端相连，PMOS管M17b的漏端与PMOS管M16b的源端相连；

NMOS管M18的栅端接入偏置电压V_b2，NMOS管M18的漏端与PMOS管M16b的漏端相连，NMOS管M19的漏端与NMOS管M18的源端相连，NMOS管M18的漏端接入到NMOS管M19的栅端，并作为反馈电压反馈到跨导放大器的PMOS管M16a和PMOS管M16b的栅端。