CN216016845U - 一种缓冲器电路和一种电子设备 - Google Patents

Abstract

本实用新型涉及一种缓冲器电路，其特征在于包括：输入单元，配置为接收差分输入信号，并输出所述差分输入信号的变形；带宽调整单元，耦合到所述输入单元，配置为从所述输入单元接收所述差分输入信号的变形并基于其输出差分缓冲信号；第一控制单元，耦合到所述带宽调整单元，配置为根据第一控制信号调整所述第一控制单元的等效电容以增大所述差分缓冲信号的带宽；第二控制单元，耦合到所述带宽调整单元，配置为根据第二控制信号调整所述第二控制单元的等效电容以限缩所述差分缓冲信号的带宽；电流源单元，耦合在所述第一控制单元和地电位之间，配置为向所述带宽调整单元提供参考电流。本实用新型进一步涉及一种电子设备。

Description

一种缓冲器电路和一种电子设备

技术领域

本实用新型涉及一种电路，特别地涉及一种缓冲器电路。

背景技术

在宽带通信系统中，调节通路带宽和幅频响应是一种常见的应用需求。在不同的应用环境(如芯片外信号路损耗不同，环境温度不同，工作模式不同，外围接的器件不同等)下，需要调节芯片内通路的带宽和幅频响应。由于前端带宽变化或前端损耗不同，通常需要后端进行调节补偿前端带宽。

现有的可调带宽/幅频响应的放大器最常见的是连续时间线性均衡器(continuous-time linear equalizer，简称CTLE)。CTLE一般是通过在放大器的源端添加电阻/电容退化，通过调节电阻/电容值调控幅频响应；这种方式本质上是调节降低电路的中低频增益，而不降低高频增益，达到调节幅频响应的目的。

图1是现有技术中一种可调带宽/幅频响应的放大器。其中，该电路包括：交流输入信号V_in，其两根线分别耦合至输入晶体管104和输入晶体管105栅极，其中输入晶体管104和输入晶体管105栅极跨导为gm₀。输入晶体管104和输入晶体管105第二端分别经电流源103和电流源102接地。输入晶体管104和输入晶体管105第一端分别串联电阻109和电阻108。入晶体管104和输入晶体管 105第二端之间耦合有退化电容106，大小为C_X，以及退化电阻107，阻值为R_X。入晶体管104和输入晶体管105第一端耦合有下一级电路等效电容和寄生电容 1010，这两端之间的信号作为电路的交流输出端V_out。

图1是一种典型的CTLE电路，常用于条件带宽和频率响应峰值，以补偿/ 适应不同的应用条件。

零点较低，可以在幅频响应上产生峰值。调节R_X的大小可以改变峰值，带宽，以及低频增益，如图2所示。

图2所示，当R_X从0逐渐增大时，频率响应由201变为202再变为203。在这个过程中，其低中频增益逐渐降低，且211所表示的低频/高频增益差逐渐变大，等效带宽也逐渐增大。然而，现有CTLE电路调节带宽的方式是等效降低了中低频增益(而保持高频增益不变)，降低中低频增益会降低通路输出信号的幅度，同时也会增加电路的等效输入噪声，恶化灵敏度等性能。而且，随着R_x的增大，电路噪声也随之增加。

实用新型内容

针对现有技术中存在的技术问题，本实用新型提出了一种缓冲器电路，其特征在于包括：输入单元，配置为接收差分输入信号，并输出所述差分输入信号的变形；带宽调整单元，耦合到所述输入单元，配置为从所述输入单元接收所述差分输入信号的变形并基于其输出差分缓冲信号；第一控制单元，耦合到所述带宽调整单元，配置为根据第一控制信号调整所述第一控制单元的等效电容以增大所述差分缓冲信号的带宽；第二控制单元，耦合到所述带宽调整单元，配置为根据第二控制信号调整所述第二控制单元的等效电容以限缩所述差分缓冲信号的带宽；电流源单元，耦合在所述第一控制单元和地电位之间，配置为向所述带宽调整单元提供参考电流。

特别的，所述输入单元包括：第一输入晶体管和第二输入晶体管，二者第一端都耦合到电源，二者控制端分别耦合到差分输入信号的两条输入线，二者的第二端分别耦合到所述缓冲电路的差分输出信号的两条输出线。

特别的，所述带宽调整单元包括：第一反馈晶体管和第二反馈晶体管，二者的第一端分别耦合至所述第一输入晶体管和所述第二输入晶体管的第二端，二者的第二端耦合到所述第一控制单元，并且所述第一反馈晶体管的第一端还耦合到所述第二反馈晶体管的控制端，所述第二反馈晶体管的第一端还耦合至所述第一反馈晶体管控制端。

特别的，所述第一控制单元包括：第一开关电容阵列，其耦合在所述第一反馈晶体管和所述第二反馈晶体管的第二端之间，包括多条第一电容性支路，每条所述第一电容性支路中的开关接收第一控制信号以控制该条第一电容性支路的工作状态。

特别的，所述第二控制单元包括第二开关电容阵列，其耦合在所述第一输入晶体管和所述第二输入晶体管的第一端之间，包括多条第二电容性支路，每条所述第二电容性支路中的开关接收第二控制信号以控制该条第二电容性支路的工作状态。

特别的，所述电流源单元包括第一电流源，其一端耦合至所述第一电容性支路的第一端以及所述第一反馈晶体管的第二端，其另一端接地；第二电流源，其一端耦合至所述第一电容性支路的第二端以及所述第二反馈晶体管的第二端，其另一端接地。

特别的，每条所述第一电容性电路包括至少两个串联的第一电容以及耦合在所述第一电容之间的开关；或每条所述第二电容性电路包括至少两个串联的第二电容以及耦合在所述第二电容之间的开关。

本实用新型进一步涉及一种电子设备，其特征在于包括如前述的缓冲电路，以及与所述缓冲电路耦合的前级和后级电路。

本实用新型是可配置带宽/频率响应的缓冲器电路。本实用新型在现有的缓冲器输出添加交叉耦合晶体管对，另外再配合开关电容阵列，可实现灵活增加/ 降低带宽的功能。

附图说明

下面，将结合附图对本实用新型的优选实施方式进行进一步详细的说明，其中：

图1是现有可调带宽/幅频响应的CTLE电路示意图；

图2是现有CTLE调节频响示意图；

图3是根据本实用新型的一个实施例调节信号通路带宽和幅频响应的电路示意图；

图4A是根据本实用新型的一个实施例调节信号通路带宽和幅频响应的电路

时有翘起的频响曲线示意图；

图4B是根据本实用新型的一个实施例调节信号通路带宽和幅频响应的电路

时无翘起的频响曲线示意图；

图4C是根据本实用新型的一个实施例一种前一级的频响示意图；

图4D是图4A和图4C整合频响示意图；

图4E是根据本发明的一个实施例一种前一级频响下本级频响翘起变化以及前后级综合频响示意图；

图4F是根据本发明的一个实施例另一种前一级频响下本级频响翘起变化以及前后级综合频响示意图；

图5是根据本实用新型的一个实施例可调带宽缓冲器电路示意图；以及

图6是根据本实用新型的一个实施例可调带宽缓冲器电路频响示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

本申请所涉及的晶体管可以是MOS管或双极晶体管。当晶体管是MOS管时，可以是NMOS或PMOS。本申请所涉及MOS晶体管的第一端可以是源极或漏极，第二端可以是漏极或源极，控制端可以时栅极。当本申请中晶体管为双极晶体管时，控制端可以是基极，第一端或第二端可以是集电极或发射极。

以下以MOS晶体管为例进行描述。

图3是根据本实用新型的一个实施例调节信号通路带宽和幅频响应的电路示意图，如图3所示。为了方便说明，本申请中晶体管302和303的尺寸相同，晶体管304、305、306和307的尺寸相同。电阻308、309、3010、3011的大小相同，都为R₀。电感3012和3013的大小相同，都为L₀。下一级电路的等效电容和电路的寄生电容之和3014和3015的大小相同，都为C₀。如本领域技术人员所知，根据实际需要，它们的大小可以不同。

图3中，输入差分信号300(即输入信号V_in)，分别耦合至输入晶体管302 和303，302和303的第二端经电流源301(电流I₀)接地，其中输入晶体管302 和303的小信号跨导为g_m0。

根据一个实施例，晶体管304和晶体管305的控制端彼此耦合，晶体管306 和晶体管307的控制端彼此耦合。晶体管304和306的第二端耦合至晶体管302 的第一端，晶体管305和307的第二端耦合至晶体管303的第一端。晶体管304、 305、306和307的第一端分别耦合至电阻308、309、3010和3011的第二端。其中，电阻308、309、3010和3011可以是电路的负载电阻。电阻3010和3011 的第一端分别耦合至电感3012和3013的第二端。在一些实施例中，电阻308、 309，电感3012、3013的第一端可以分别接入相同或不同的参考电压。

根据一个实施例，晶体管304和晶体管305的第一端之间耦合有寄生电容 3015，晶体管306和晶体管307的第一端之间耦合有寄生电容3014。其中，电容3015和电容3014是下一级电路的等效电容和电路的寄生电容。

其中，输入单元包括：晶体管302、303和电流源，低频放大单元包括：晶体管304、305、电阻308、309，高频放大单元包括：晶体管306、307、电阻3010、 3011、电感3012和3013。加法单元包括：加法器3024。

根据一个实施例，流经晶体管304和305的电流为I1，流经晶体管306和 307的电流为I2，晶体管304和305控制端电压为V_x，晶体管306和307控制端电压为V_y。晶体管304和305第一端之间的输出电压为V_out1，晶体管306和 307第一端之间的输出电压为V_out2。晶体管304和305第一端以及晶体管306和 307第一端均耦合至高速模拟加法器3024，以对V_out1和V_out2进行加法操作。高速模拟加法器3024的输出为V_out，其中高速模拟加法器3024增益设为G。

根据一个实施例，交流输入信号300(V_in)经过输入晶体管对302和303的电压-电流转换，生成正负电流对；此对电流会分别流经管304，305，和晶体管306，307，其中，流经晶体管304，305的交流电流相同，流经306，307的交流电流相同。此处不妨假设前述交流电流的比值与直流电流相同，即分流比例为： I₁/(0.5*I₀)和I₂/(0.5*I₀)，且I₁+I₂＝(0.5*I₀)。其中，I₁和I₂的比例可以由控制端电压V_X和V_Y控制，假设I₁/(0.5*I₀)＝a，则I₂/(0.5*I₀)＝1-a。前述的交流电流I₀按比例分到两组支路，一组支路只有负载电阻R₀，另一组支路负载电阻R₀串联了L₀。两组支路的输出分别为V_out1和V_out2，最后经过高速模拟加法器叠加得到输出信号V_out。V_in到V_out1，V_out2，V_out的传输函数表达式分别由下面各式表达：

式(1)代表低带宽支路增益，低带宽支路的传输函数只有极点

因此低带宽支路带宽受该单极点限制。式(2)代表高带宽支路增益，其高带宽支路的传输函数中包含两个极点和零点

由相关原理，当

时，传输函数的幅频响应有峰值，且其带宽也可扩展到约1.7倍。式(3)旨在说明，可以调节系数a(a在0和1之间)，控制两组支路的传输函数所占比例，从而调节V_out的幅频响应。本申请中，通过调节V_x和V_y的大小可以控制调节系数a。在一些实施例中，V_x和V_y的大小可以通过额外的控制电路图自动或手动进行调节。下面通过图示说明上述效果。

图4A是根据本实用新型的一个实施例调节信号通路带宽和幅频响应的电路

时时有翘起的频响示意图。曲线401表示了可调的最大的翘起和带宽的频响曲线，此时a＝0，即图3中第一级所有电流流经高带宽支路，此时峰值幅度为G_max。曲线403表示了可调的最低带宽，a＝1，即图3中第一级所有电流流经低带宽支路。曲线402表示0<a<1时，幅频响应，峰值幅度为G_med。

图4B是根据本实用新型的一个实施例调节信号通路带宽和幅频响应的电路

时无翘起的频响示意图。其中，曲线406、405、404分别对应频率为 f_min、f_med和f_max时，电路的输出增益。类似于图4A，系数a越大时，电路带宽越大(最大为图中f_max)，a越小带宽越小(最小为图中f_min)。实际应用中，可以根据需求选择电感L₀的取值，设置峰值幅度为G_max的大小和最大带宽f_max。可以注意到，图4A和图4B中无论如何调节系数a，调节幅频响应，其中低频增益均不变(保持为G*g_m0*R₀)。在一些实施例中，电感大小与曲线翘起值正相关，即电感越大，对高频的补偿越多。

图4C是根据本实用新型的一个实施例一种前一级的频响示意图；图4D是图4A和图4C整合频响示意图。如图4A、4C和4D所示。图4C中，其输出信号为图3中V_in，其前一级包括两种幅频响应，其带宽不同，其中曲线411是带宽较小的前一级电路的幅频响应，曲线412是带宽较大的前一级电路的幅频响应。图4D中曲线421和曲线422对应图4C中曲线411和曲线412，曲线423、424 和425对应曲线403、402和401。通过级联，本申请电路可以将带宽提高。

图4E是根据本发明的一个实施例一种前一级频响下本级频响翘起变化以及前后级综合频响示意图；图4F是根据本发明的一个实施例另一种前一级频响下本级频响翘起变化以及前后级综合频响示意图。

图4E中，曲线431是一种前一级电路的幅频响应，曲线432是本实用新型电路的幅频响应，曲线433是曲线431和曲线432级联后的幅频响应。图4F中，曲线441是一种前一级电路的幅频响应，曲线442是本实用新型电路的幅频响应，曲线443是曲线441和曲线442级联后的幅频响应。由图4E和图4F可知，如果前一级的幅频响应不同，那么本实用新型的带宽可以相应调整，适应性更强。

前述实施例中，涉及低频和高频两类支路。在一些实施例中，该放大电路中每一类支路可以包括两条或以上。根据一个实施例，高频支路的数量和低频支路的数量可以相等或不相等，例如高频支路的数量可以大于低频支路。

本申请设置了低频放大支路和高频放大支路，并且将两类支路的放大结果再叠加，增加了电路的通过带宽。本申请方案可以对前一级电路(即本电路的输入电路，未示出)的带宽或损耗进行补偿。无论前一级电路损失大小，本申请都可以进行补偿。图4A和图4B所示的本实用新型的电路，调节带宽/频响的同时不会降低中低频增益，相比于现有CTLE，功耗相同时有增益更大。现有技术通过可调电阻进行调节，噪声引入大，本申请噪声更低。

本申请进一步包括一种电子设备，包括如权前述的放大电路，以及与所述放大电路耦合的前级电路和后级电路。

本申请进一步一种带宽调节方法，包括：接收差分输入信号，并在所述差分信号的控制下将参考电流提供给低频放大单元和高频放大单元；接收针对低频和针对高频的控制信号，并根据这些控制信号来确定低频放大单元和高频放大单元对所述参考电流的分配情况，以及输出低频放大信号和高频放大信号；以及对所述低频放大信号和高频放大信号进行模拟加法操作，以输出放大信号。

本申请进一步包括一可调带宽缓冲器电路。图5是根据本实用新型的一个实施例可调带宽缓冲器电路示意图，如图5所示。

所述缓冲器电路包括：

输入单元，包括：第一输入晶体管和第二输入晶体管，配置为接收差分输入信号，并输出所述差分输入信号的变形。带宽调整单元，包括：第一反馈晶体管和第二反馈晶体管，配置为从所述输入单元接收所述差分输入信号的变形并基于其输出差分缓冲信号。第一控制单元，包括：第一开关电容阵列配置为根据第一控制信号调整所述第一控制单元的等效电容以增大所述差分缓冲信号的带宽。第二控制单元，包括：第二开关电容阵列，配置为根据第二控制信号调整所述第二控制单元的等效电容以限缩所述差分缓冲信号的带宽。电流源单元，包括：第一电流源和第二电流源，配置为向所述带宽调整单元提供参考电流。

根据一个实施例，交流输入信号V_in的两根输入线分别耦合至晶体管502和 503的控制端。晶体管502和503的第二端分别耦合至晶体管504和晶体管505 的第一端。晶体管504和505的第一端还分别耦合至晶体管505和504的控制端。晶体管504和505的第二端分别经电流源506和507接地。其中，晶体管 502、503、504、505的跨导为g_m0。

根据一个实施例，晶体管504和505的第二端之间可以设置开关电容阵列 508，该阵列可以耦合在晶体管504和505的第二端与电流源506和507之间，该阵列包括N条支路，每条支路包括通过开关彼此串联的至少两个单位电容Cu1。在一些实施例中，每条支路仅包含一个电容。在一些实施例中，开关电容阵列 508的支路通越多，带宽越大。开关电容阵列509的支路通越多，带宽越小。

根据一个实施例，晶体管502和503的第二端之间可以包括开关电容阵列509，该阵列包括M条支路，每条支路包括通过开关彼此串联的至少两个单位电容Cu2。

根据一个实施例，晶体管502和503的第二端之间包括与电容阵列509并联的下一级等效电容和寄生电容C₀，其两端的电压即输出信号Vout。

在一些实施例中，晶体管504和505各自的第二端和控制端之间包括MOS 管栅源寄生电容5012和5013，大小为C_gs。在一些实施例中，晶体管504和505 各自的第一端和控制端之间包括MOS管栅源寄生电容5014和5015，大小为C_gd。

图5所示的电路中包括了交叉耦合晶体管对504和505，提速(增加带宽) 开关电容阵列508，减速(降低带宽)电容阵列509。其中，设508电容阵列选通N路开关电容，509电容阵列选通M路开关电容。从V_in到V_out的传输函数为：

由式(4)可得，传输函数零点为

分母为二项式，满足：

其中ω0表示二项式的本征频率，Q表示二项式的品质因素。式(6)假设 Cgd≈Cgs。调控增加N可以降低式(4)零点，同时增加Q值；由相关基本原理，这两项都可以使

幅频响应高频增益增加，带宽增加。调控增加M可以降低Q值，降低带宽和高频增益。

图6所示，本实用新型的缓冲器电路可调节高频增益和带宽。其中，M较小，N较大为曲线601。M中等，N中等，为曲线602。M较小，N较大，为曲线603。实际应用中，一般宽带电路希望带宽较大且幅度随频率变化平坦。本实用新型电路可根据电路前后级的带宽，下一级电路的等效电容和电路的寄生电容大小C₀等情况，调节M和N，实现更优化的性能。

本实用新型提出了两种调节带宽和幅频响应的电路。第一个是可配置带宽/ 幅频响应的放大电路，比现有的电路中低频增益更大，等效噪声性能更优；实现类似效果的同时，功耗比现有的CTLE更低。第二个是可配置带宽的缓冲器电路，可以驱动较大的电容性负载；相比于现有的缓冲器电路，本实用新型的电路可以灵活的调控增加带宽或减小带宽。

利用放大器的可分流的特性，将产生的电流分成两路，一路经过有电感的负载电阻，一路经过无电感的负载电阻；两路信号再叠加。

本实用新型的目的是提出更多优化的控制带宽/频率响应的电路。本实用新型第一项是可配置带宽/频率响应的放大器。本实用新型利用放大器的可分流的特性，将产生的电流分成两路，一路经过有电感的负载电阻，一路经过无电感的负载电阻；有电感的一路带宽更大，幅频响应可以设计成有翘起，无电感的一路带宽小，无翘起；后级再将两路信号叠加。上述结构中的分流可以通过调节电压控制分流比例，从而实现带宽/幅频响应可控的功能。

本实用新型第二项是可配置带宽/频率响应的缓冲器电路。本实用新型在现有的缓冲器输出添加交叉耦合晶体管对，另外再配合开关电容阵列，可实现灵活增加/降低带宽的功能。

本实用新型进一步涉及一种电子设备，其特征在于包括如前述的缓冲电路，以及与所述缓冲电路耦合的前级和后级电路。

上述实施例仅供说明本实用新型之用，而并非是对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本实用新型公开的范畴。

Claims (8)

1.一种缓冲器电路，其特征在于包括：

输入单元，配置为接收差分输入信号，并输出所述差分输入信号的变形；

带宽调整单元，耦合到所述输入单元，配置为从所述输入单元接收所述差分输入信号的变形并基于其输出差分缓冲信号；

第一控制单元，耦合到所述带宽调整单元，配置为根据第一控制信号调整所述第一控制单元的等效电容以增大所述差分缓冲信号的带宽；

第二控制单元，耦合到所述带宽调整单元，配置为根据第二控制信号调整所述第二控制单元的等效电容以限缩所述差分缓冲信号的带宽；

电流源单元，耦合在所述第一控制单元和地电位之间，配置为向所述带宽调整单元提供参考电流。

2.如权利要求1所述的电路，其特征在于所述输入单元包括：

第一输入晶体管和第二输入晶体管，二者第一端都耦合到电源，二者控制端分别耦合到差分输入信号的两条输入线，二者的第二端分别耦合到差分输出信号的两条输出线。

3.如权利要求2所述的电路，其特征在于所述带宽调整单元包括：

第一反馈晶体管和第二反馈晶体管，二者的第一端分别耦合至所述第一输入晶体管和所述第二输入晶体管的第二端，二者的第二端耦合到所述第一控制单元，并且所述第一反馈晶体管的第一端还耦合到所述第二反馈晶体管的控制端，所述第二反馈晶体管的第一端还耦合至所述第一反馈晶体管控制端。

4.如权利要求3所述的电路，其特征在于所述第一控制单元包括：

第一开关电容阵列，其耦合在所述第一反馈晶体管和所述第二反馈晶体管的第二端之间，包括多条第一电容性支路，每条所述第一电容性支路中的开关接收第一控制信号以控制该条第一电容性支路的工作状态。

5.如权利要求3所述的电路，其特征在于所述第二控制单元包括：

第二开关电容阵列，其耦合在所述第一输入晶体管和所述第二输入晶体管的第一端之间，包括多条第二电容性支路，每条所述第二电容性支路中的开关接收第二控制信号以控制该条第二电容性支路的工作状态。

6.如权利要求4所述的电路，其特征在于所述电流源单元包括：

第一电流源，其一端耦合至所述第一电容性支路的第一端以及所述第一反馈晶体管的第二端，其另一端接地；

第二电流源，其一端耦合至所述第一电容性支路的第二端以及所述第二反馈晶体管的第二端，其另一端接地。

7.如权利要求4或5所述的电路，其特征在于

每条所述第一电容性支路包括至少两个串联的第一电容以及耦合在所述第一电容之间的开关；或

每条所述第二电容性支路包括至少两个串联的第二电容以及耦合在所述第二电容之间的开关。

8.一种电子设备，其特征在于包括如权利要求1-7中任一所述的缓冲器电路，以及与所述缓冲电路耦合的前级和后级电路。

Images