CN105743448A - 一种用于Gm-C滤波器的可调的高线性度跨导放大器结构 - Google Patents

Abstract

本发明公开了一种用于Gm?C滤波器的可调的高线性度跨导放大器结构，包括OTA电路，所述OTA电路包括预衰减级、输入级和输出级，所述OTA电路连接有一共模反馈电路；所述预衰减级采取二极管连接为负载的共源级结构，用于对输入信号进行衰减，以提高跨导放大器的线性度；所述输入级采取交叉耦合结构以抵消三次谐波失真项；所述输出级采取源级退化电流镜结构，实现跨导值的调节；本发明OTA结构可以减小差分OTA结构会受到奇次谐波失真项的影响而产生非线性失真，该结构的跨导放大器结构在调节过程中可以维持较高的线性度，提高了滤波器的动态范围，使其更具通用性，满足了在可调滤波器中的应用。

Description

一种用于Gm-C滤波器的可调的高线性度跨导放大器结构

技术领域

本发明属于滤波器领域，特别涉及一种用于Gm-C滤波器的可调的高线性度跨导放大器结构。

背景技术

在对于Gm-C滤波器的设计中，跨导放大器(OTA)作为Gm-C滤波器中唯一的有源模块，它的性能好坏直接影响滤波器的性能。在Gm-C滤波器中应用的OTA主要关注他的线性度和调谐能力。OTA的线性度决定了滤波器的动态范围，同时跨导值在调节过程中线性度往往也会变差。

跨导放大器是一种将电压信号转变为电流信号的放大器，理想的OTA可以看做电压控制的电流源，输出阻抗无限大。它最基本的结构主要包括如图1所示的单端跨导运算放大器、如图2所示的差分跨导运算放大器和如图3所示的伪差分跨导运算放大器。其中，单端跨导放大器由一个单独工作于饱和区的MOS管构成，利用MOS管本身的跨导值作为跨导放大器的跨导，将加在MOS管栅端的输入电压转换为漏极电流输出。但其存在输出阻抗小，线性度低，增益小等缺点。差分结构OTA由工作于饱和区的M1、M2和尾电流I_SS组成，它较单端OTA性能有了很大改善，特别是消除信号的偶次谐波失真项。伪差分OTA结构相较于全差分电路，少了尾电流，共模稳定性较差，因此在许多OTA结构的设计中，通常采取全差分式的电路结构。但是差分OTA结构会受到奇次谐波失真项的影响而产生非线性失真。

发明内容

针对上述现有技术，为了减小差分OTA结构会受到奇次谐波失真项的影响而产生非线性失真，本发明提出一种用于Gm-C滤波器的可调的高线性度跨导放大器结构，该结构的跨导放大器结构在调节过程中可以维持较高的线性度，提高了滤波器的动态范围，使其更具通用性。

为了解决上述技术问题，本发明提出的一种用于Gm-C滤波器的可调的高线性度跨导放大器结构，包括OTA电路，所述OTA电路包括预衰减级、输入级和输出级，所述OTA电路连接有一共模反馈电路；所述预衰减级采取二极管连接为负载的共源级结构，用于对输入信号进行衰减，以提高跨导放大器的线性度；所述输入级采取交叉耦合结构以抵消三次谐波失真项；所述输出级采取源级退化电流镜结构，实现跨导值的调节；所述预衰减级的电路包括2个NMOS管和2个PMOS管，2个NMOS管是MN1和MN2，2个PMOS管是MP1和 MP2；所述输入级的电路包括8个NMOS管，即MN3、MN4、MN5、MN6、MN7、MN8、MN9和MN10；所述输出级的电路包括8个PMOS管和4个NMOS管，所述8个PMOS管是MP3、MP4、MP5、MP6、MP7、MP8、MP9和MP10，所述4个NMOS管是MN11、MN12、MN13和MN14；上述预衰减级电路、输入级电路和输出级电路中各器件的连接关系如下：

6个PMOS管MP1、MP2、MP3、MP4、MP7、MP8的源衬端以及4个PMOS管MP5、MP6、MP9、MP10的衬端接电源电压；8个NMOS管MN1、MN2、MN7、MN8、MN9、MN10、MN13、MN14的源衬端以及6个NMOS管MN3、MN4、MN5、MN6、MN11、MN12的衬端接地；NMOS管MN1的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管MN2的栅端接入电压V_ip，作为OTA电路正的输入端；2个PMOS管MP3、MP4的栅端相连，接到偏置电压v_tunmax，2个PMOS管MP7、MP8栅端相连，接到调节电压V_tun用于实现跨导值的调节，2个PMOS管MP1、MP2栅漏短接形成自偏置，2个PMOS管MP5、MP9栅端相连，连接到PMOS管MP5的漏端，MP6、MP10栅端相连，连接到PMOS管MP6的漏端；2个NMOS管MN3、MN5栅端相连，接到NMOS管M1的漏端，2个NMOS管MN4、MN6栅端相连，接到NMOS管M2的漏端，4个NMOS管MN7、MN8、MN9、MN10的栅端相连，接到偏置电压V_b1，2个NMOS管MN11、MN12的栅端相连，接到偏置电压V_b2，2个NMOS管MN13、MN14栅端相连，接在由共模反馈电路反馈的偏置电压V_cm；PMOS管MP3的漏端与PMOS管MP5的源端相连接，PMOS管MP4的漏端与PMOS管MP6的源端相连接，PMOS管MP7的漏端与PMOS管MP9的源端相连接，PMOS管MP8的漏端与PMOS管MP10的源端相连接；2个NMOS管MN3、MN4的源端与2个NMOS管MN7、MN8的漏端相连接，2个NMOS管MN5、MN6的源端与2个NMOS管MN9、MN10的漏端相连接，NMOS管MN11的源端与NMOS管MN13的漏端相连接，NMOS管MN12的源端与NMOS管MN14的漏端相连接。PMOS管MP1的漏端与NMOS管MN1的漏端相连接，PMOS管MP2的漏端与NMOS管MN2的漏端相连接，PMOS管MP6的漏端与NMOS管MN3、MN6的漏端相连接，PMOS管MP5的漏端与NMOS管MN4、MN5的漏端相连接，PMOS管MP9的漏端与NMOS管MN11的漏端相连接，作为OTA电路负的输出端V_on，PMOS管MP10的漏端与NMOS管MN12的漏端相连接，作为OTA电路正的输出端V_op。

所述OTA电路负的输出端V_on和OTA电路正的输出端V_op分别与所述共模反馈电路的正、负输入端连接，所述共模反馈电路用来控制输出信号的共模电平，所述共模反馈电路包括6个PMOS管和8个NMOS管，所述6个PMOS管MP11、MP12、MP13、MP14、MP15和MP16，所述8个NMOS管MN15、MN16、MN17、MN18、MN19、MN20、MN21和MN22；所述共模反馈电路中各器件之间及所述共模反馈电路与所述OTA电路的连接关系如下：

3个PMOS管MP11、MP12、MP15的源衬端以及3个PMOS管MP13、MP14、MP16的衬端接电源电压；3个NMOS管MN19、MN20、MN22的源衬端以及5个NMOS管MN15、MN16、MN17、 MN18、MN21的衬端接地；NMOS管MN15的栅端接入OTA电路的输出电压V_on，作为共模反馈电路负的输入端，NMOS管MN16的栅端接入OTA电路的输出电压V_op，作为共模反馈电路正的输入端；2个NMOS管MN17、MN18栅端相连，接到参考电压V_ref，2个NMOS管MN19、MN20栅端相连，接到偏置电压V_b1，NMOS管MN21栅端接到偏置电压V_b2，NMOS管MN22栅端接到NMOS管MN21的漏端，该NMOS管MN21的漏端电压V_cm作为反馈电压反馈到OTA电路，用来调节输出信号的共模电平；2个PMOS管MP11、MP12的栅端相连，接到偏置电压v_tunmax，PMOS管MP15的栅端接到调节电压V_tun，2个PMOS管MP13、MP14栅漏短接形成自偏置，PMOS管MP16栅端与PMOS管MP14栅端相连；PMOS管MP13的漏端与NMOS管MN17、MN18的漏端相连接，PMOS管MP14的漏端与NMOS管MN15、MN16的漏端相连接，PMOS管MP16的漏端与NMOS管MN21的漏端相连接；PMOS管MP11的漏端与PMOS管MP13的源端相连接，PMOS管MP12的漏端与PMOS管MP14的源端相连接，PMOS管MP15的漏端与PMOS管MP16的源端相连接；2个NMOS管MN15、MN17的源端与NMOS管MN19的漏端相连接，2个NMOS管MN16、MN18的源端与NMOS管MN20的漏端相连接，NMOS管MN21的源端与NMOS管MN22的漏端相连接。

与现有技术相比，本发明的有益效果是：该新型跨导放大器(OTA)结构，在调节过程中具有较高的线性度，满足了在可调滤波器中的应用。

附图说明

图1是现有技术中单端跨导运算放大器结构；

图2是现有技术中差分跨导运算放大器结构；

图3是现有技术中伪差分跨导运算放大器结构；

图4是本发明中的OTA电路；

图5是本发明中的共模反馈电路。

具体实施方式

下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体实施例仅对本发明进行解释说明，并不用以限制本发明。

如图4所示，本发明提出的一种用于Gm-C滤波器的可调的高线性度跨导放大器结构，包括OTA电路和一共模反馈电路。

所述OTA电路包括预衰减级、输入级和输出级，所述预衰减级采取二极管连接为负载的共源级结构，用于对输入信号进行衰减，以提高跨导放大器的线性度。所述输入级采取交叉耦合结构以抵消三次谐波失真项；所述输出级采取源级退化电流镜结构，以实现在跨导值变化过程中维持高的线性度。

所述预衰减级的电路包括2个NMOS管和2个PMOS管，2个NMOS管是MN1和MN2，2个PMOS管是MP1和MP2。

所述输入级的电路包括8个NMOS管，即MN3、MN4、MN5、MN6、MN7、MN8、MN9和MN10。

所述输出级采取源级退化电流镜(SDCM)的结构实现跨导值的调节，所述输出级的电路包括8个PMOS管和4个NMOS管，所述8个PMOS管是MP3、MP4、MP5、MP6、MP7、MP8、MP9和MP10，所述4个NMOS管是MN11、MN12、MN13和MN14。

上述预衰减级电路、输入级电路和输出级电路中各器件的连接关系如下：

6个PMOS管MP1、MP2、MP3、MP4、MP7、MP8的源衬端以及4个PMOS管MP5、MP6、MP9、MP10的衬端接电源电压；

8个NMOS管MN1、MN2、MN7、MN8、MN9、MN10、MN13、MN14的源衬端以及6个NMOS管MN3、MN4、MN5、MN6、MN11、MN12的衬端接地；

NMOS管MN1的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管MN2的栅端接入电压V_ip，作为OTA电路正的输入端；

2个PMOS管MP3、MP4的栅端相连，接到偏置电压v_tunmax，2个PMOS管MP7、MP8栅端相连，接到调节电压V_tun用于实现跨导值的调节，2个PMOS管MP1、MP2栅漏短接形成自偏置，2个PMOS管MP5、MP9栅端相连，连接到PMOS管MP5的漏端，MP6、MP10栅端相连，连接到PMOS管MP6的漏端；

2个NMOS管MN3、MN5栅端相连，接到NMOS管M1的漏端，2个NMOS管MN4、MN6栅端相连，接到NMOS管M2的漏端，4个NMOS管MN7、MN8、MN9、MN10的栅端相连，接到偏置电压V_b1，2个NMOS管MN11、MN12的栅端相连，接到偏置电压V_b2，2个NMOS管MN13、MN14栅端相连，接在由共模反馈电路反馈的偏置电压V_cm；

PMOS管MP3的漏端与PMOS管MP5的源端相连接，PMOS管MP4的漏端与PMOS管MP6的源端相连接，PMOS管MP7的漏端与PMOS管MP9的源端相连接，PMOS管MP8的漏端与PMOS管MP10的源端相连接；

2个NMOS管MN3、MN4的源端与2个NMOS管MN7、MN8的漏端相连接，2个NMOS管MN5、MN6的源端与2个NMOS管MN9、MN10的漏端相连接，NMOS管MN11的源端与NMOS管MN13的漏端相连接，NMOS管MN12的源端与NMOS管MN14的漏端相连接。

PMOS管MP1的漏端与NMOS管MN1的漏端相连接，PMOS管MP2的漏端与NMOS管MN2的漏端相连接，PMOS管MP6的漏端与NMOS管MN3、MN6的漏端相连接，PMOS管MP5的漏端与NMOS管MN4、MN5的漏端相连接，PMOS管MP9的漏端与NMOS管MN11的漏端相连接，作为OTA电路负的输出端V_on，PMOS管MP10的漏端与NMOS管MN12的漏端相连接，作为 OTA电路正的输出端V_op。

所述OTA电路负的输出端V_on和OTA电路正的输出端V_op分别与所述共模反馈电路的正、负输入端连接。

如图5所示，所述共模反馈电路用来控制输出信号的共模电平，所述共模反馈电路包括6个PMOS管和8个NMOS管，所述6个PMOS管MP11、MP12、MP13、MP14、MP15和MP16，所述8个NMOS管MN15、MN16、MN17、MN18、MN19、MN20、MN21和MN22。

所述共模反馈电路中各器件之间及所述共模反馈电路与所述OTA电路的连接关系如下：

3个PMOS管MP11、MP12、MP15的源衬端以及3个PMOS管MP13、MP14、MP16的衬端接电源电压；

3个NMOS管MN19、MN20、MN22的源衬端以及5个NMOS管MN15、MN16、MN17、MN18、MN21的衬端接地；

NMOS管MN15的栅端接入OTA电路的输出电压V_on，作为共模反馈电路负的输入端，NMOS管MN16的栅端接入OTA电路的输出电压V_op，作为共模反馈电路正的输入端；

2个NMOS管MN17、MN18栅端相连，接到参考电压V_ref，2个NMOS管MN19、MN20栅端相连，接到偏置电压V_b1，NMOS管MN21栅端接到偏置电压V_b2，NMOS管MN22栅端接到NMOS管MN21的漏端，该NMOS管MN21的漏端电压V_cm作为反馈电压反馈到OTA电路，用来调节输出信号的共模电平；

2个PMOS管MP11、MP12的栅端相连，接到偏置电压v_tunmax，PMOS管MP15的栅端接到调节电压V_tun，2个PMOS管MP13、MP14栅漏短接形成自偏置，PMOS管MP16栅端与PMOS管MP14栅端相连；

PMOS管MP13的漏端与NMOS管MN17、MN18的漏端相连接，PMOS管MP14的漏端与NMOS管MN15、MN16的漏端相连接，PMOS管MP16的漏端与NMOS管MN21的漏端相连接；

PMOS管MP11的漏端与PMOS管MP13的源端相连接，PMOS管MP12的漏端与PMOS管MP14的源端相连接，PMOS管MP15的漏端与PMOS管MP16的源端相连接；

2个NMOS管MN15、MN17的源端与NMOS管MN19的漏端相连接，2个NMOS管MN16、MN18的源端与NMOS管MN20的漏端相连接，NMOS管MN21的源端与NMOS管MN22的漏端相连接。

以下对本发明用于Gm-C滤波器的可调的高线性度跨导放大器结构的结构进行原理分析。

跨导放大器作为非线性系统，对于输入信号V_in，其输出可以表示为

$i_O=I_{OS}+\underset{i=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}{a}_i{v}_{in}^i+\underset{i=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}{a}_i{v}_{ip}^i+\underset{i=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}\underset{j=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}{c}_{ij}{v}_1^i{v}_2^j$

为了提高跨到运算放大器的线性度，可以衰减输入信号k倍，使得输出变为

$i_O=I_{OS}+\underset{i=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}{k}^i{a}_i{v}_{in}^i+\underset{i=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}{k}^i{a}_i{v}_{ip}^i+\underset{i=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}\underset{j=1}{\overset{\mathrm{\∞}}{\mathrm{\Σ}}}{k}^{i+j}{c}_{ij}{v}_1^i{v}_2^j$

其中α_i为i次谐波系数，基于此，本发明对输入信号进行衰减，预衰减电路由2个NMOS管MN1、MN2，2个PMOS管MP1、MP2组成，MN1与MN2、MP1与MP2尺寸相同并相互匹配。设置所有管子工作在饱和区，忽略沟道长度调制效应，根据标准平方律公式，流经MN1、MN2、MP1、MP2的电流为

$I_{MN}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}{\left(\frac{W}{L}\right)}_N{(V_{in}-V_{thn})}^2$

$I_{MP}=\frac{1}{2}{\mathrm{\μ}}_p{C}_{ox}{\left(\frac{W}{L}\right)}_P{(V_{dd}-V_1-V_{thp})}^2$

其中，μ_n、μ_p分别为NMOS管、PMOS管的载流子迁移率，C_OX为单位面积的栅氧化层电容，为MOS晶体管的宽长比，V₁为PMOS管漏端电压，V_thn为NMOS管的阈值电压，V_thP为PMOS管的阈值电压，由于I_MN＝I_MP，则

$\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}{\left(\frac{W}{L}\right)}_N{(V_{in}-V_{thn})}^2=\frac{1}{2}{\mathrm{\μ}}_p{C}_{ox}{\left(\frac{W}{L}\right)}_P{(V_{dd}-V_1-V_{thp})}^2$

两边同时对V_in进行微分，得到小信号增益

设置MN1、MN2、MP1、MP2的晶体管尺寸，将信号衰减k倍，提高跨导放大器的线性度。

基本的差分跨导放大器不会产生偶次谐波，但却存在着三次谐波失真项，其输出电流可以表示为

$i_{out}=\sqrt{{\mathrm{KI}}_B}{v}_{in}\sqrt{1-\frac{{\mathrm{Kv}}_{in}^2}{4I_B}}$

根据泰勒展开式得

$i_{out}=G_m{v}_{in}-\frac{{\mathrm{KG}}_m}{8I_B}{v_{in}}^3-\frac{K^2{G}_m}{128I_B^2}{v}_{in}^5$

其中I_B是差分对的尾电流，v_in为输入信号， $K=\frac{1}{2}{\mathrm{\μC}}_{ox}W/L,G_m=2\sqrt{{\mathrm{KI}}_B},$ 为了消除三次谐波失真项，本发明中采取交叉耦合结构，输出电流可以表示为

i_out＝i_1,out-i_2,out＝(i_1,DP2+i_2,DP1)-(i_1,DP1+i_2,DP2)

即 $\begin{array}{c}{i}_{out}=i_{out,DP2}-i_{out,DP1}=\left(G_{m5}-G_{m3}\right)v_{in}-\left(\frac{K_2{G}_{m5}}{8I_{B2}}-\frac{K_1{G}_{m3}}{8I_{B1}}\right)v_{in}^3\\ -\left(\frac{K_2^2{G}_{m5}}{128I_{B2}^2}-\frac{K_1^2{G}_{m3}}{128I_{B1}^2}\right)v_{in}^5\end{array},$ 因此，当时，三次谐波失真项被消除。其中i_1,out，i_2,out分别为PMOS管MP5、MP6漏端电流，i_1,DP1、i_1,DP2、i_2,DP1、i_2,DP1分别为NMOS管MN3、MN5、MN4、MN6的漏端电流。I_B1,I_B2由作为尾电流源的NMOS管MN7-MN10控制，其中NMOS管MN7与MN8、MN9与MN10尺寸相同，相互匹配。

本发明采取源级退化电流镜(SDCM)的结构实现跨导值的调节，主要由PMOS管MP3-MP10组成，MP3、MP5、MP7、MP9构成SDCM1，MP4、MP6、MP8、MP10构成SDCM2，其中MP3、MP4、MP7、MP8尺寸相同，工作在线性区。MP5、MP6、MP9、MP10尺寸相同，工作于饱和区。当PMOS管MP3、MP4的栅端电压等于PMOS管MP7、MP8栅端电压，即V_tun＝V_tunmax时，由于PMOS管MP3和MP7，MP4和MP8的漏源电压相同，即V_ds(MP7)＝V_ds(MP3)，V_ds(MP8)＝V_ds(MP4)，使得SDCM的电流增益为1，随着V_tun变小，MP7、MP8的等效阻抗变小，V_ds(MP7)V_ds(MP3)，V_ds(MP8)V_ds(MP4)，电流增益变得大于1。基于此，实现了跨导放大器跨导值的调节。

共模反馈电路将输出共模电平稳定在基准电压V_ref，其中NMOS管MN13，MN14与MN22构成电流镜，PMOS管MP12，MP14，MP15，MP16构成SDCM3。MN13，MN14尺寸相同，相互匹配，流经MN13、MN14的电流I_cm是对MN22漏端电流I_d,MN22的镜像复制，I_d,MN22受到SDCM3的控制，是调节电压V_tun以及MP14漏端电流I_6,out的函数。同时I_cm受到SDCM1和SDCM2的影响，是V_tun以及PMOS管MP5漏端电流I_1,out，MP6漏端电流I_2,out的函数。当输出变大时，I_d,MN22变大，但由于SDCM1和SDCM2保持不变，为了补偿I_d,MN22变大，使得输 出共模电平将减小，反之亦然，只有当输出电平等于参考电压V_ref时，电路才达到平衡。

在具体工作过程中，需要外界提供一个用于调节的V_tun电压和V_ref基准电压。在实际应用到滤波器中时，可以通过调节V_tun值，来实现滤波器频点带宽的调节。

尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以作出很多变形，这些均属于本发明的保护之内。

Claims (1)

1.一种用于Gm-C滤波器的可调的高线性度跨导放大器结构，包括OTA电路，所述OTA电路包括预衰减级、输入级和输出级，其特征在于：

所述OTA电路连接有一共模反馈电路；

所述预衰减级采取二极管连接为负载的共源级结构，用于对输入信号进行衰减，以提高跨导放大器的线性度；所述输入级采取交叉耦合结构以抵消三次谐波失真项；所述输出级采取源级退化电流镜结构，实现跨导值的调节；

所述预衰减级的电路包括2个NMOS管和2个PMOS管，2个NMOS管是MN1和MN2，2个PMOS管是MP1和MP2；

所述输入级的电路包括8个NMOS管，即MN3、MN4、MN5、MN6、MN7、MN8、MN9和MN10；

所述输出级的电路包括8个PMOS管和4个NMOS管，所述8个PMOS管是MP3、MP4、MP5、MP6、MP7、MP8、MP9和MP10，所述4个NMOS管是MN11、MN12、MN13和MN14；

上述预衰减级电路、输入级电路和输出级电路中各器件的连接关系如下：

6个PMOS管MP1、MP2、MP3、MP4、MP7、MP8的源衬端以及4个PMOS管MP5、MP6、MP9、MP10的衬端接电源电压；

8个NMOS管MN1、MN2、MN7、MN8、MN9、MN10、MN13、MN14的源衬端以及6个NMOS管MN3、MN4、MN5、MN6、MN11、MN12的衬端接地；

NMOS管MN1的栅端接入电压V_in，作为OTA电路负的输入端，NMOS管MN2的栅端接入电压V_ip，作为OTA电路正的输入端；

2个PMOS管MP3、MP4的栅端相连，接到偏置电压v_tunmax，2个PMOS管MP7、MP8栅端相连，接到调节电压V_tun用于实现跨导值的调节，2个PMOS管MP1、MP2栅漏短接形成自偏置，2个PMOS管MP5、MP9栅端相连，连接到PMOS管MP5的漏端，MP6、MP10栅端相连，连接到PMOS管MP6的漏端；

2个NMOS管MN3、MN5栅端相连，接到NMOS管M1的漏端，2个NMOS管MN4、MN6栅端相连，接到NMOS管M2的漏端，4个NMOS管MN7、MN8、MN9、MN10的栅端相连，接到偏置电压V_b1，2个NMOS管MN11、MN12的栅端相连，接到偏置电压V_b2，2个NMOS管MN13、MN14栅端相连，接在由共模反馈电路反馈的偏置电压V_cm；

PMOS管MP3的漏端与PMOS管MP5的源端相连接，PMOS管MP4的漏端与PMOS管MP6的源端相连接，PMOS管MP7的漏端与PMOS管MP9的源端相连接，PMOS管MP8的漏端与PMOS管MP10的源端相连接；

2个NMOS管MN3、MN4的源端与2个NMOS管MN7、MN8的漏端相连接，2个NMOS管MN5、MN6的源端与2个NMOS管MN9、MN10的漏端相连接，NMOS管MN11的源端与NMOS管MN13的漏端相连接，NMOS管MN12的源端与NMOS管MN14的漏端相连接。

PMOS管MP1的漏端与NMOS管MN1的漏端相连接，PMOS管MP2的漏端与NMOS管MN2的漏端相连接，PMOS管MP6的漏端与NMOS管MN3、MN6的漏端相连接，PMOS管MP5的漏端与NMOS管MN4、MN5的漏端相连接，PMOS管MP9的漏端与NMOS管MN11的漏端相连接，作为OTA电路负的输出端V_on，PMOS管MP10的漏端与NMOS管MN12的漏端相连接，作为OTA电路正的输出端V_op。

所述OTA电路负的输出端V_on和OTA电路正的输出端V_op分别与所述共模反馈电路的正、负输入端连接，所述共模反馈电路用来控制输出信号的共模电平。图5为共模反馈电路，包括6个PMOS管MP11、MP12、MP13、MP14、MP15、MP16，8个NMOS管MN15、MN16、MN17、MN18、MN19、MN20、MN21、MN22；

所述共模反馈电路中各器件之间及所述共模反馈电路与所述OTA电路的连接关系如下：

3个PMOS管MP11、MP12、MP15的源衬端以及3个PMOS管MP13、MP14、MP16的衬端接电源电压；

3个NMOS管MN19、MN20、MN22的源衬端以及5个NMOS管MN15、MN16、MN17、MN18、MN21的衬端接地；

NMOS管MN15的栅端接入OTA电路的输出电压V_on，作为共模反馈电路负的输入端，NMOS管MN16的栅端接入OTA电路的输出电压V_op，作为共模反馈电路正的输入端；

2个NMOS管MN17、MN18栅端相连，接到参考电压V_ref，2个NMOS管MN19、MN20栅端相连，接到偏置电压V_b1，NMOS管MN21栅端接到偏置电压V_b2，NMOS管MN22栅端接到NMOS管MN21的漏端，该NMOS管MN21的漏端电压V_cm作为反馈电压反馈到OTA电路，用来调节输出信号的共模电平；

2个PMOS管MP11、MP12的栅端相连，接到偏置电压v_tunmax，PMOS管MP15的栅端接到调节电压V_tun，2个PMOS管MP13、MP14栅漏短接形成自偏置，PMOS管MP16栅端与PMOS管MP14栅端相连；

PMOS管MP13的漏端与NMOS管MN17、MN18的漏端相连接，PMOS管MP14的漏端与NMOS管MN15、MN16的漏端相连接，PMOS管MP16的漏端与NMOS管MN21的漏端相连接；

PMOS管MP11的漏端与PMOS管MP13的源端相连接，PMOS管MP12的漏端与PMOS管MP14的源端相连接，PMOS管MP15的漏端与PMOS管MP16的源端相连接；

2个NMOS管MN15、MN17的源端与NMOS管MN19的漏端相连接，2个NMOS管MN16、MN18的源端与NMOS管MN20的漏端相连接，NMOS管MN21的源端与NMOS管MN22的漏端相连接。