CN107666312A - 一种宽输入电压范围高线性度cmos跨导单元电路 - Google Patents

一种宽输入电压范围高线性度cmos跨导单元电路 Download PDF

Info

Publication number
CN107666312A
CN107666312A CN201711100049.4A CN201711100049A CN107666312A CN 107666312 A CN107666312 A CN 107666312A CN 201711100049 A CN201711100049 A CN 201711100049A CN 107666312 A CN107666312 A CN 107666312A
Authority
CN
China
Prior art keywords
pmos
source
nmos tube
current
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711100049.4A
Other languages
English (en)
Other versions
CN107666312B (zh
Inventor
白春风
王洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201711100049.4A priority Critical patent/CN107666312B/zh
Publication of CN107666312A publication Critical patent/CN107666312A/zh
Application granted granted Critical
Publication of CN107666312B publication Critical patent/CN107666312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种宽输入电压范围高线性度CMOS跨导单元电路,其包括偏置恒定电流源、差分输入级,以及输出电流镜,所述偏置恒定电流源包括第一PMOS管M4a、与第一PMOS管M4a匹配的第二PMOS管M5a、第三PMOS管M5b和与第三PMOS管M5b匹配的第四PMOS管M4b,所述差分输入级包括第五PMOS管M1a、与第五PMOS管M1a匹配的第六PMOS管M6a、第七PMOS管M6b和与第七PMOS管M6b匹配的第八PMOS管M1b,所述输出电流镜包括镜像对称的第一电流镜和第二电流镜,所述第一电流镜包括第一NMOS管M3a和第二NMOS管M2a,所述第二电流镜包括第三NMOS管M2b和第四NMOS管M3b。本发明具有共模输入范围宽、线性度高的特点,并且其跨导值可以调谐,能够用于实现增益可变的高线性度放大器、可调谐的Gm‑C积分器等。

Description

一种宽输入电压范围高线性度CMOS跨导单元电路
技术领域
本发明涉及模拟集成电路设计领域,具体涉及一种宽输入电压范围高线性度CMOS跨导单元电路。
背景技术
随着CMOS制造技术的快速进步,器件的特征尺寸不断减小,同时电源电压也不断降低,导致采用经典的差分对实现的跨导单元的共模输入电压范围受到限制。通常我们在差分对结构中引入源极退化电阻来改善跨导单元的线性度,在此基础上增强输入MOS对管的跨导并增加退化深度,还可以进一步改善跨导单元的线性度,但是它同样面临共模输入电压范围受限制的问题。
参见图1所示,是一个传统的基于源极退化-跨导提升原理的高线性度跨导单元的电路结构,M1管的源极电压跟随输入电压的变化,因此输入电压在电阻2R1上转化为电流,这个电流的绝大部分被M2管吸收并通过由M2管和M3管组成的电流镜电路镜像至输出端。这个经典跨导单元的等效跨导近似等于1/R1,因此可以获得确知的跨导值和高线性度性能。其最大共模输入电压可以表示为:VDD-Vdsat4-Vgs1,其中VDD表示电源电压,Vdsat4表示M4管的漏源饱和电压,Vgs1表示M1管的栅源电压。目前主流CMOS制造工艺的电源电压已降至1.8V、1.2V甚至以下,阈值电压和漏源饱和压降却不能同比例下降,因此留给输入电压的空间越来越小。实际上,共模输入电压的最大值是达不到VDD-Vdsat4-Vgs1这个值的,因为当M4漏源电压接近Vdsat4时,M4管的输出跨导开始增大,导致经M2管-M3管镜像至输出的电流增大。此时的等效跨导增大,但是不再主要由无源电阻决定,因此跨导的线性度恶化。
采用轨到轨运算放大器等固然可以实现大输入范围的线性跨导单元,但是功耗和硬件代价都很大,不符合日益复杂庞大的片上系统对基本模块低功耗和紧凑面积的要求。因此,对传统结构进行改进以获取更宽的输入范围是有重要意义的。
现代无线接收机设计中,对跨导单元输入范围的要求很高,因为普遍采用的基于复数信号处理原理的镜像抑制接收机中的滤波器和可变增益放大器需要同时处理输入信号和镜像信号,这对滤波器和可变增益放大器提出了高输入动态范围的要求,即共模输入电压范围宽、线性度高。随着无线通信技术的发展,信号带宽日益增加,Gm-C积分器逐渐成为实现滤波器的必要模块;此外,在线性跨导单元的输出端添加一个无源电阻即可实现一个高功耗效率高输入阻抗高线性度的可变增益放大器。
发明内容
本发明的发明目的是提供一种宽输入电压范围高线性度CMOS跨导单元电路,具有共模输入范围宽、线性度高的特点,并且其跨导值可以调谐,能够用于实现增益可变的高线性度放大器、可调谐的Gm-C积分器等。
为达到上述发明目的,本发明采用的技术方案是:一种宽输入电压范围高线性度CMOS跨导单元电路,其包括偏置恒定电流源、差分输入级,以及,
所述偏置恒定电流源包括第一PMOS管M4a、与第一PMOS管M4a匹配的第二PMOS管M5a、第三PMOS管M5b和与第三PMOS管M5b匹配的第四PMOS管M4b,所述第一PMOS管M4a、第二PMOS管M5a、第三PMOS管M5b和第四PMOS管M4b的源极接电源VDD,所述第一PMOS管M4a的栅极与第二PMOS管M5a的栅极相连并共同连接到第一电流源I2a的输出端,所述第三PMOS管M5b的栅极与第四PMOS管M4b的栅极相连并共同连接到第二电流源I2b的输出端,所述第一PMOS管M4a与第四PMOS管M4b镜像对称,所述第二PMOS管M5a与第三PMOS管M5b镜像对称;
所述差分输入级包括第五PMOS管M1a、与第五PMOS管M1a匹配的第六PMOS管M6a、第七PMOS管M6b和与第七PMOS管M6b匹配的第八PMOS管M1b,所述第五PMOS管M1a的源极连接到第一PMOS管M4a的漏极,漏极连接到第三电流源I1a的输出端,所述第六PMOS管M6a的源极连接到第二PMOS管M5a的漏极,漏极连接到第一电流源I2a的输出端,所述第七PMOS管M6b的源极连接到第三PMOS管M5b的漏极,漏极连接到第二电流源I2b的输出端,所述第八PMOS管M1b的源极连接到第四PMOS管M4b的漏极,漏极连接到第四电流源I1b的输出端,所述第五PMOS管M1a和第六PMOS管M6a的栅极共同连接到第一输入端,所述第七PMOS管M6b和第八PMOS管M1b的栅极共同连接到第二输入端,所述第五PMOS管M1a与第八PMOS管M1b镜像对称,所述第六PMOS管M6a与第七PMOS管M6b镜像对称;
所述第五PMOS管M1a与第一PMOS管M4a的连接的路径和第八PMOS管M1b与第四PMOS管M4b的连接的路径之间设有电阻2R1;
所述输出电流镜包括镜像对称的第一电流镜和第二电流镜,所述第一电流镜包括第一NMOS管M3a和第二NMOS管M2a,所述第二电流镜包括第三NMOS管M2b和第四NMOS管M3b,所述第一NMOS管M3a的漏极连接到第一输出端Iout+,源极接地,所述第二NMOS管M2a的漏极连接到第五PMOS管M1a与第一PMOS管M4a的连接的路径上,源极接地,所述第三NMOS管M2b的漏极连接到第八PMOS管M1b与第四PMOS管M4b的连接的路径上,源极接地,所述第四NMOS管M3b的漏极连接到第二输出端Iout-,源极接地。
优选地,所述第一PMOS管M4a与第二PMOS管M5a的尺寸比例等于第三电流源I1a的偏置电流和输出偏置电流之和与第一电流源I2a的偏置电流的比值;
所述第四PMOS管M4b与第三PMOS管M5b的尺寸比例等于第四电流源I1b的偏置电流和输出偏置电流之和与第二电流源I2b的偏置电流的比值。
优选地,所述第五PMOS管M1a与第六PMOS管M6a的尺寸比例等于第三电流源I1a与第一电流源I2a的偏置电流的比值;
所述第八PMOS管M1b与第七PMOS管M6b的尺寸比例等于第四电流源I1b与第二电流源I2b的偏置电流的比值。
优选地,所述第一NMOS管M3a和第二NMOS管M2a的尺寸比例为1:1;
所述第三NMOS管M2b和第四NMOS管M3b的尺寸比例为1:1。
本发明的工作原理为:本发明的第六PMOS管M6a(或者第七PMOS管M6b)的源极电压跟随第五PMOS管M1a(或者第八PMOS管M1b)的源极电压,进而,只要第一PMOS管M4a(或者第四PMOS管M4b)与第二PMOS管M5a(或者第三PMOS管M5b)之间是匹配的,第一PMOS管M4a(或者第四PMOS管M4b)的偏置电流就不受其漏极电压变化影响,这是因为第二PMOS管M5a(或者第三PMOS管M5b)的栅极电压会自动调整以使其偏置电流等于第一电流源I2a(或者第二电流源I2b)的偏置电流,即:只要实现第一电流源I2a(或者第二电流源I2b)的PMOS管没有进入线性区,第一PMOS管M4a(或者第四PMOS管M4b)的偏置电流就不受输入电压变化影响,因而获取了更宽的输入范围。
由于上述技术方案运用,本发明与现有技术相比具有下列优点:
1.本发明通过加入第六PMOS管M6a(或者第七PMOS管M6b)以及第二PMOS管M5a(或者第三PMOS管M5b),由于第二PMOS管M5a(或者第三PMOS管M5b)的栅极电压会自动调整以使其偏置电流等于第一电流源I2a(或者第二电流源I2b)的偏置电流,只要实现第一电流源I2a(或者第二电流源I2b)的PMOS管没有进入线性区,第一PMOS管M4a(或者第四PMOS管M4b)的偏置电流就不受输入电压变化影响,从而获取了更宽的输入范围;
2.本发明具有结构简单、线性度高的特点,并且可以通过改变电阻2R1的大小调谐跨导值,能够用于实现增益可变的高线性度放大器、可调谐的Gm-C积分器等。
附图说明
图1是本发明背景技术的传统的基于源极退化-跨导提升原理的高线性度跨导单元的电路结构示意图。
图2是本发明实施例一的电路结构示意图。
图3是本发明实施例一的等效跨导与共模输入电压的关系曲线及与传统结构的比较示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述:
实施例一:
参见图2所示,一种宽输入电压范围高线性度CMOS跨导单元电路,其包括偏置恒定电流源、差分输入级,以及输出电流镜,
所述偏置恒定电流源包括第一PMOS管M4a、与第一PMOS管M4a匹配的第二PMOS管M5a、第三PMOS管M5b和与第三PMOS管M5b匹配的第四PMOS管M4b,所述第一PMOS管M4a、第二PMOS管M5a、第三PMOS管M5b和第四PMOS管M4b的源极接电源VDD,所述第一PMOS管M4a的栅极与第二PMOS管M5a的栅极相连并共同连接到第一电流源I2a的输出端,所述第三PMOS管M5b的栅极与第四PMOS管M4b的栅极相连并共同连接到第二电流源I2b的输出端,所述第一PMOS管M4a与第四PMOS管M4b镜像对称,所述第二PMOS管M5a与第三PMOS管M5b镜像对称;
所述差分输入级包括第五PMOS管M1a、与第五PMOS管M1a匹配的第六PMOS管M6a、第七PMOS管M6b和与第七PMOS管M6b匹配的第八PMOS管M1b,所述第五PMOS管M1a的源极连接到第一PMOS管M4a的漏极,漏极连接到第三电流源I1a的输出端,所述第六PMOS管M6a的源极连接到第二PMOS管M5a的漏极,漏极连接到第一电流源I2a的输出端,所述第七PMOS管M6b的源极连接到第三PMOS管M5b的漏极,漏极连接到第二电流源I2b的输出端,所述第八PMOS管M1b的源极连接到第四PMOS管M4b的漏极,漏极连接到第四电流源I1b的输出端,所述第五PMOS管M1a和第六PMOS管M6a的栅极共同连接到第一输入端,所述第七PMOS管M6b和第八PMOS管M1b的栅极共同连接到第二输入端,所述第五PMOS管M1a与第八PMOS管M1b镜像对称,所述第六PMOS管M6a与第七PMOS管M6b镜像对称;
所述第五PMOS管M1a与第一PMOS管M4a的连接的路径和第八PMOS管M1b与第四PMOS管M4b的连接的路径之间设有电阻2R1;
所述输出电流镜包括镜像对称的第一电流镜和第二电流镜,所述第一电流镜包括第一NMOS管M3a和第二NMOS管M2a,所述第二电流镜包括第三NMOS管M2b和第四NMOS管M3b,所述第一NMOS管M3a的漏极连接到第一输出端Iout+,源极接地,所述第二NMOS管M2a的漏极连接到第五PMOS管M1a与第一PMOS管M4a的连接的路径上,源极接地,所述第三NMOS管M2b的漏极连接到第八PMOS管M1b与第四PMOS管M4b的连接的路径上,源极接地,所述第四NMOS管M3b的漏极连接到第二输出端Iout-,源极接地。
本实施例中,所述第一PMOS管M4a与第二PMOS管M5a的尺寸比例等于第三电流源I1a的偏置电流和输出偏置电流之和与第一电流源I2a的偏置电流的比值;
所述第四PMOS管M4b与第三PMOS管M5b的尺寸比例等于第四电流源I1b的偏置电流和输出偏置电流之和与第二电流源I2b的偏置电流的比值。
所述第五PMOS管M1a与第六PMOS管M6a的尺寸比例等于第三电流源I1a与第一电流源I2a的偏置电流的比值;
所述第八PMOS管M1b与第七PMOS管M6b的尺寸比例等于第四电流源I1b与第二电流源I2b的偏置电流的比值。
所述第一NMOS管M3a和第二NMOS管M2a的尺寸比例为1:1;
所述第三NMOS管M2b和第四NMOS管M3b的尺寸比例为1:1。
本发明的共模输入范围下限与传统结构是一样的,是由第二NMOS管M2a(或者第三NMOS管M2b)的栅源偏置电压和第五PMOS管M1a(或者第八PMOS管M1b)的阈值电压决定的;本发明的共模输入范围上限与传统结构相比,得到了提升。理论上,只要第一电流源I2a(或者第二电流源I2b)不进入线性区,即便共模输入电压上升到迫使第一PMOS管M4a(或者第四PMOS管M4b)进入线性区,本发明仍能正常工作。
为了给出本发明的有益效果,在0.18µmCMOS工艺下同时搭建了传统的基于源极退化-跨导提升结构的线性跨导单元和本发明的线性跨导单元,对应晶体管的尺寸、支路偏置电流是一样的,额外支路的偏置电流(即第一电流源I2a和第二电流源I2b)等于第三电流源I1a(或者第四电流源I1b)的0.125倍,电源电压为1.8V。参见图3可以看到,本发明的共模输入电压范围与传统结构相比提升了约179mV。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的上述实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种宽输入电压范围高线性度CMOS跨导单元电路,其特征在于:其包括偏置恒定电流源、差分输入级,以及输出电流镜,
所述偏置恒定电流源包括第一PMOS管M4a、与第一PMOS管M4a匹配的第二PMOS管M5a、第三PMOS管M5b和与第三PMOS管M5b匹配的第四PMOS管M4b,所述第一PMOS管M4a、第二PMOS管M5a、第三PMOS管M5b和第四PMOS管M4b的源极接电源VDD,所述第一PMOS管M4a的栅极与第二PMOS管M5a的栅极相连并共同连接到第一电流源I2a的输出端,所述第三PMOS管M5b的栅极与第四PMOS管M4b的栅极相连并共同连接到第二电流源I2b的输出端,所述第一PMOS管M4a与第四PMOS管M4b镜像对称,所述第二PMOS管M5a与第三PMOS管M5b镜像对称;
所述差分输入级包括第五PMOS管M1a、与第五PMOS管M1a匹配的第六PMOS管M6a、第七PMOS管M6b和与第七PMOS管M6b匹配的第八PMOS管M1b,所述第五PMOS管M1a的源极连接到第一PMOS管M4a的漏极,漏极连接到第三电流源I1a的输出端,所述第六PMOS管M6a的源极连接到第二PMOS管M5a的漏极,漏极连接到第一电流源I2a的输出端,所述第七PMOS管M6b的源极连接到第三PMOS管M5b的漏极,漏极连接到第二电流源I2b的输出端,所述第八PMOS管M1b的源极连接到第四PMOS管M4b的漏极,漏极连接到第四电流源I1b的输出端,所述第五PMOS管M1a和第六PMOS管M6a的栅极共同连接到第一输入端,所述第七PMOS管M6b和第八PMOS管M1b的栅极共同连接到第二输入端,所述第五PMOS管M1a与第八PMOS管M1b镜像对称,所述第六PMOS管M6a与第七PMOS管M6b镜像对称;
所述第五PMOS管M1a与第一PMOS管M4a的连接的路径和第八PMOS管M1b与第四PMOS管M4b的连接的路径之间设有电阻2R1;
所述输出电流镜包括镜像对称的第一电流镜和第二电流镜,所述第一电流镜包括第一NMOS管M3a和第二NMOS管M2a,所述第二电流镜包括第三NMOS管M2b和第四NMOS管M3b,所述第一NMOS管M3a的漏极连接到第一输出端Iout+,源极接地,所述第二NMOS管M2a的漏极连接到第五PMOS管M1a与第一PMOS管M4a的连接的路径上,源极接地,所述第三NMOS管M2b的漏极连接到第八PMOS管M1b与第四PMOS管M4b的连接的路径上,源极接地,所述第四NMOS管M3b的漏极连接到第二输出端Iout-,源极接地。
2.据权利要求1所述的宽输入电压范围高线性度CMOS跨导单元电路,其特征在于:所述第一PMOS管M4a与第二PMOS管M5a的尺寸比例等于第三电流源I1a的偏置电流和输出偏置电流之和与第一电流源I2a的偏置电流的比值;
所述第四PMOS管M4b与第三PMOS管M5b的尺寸比例等于第四电流源I1b的偏置电流和输出偏置电流之和与第二电流源I2b的偏置电流的比值。
3.根据权利要求1所述的宽输入电压范围高线性度CMOS跨导单元电路,其特征在于:所述第五PMOS管M1a与第六PMOS管M6a的尺寸比例等于第三电流源I1a与第一电流源I2a的偏置电流的比值;
所述第八PMOS管M1b与第七PMOS管M6b的尺寸比例等于第四电流源I1b与第二电流源I2b的偏置电流的比值。
4.根据权利要求1所述的宽输入电压范围高线性度CMOS跨导单元电路,其特征在于:所述第一NMOS管M3a和第二NMOS管M2a的尺寸比例为1:1;
所述第三NMOS管M2b和第四NMOS管M3b的尺寸比例为1:1。
CN201711100049.4A 2017-11-09 2017-11-09 一种宽输入电压范围高线性度cmos跨导单元电路 Active CN107666312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711100049.4A CN107666312B (zh) 2017-11-09 2017-11-09 一种宽输入电压范围高线性度cmos跨导单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711100049.4A CN107666312B (zh) 2017-11-09 2017-11-09 一种宽输入电压范围高线性度cmos跨导单元电路

Publications (2)

Publication Number Publication Date
CN107666312A true CN107666312A (zh) 2018-02-06
CN107666312B CN107666312B (zh) 2023-09-01

Family

ID=61144260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711100049.4A Active CN107666312B (zh) 2017-11-09 2017-11-09 一种宽输入电压范围高线性度cmos跨导单元电路

Country Status (1)

Country Link
CN (1) CN107666312B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109462381A (zh) * 2018-10-25 2019-03-12 苏州大学 一种适用于深亚微米cmos工艺的运算电流放大器
CN110011627A (zh) * 2019-04-26 2019-07-12 苏州大学 一种宽输入范围高共模抑制比运算跨导放大器
CN111416585A (zh) * 2019-12-16 2020-07-14 苏州大学 一种基于自适应偏置的cmos跨导单元电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20112100A1 (it) * 2011-11-18 2013-05-19 St Microelectronics Grenoble 2 Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune
CN105141265A (zh) * 2015-09-29 2015-12-09 广西师范大学 一种增益提升的运算跨导放大器
CN105322897A (zh) * 2015-09-30 2016-02-10 天津大学 适用于tft-lcd驱动电路的增益增强型运算放大器
CN105356856A (zh) * 2015-11-03 2016-02-24 天津大学 适用于纳米尺寸下工艺不敏感的高增益两级运算放大器
CN207382286U (zh) * 2017-11-09 2018-05-18 苏州大学 一种宽输入电压范围高线性度cmos跨导单元电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20112100A1 (it) * 2011-11-18 2013-05-19 St Microelectronics Grenoble 2 Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune
CN105141265A (zh) * 2015-09-29 2015-12-09 广西师范大学 一种增益提升的运算跨导放大器
CN105322897A (zh) * 2015-09-30 2016-02-10 天津大学 适用于tft-lcd驱动电路的增益增强型运算放大器
CN105356856A (zh) * 2015-11-03 2016-02-24 天津大学 适用于纳米尺寸下工艺不敏感的高增益两级运算放大器
CN207382286U (zh) * 2017-11-09 2018-05-18 苏州大学 一种宽输入电压范围高线性度cmos跨导单元电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵双;刘云涛: "恒跨导轨对轨CMOS运算放大器的设计", 微电子学, vol. 46, no. 3 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109462381A (zh) * 2018-10-25 2019-03-12 苏州大学 一种适用于深亚微米cmos工艺的运算电流放大器
CN109462381B (zh) * 2018-10-25 2022-07-01 苏州大学 一种适用于深亚微米cmos工艺的运算电流放大器
CN110011627A (zh) * 2019-04-26 2019-07-12 苏州大学 一种宽输入范围高共模抑制比运算跨导放大器
CN110011627B (zh) * 2019-04-26 2023-10-03 苏州大学 一种宽输入范围高共模抑制比运算跨导放大器
CN111416585A (zh) * 2019-12-16 2020-07-14 苏州大学 一种基于自适应偏置的cmos跨导单元电路
CN111416585B (zh) * 2019-12-16 2024-04-12 苏州大学 一种基于自适应偏置的cmos跨导单元电路

Also Published As

Publication number Publication date
CN107666312B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN103051298B (zh) 可编程增益放大电路和可编程增益放大器
CN105141265B (zh) 一种增益提升的运算跨导放大器
CN207382286U (zh) 一种宽输入电压范围高线性度cmos跨导单元电路
CN101064497B (zh) 互补金属氧化物半导体共源共栅高增益电流电压转换器
CN103051299B (zh) 一种应用于通信系统发射端的可编程增益放大器
CN104883135B (zh) 一种电阻反馈式噪声消除宽带低噪声跨导放大器
CN107666312A (zh) 一种宽输入电压范围高线性度cmos跨导单元电路
CN104242830B (zh) 基于有源电感的可重配置超宽带低噪声放大器
CN104579184B (zh) 一种高线性度宽带巴伦低噪声放大器
Koton et al. Precision full-wave current-mode rectifier using current differencing transconductance amplifier
CN102545806A (zh) 差动放大器
CN106026954B (zh) 运算放大器频率补偿电路
Nagulapalli et al. A positive feedback-based op-amp gain enhancement technique for high-precision applications
CN101465623B (zh) 具有对称电路拓扑的差分放大器
CN103023442B (zh) 限幅放大器及其方法
CN204928758U (zh) 一种增益提升的运算跨导放大器
CN102097939B (zh) 一种电流采样电路
US10651803B2 (en) Transconductance shifted differential difference amplifier
CN106160730A (zh) 微弱信号接收前端和接收方法
CN106656078B (zh) 带电感双电源供电的运算放大器及模数转换器
CN211089594U (zh) 一种基于自适应偏置的cmos跨导单元电路
Tangsrirat Simple BiCMOS realization of full balanced voltage differencing buffered amplifier
CN105958953B (zh) 一种数据接收器
US6570446B1 (en) Method and apparatus for improving the performance of electronic devices using cross-degeneration
CN107834986A (zh) 单级ab类运算跨导放大器及模拟电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant