CN211089594U - 一种基于自适应偏置的cmos跨导单元电路 - Google Patents
一种基于自适应偏置的cmos跨导单元电路 Download PDFInfo
- Publication number
- CN211089594U CN211089594U CN201922246422.8U CN201922246422U CN211089594U CN 211089594 U CN211089594 U CN 211089594U CN 201922246422 U CN201922246422 U CN 201922246422U CN 211089594 U CN211089594 U CN 211089594U
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- pmos
- current source
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 230000003044 adaptive effect Effects 0.000 claims description 7
- 230000002349 favourable effect Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种基于自适应偏置的CMOS跨导单元电路，在宽电压范围内为跨导单元主体电路提供较为恒定的偏置电流，利用栅极电压的自适应调整和预留的较大电压回旋空间，其中偏置电压Vbias1选择较低值，使得电流源I1a刚刚能够饱和，这样，随着输入电压的升高，PMOS管M4a和PMOS管M5a进入线性区之后还能再拓展一些输入电压范围，直到PMOS管M7a也进入线性区，本实用新型的优点在于，可以获取更宽的电压输入范围，对于纳米级CMOS工艺来说是非常重要的特性，同时为跨导主体电路提供的偏置电流非常稳定，即其偏置电流对输入电压的依赖性非常小，有利于提高线性度。
Description
技术领域
本实用新型属于集成电路设计技术领域，尤其是涉及一种基于自适应偏置的CMOS跨导单元电路。
背景技术
随着CMOS制造技术的快速进步，器件的特征尺寸不断减小，同时电源电压也不断降低，导致采用经典的差分对实现的跨导单元的共模输入电压受到限制。通常我们在差分结构中引入源级退化电阻来改善跨导单元的线性度，在此基础上增强输入MOS对管的跨导并增加退化深度，还可以进一步改善跨导单元的线性度，但是它同样面临共模电压范围受限制的问题。现代无线接收机设计中，对跨导单元输入范围的要求很高，因为普遍采用的基于复数信号处理原理的镜像抑制接收机中的滤波器和可变增益放大器需要同时处理信号和镜像信号，这对滤波器和可变增益放大器提出了高输入动态范围的要求，即共模输入电压范围宽、线性度高。
如图1所示，是一个传统的基于源极退化-跨导提升原理的高线性度跨导单元的电路结构，M1管的源级电压跟随输入电压的变化，因此输入电压在电阻R1+R1上转化为电流，这个电流绝大部分被M2管吸收并通过由M2管和M3管组成的电流镜电路镜像至输出端。因此跨导单元的等效跨导约等于1/R1。
高线性度跨导单元的更精密的实现电路如图2所示，M1管源极电压等于输入电压，因此输入电压能够加载到电阻R1+R1上转化为电流，这个电流同时被M1管缓冲到输出端。这种结构的功耗和电路规模都要大得多，不符合日益复杂庞大的片上系统对基本信号处理模块(这里是跨导单元)低功耗和紧凑面积的要求。
图1和图2所示的跨导单元的最大共模输入电压均可以表示为：VDD-Vdsat-VGS1，其中VDD表示电源电压，VGS1表示M1管的栅源电压，Vdsat表示电流源的饱和压降(图1中M4管实际上就是电流源)。目前主流CMOS制造工艺的电源电压已经降至1.2V，甚至更低，阈值电压和漏源饱和压降却不能同比例下降，因此留给输入电压的空间越来越小。实际上，共模输入电压达不到这个理论值(VDD-Vdsat-VGS1)，因为当电流源(图1中M4管和图2中的IB1)的电压降接近Vdsat时，其输出阻抗已开始大幅度降低，导致输入管M1源极的等效电阻变小，因而等效跨导变大。
本专利申请人之前改进过上述问题(ZL201721486242.1-一种宽输入电压范围高线性度CMOS跨导单元电路)，本专利则是进一步优化，使得与电阻R1相连的电流源(图1中M4管和图2中的IB1)对输入电压摆幅的依赖性更低，这是通过自适应偏置电路实现的。
发明内容
本实用新型目的是提供一种基于自适应偏置的CMOS跨导单元电路，可以获取更宽的电压输入范围，对于纳米级CMOS工艺来说是非常重要的特性，同时为跨导主体电路提供的偏置电流非常稳定，即其偏置电流对输入电压的依赖性非常小，有利于提高线性度。
本实用新型的技术方案是：一种基于自适应偏置的CMOS跨导单元电路，包括跨导单元主体电路和自适应偏置电流源；
所述跨导单元主体电路包括PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M1b、PMOS管M2b、PMOS管M3b、电阻2R1、电流源I1a和电流源I1b；所述自适应偏置电流源包括PMOS管M4a、与PMOS管M4a匹配的PMOS管M5a、PMOS管M6a、PMOS管M7a、PMOS管M4b、与PMOS管M4b匹配的PMOS管M5b、PMOS管M6b、PMOS管M7b、电流源I2a、电流源I3a、电流源I2b和电流源I3b，其中PMOS管M1a与PMOS管M1b镜像对称，PMOS管M2a与PMOS管M2b镜像对称，PMOS管M3a与PMOS管M3b镜像对称，PMOS管M4a与PMOS管M4b镜像对称，PMOS管M5a与PMOS管M5b镜像对称、PMOS管M6a与PMOS管M6b镜像对称、PMOS管M7a与PMOS管M7b镜像对称；
所述PMOS管M4a的源极、PMOS管M5a的源极、PMOS管M4b的源极、PMOS管M5b的源极、电流源I3a的输入端和电流源I3b的输入端均接电源VDD；PMOS管M2a的源极、PMOS管M3a的源极、PMOS管M2b的源极、PMOS管M3b的源极、电流源I1a的输出端、电流源I2a的输出端、电流源I1b的输出端和电流源I2b的输出端均接地；
所述PMOS管M4a的栅极和PMOS管M5a的栅极相连并连接PMOS管M7a的漏极和电流源I3a的输出端；PMOS管M5a的漏极连接PMOS管M6a的源极，PMOS管M6a的栅极接PMOS管M1a的栅极和输入电压Vin+，PMOS管M6a的漏极接PMOS管M7a的源极和电流源I2a的输入端；PMOS管M1a的源极接PMOS管M2a的漏极和PMOS管M4a的漏极，PMOS管M1a的漏极接电流源I1a的输入端、PMOS管M2a的栅极和PMOS管M3a的栅极，PMOS管M3a的漏极为电流输出端Iout+；
所述PMOS管M4b的栅极和PMOS管M5b的栅极相连并连接PMOS管M7b的漏极和电流源I3b的输出端；PMOS管M5b的漏极连接PMOS管M6b的源极，PMOS管M6b的栅极接PMOS管M1b的栅极和输入电压Vin-，PMOS管M6b的漏极接PMOS管M7b的源极和电流源I2b的输入端；PMOS管M1b的源极接PMOS管M2b的漏极和PMOS管M4b的漏极，PMOS管M1b的漏极接电流源I1b的输入端、PMOS管M2b的栅极和PMOS管M3b的栅极，PMOS管M3b的漏极为电流输出端Iout-；
所述PMOS管M1a与PMOS管M4a的连接路径和PMOS管M1b与PMOS管M4b的连接路径之间设有电阻2R1，同时PMOS管M7a的栅极和PMOS管M7b的栅极接偏置电压Vbias1。
作为优选的技术方案，所述PMOS管M1a与PMOS管M6a的尺寸比例等于电流源I1a的偏置电流与电流源I2a和电流源I3a的偏置电流之差的比值，以保证PMOS管M6a的源极电压跟随PMOS管M1a的源极电压变化。
作为优选的技术方案，所述PMOS管M1b与PMOS管M6b的尺寸比例等于电流源I1b的偏置电流与电流源I2b和电流源I3b的偏置电流之差的比值，以保证PMOS管M6b的源极电压跟随PMOS管M1b的源极电压变化。
本实用新型的优点是：
1.本实用新型基于自适应偏置的CMOS跨导单元电路，可以获取更宽的电压输入范围，对于纳米级CMOS工艺来说是非常重要的特性，同时为跨导主体电路提供的偏置电流非常稳定，即其偏置电流对输入电压的依赖性非常小，有利于提高线性度。
附图说明
下面结合附图及实施例对本实用新型作进一步描述：
图1为基于源极退化-跨导提升原理的高线性度跨导单元的电路结构图；
图2为高线性度跨导单元的更精密实现的电路结构图；
图3为本实用新型基于自适应偏置的CMOS跨导单元电路图；
图4为本实用新型在交流频率为1MHz处的等效跨导与输入共模电压之间的关系的仿真曲线并与传统结构的对比示意图。
具体实施方式
实施例：参照图3所示，一种基于自适应偏置的CMOS跨导单元电路，包括跨导单元主体电路和自适应偏置电流源；所述跨导单元主体电路包括PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M1b、PMOS管M2b、PMOS管M3b、电阻2R1、电流源I1a和电流源I1b；所述自适应偏置电流源包括PMOS管M4a、与PMOS管M4a匹配的PMOS管M5a、PMOS管M6a、PMOS管M7a、PMOS管M4b、与PMOS管M4b匹配的PMOS管M5b、PMOS管M6b、PMOS管M7b、电流源I2a、电流源I3a、电流源I2b和电流源I3b，其中PMOS管M1a与PMOS管M1b镜像对称，PMOS管M2a与PMOS管M2b镜像对称，PMOS管M3a与PMOS管M3b镜像对称，PMOS管M4a与PMOS管M4b镜像对称，PMOS管M5a与PMOS管M5b镜像对称、PMOS管M6a与PMOS管M6b镜像对称、PMOS管M7a与PMOS管M7b镜像对称；
所述PMOS管M4a的源极、PMOS管M5a的源极、PMOS管M4b的源极、PMOS管M5b的源极、电流源I3a的输入端和电流源I3b的输入端均接电源VDD；PMOS管M2a的源极、PMOS管M3a的源极、PMOS管M2b的源极、PMOS管M3b的源极、电流源I1a的输出端、电流源I2a的输出端、电流源I1b的输出端和电流源I2b的输出端均接地；
所述PMOS管M4a的栅极和PMOS管M5a的栅极相连并连接PMOS管M7a的漏极和电流源I3a的输出端；PMOS管M5a的漏极连接PMOS管M6a的源极，PMOS管M6a的栅极接PMOS管M1a的栅极和输入电压Vin+，PMOS管M6a的漏极接PMOS管M7a的源极和电流源I2a的输入端；PMOS管M1a的源极接PMOS管M2a的漏极和PMOS管M4a的漏极，PMOS管M1a的漏极接电流源I1a的输入端、PMOS管M2a的栅极和PMOS管M3a的栅极，PMOS管M3a的漏极为电流输出端Iout+；
所述PMOS管M4b的栅极和PMOS管M5b的栅极相连并连接PMOS管M7b的漏极和电流源I3b的输出端；PMOS管M5b的漏极连接PMOS管M6b的源极，PMOS管M6b的栅极接PMOS管M1b的栅极和输入电压Vin-，PMOS管M6b的漏极接PMOS管M7b的源极和电流源I2b的输入端；PMOS管M1b的源极接PMOS管M2b的漏极和PMOS管M4b的漏极，PMOS管M1b的漏极接电流源I1b的输入端、PMOS管M2b的栅极和PMOS管M3b的栅极，PMOS管M3b的漏极为电流输出端Iout-；
所述PMOS管M1a与PMOS管M4a的连接路径和PMOS管M1b与PMOS管M4b的连接路径之间设有电阻2R1，同时PMOS管M7a的栅极和PMOS管M7b的栅极接偏置电压Vbias1。
其中所述PMOS管M1a与PMOS管M6a的尺寸比例等于电流源I1a的偏置电流与电流源I2a和电流源I3a的偏置电流之差的比值，以保证PMOS管M6a的源极电压跟随PMOS管M1a的源极电压变化。
所述PMOS管M1b与PMOS管M6b的尺寸比例等于电流源I1b的偏置电流与电流源I2b和电流源I3b的偏置电流之差的比值，以保证PMOS管M6b的源极电压跟随PMOS管M1b的源极电压变化。
本实用新型的工作原理为：本实用新型的PMOS管M6a(或者PMOS管M6b)的源极电压跟随PMOS管M1a(或者PMOS管M1b)的源极电压变化，进而，只要PMOS管M4a(或者PMOS管M4b)与PMOS管M5a(或者PMOS管M5b)之间是匹配的，PMOS管M4a(或者PMOS管M4b)输出的偏置电流就不受其漏极电压变化(亦即输入电压变化)的影响，这是因为PMOS管M5a(或者PMOS管M5b)的栅极电压会自动调整以使其偏置电流等于电流源I2a(或者I2b)的偏置电流，即：只要实现电流源I2a(或者电流源I2b)的NMOS管没有进入线性区，PMOS管M4a(或者PMOS管M4b)的偏置电流就不受输入电压变化影响。
随着输入电压的升高，PMOS管M4a和PMOS管M5a首先进入线性区，PMOS管M4a和PMOS管M5a栅极电压开始显著下降，但是，只要PMOS管M7a(或者PMOS管M7b)没有进入线性区，I2a的输出端电压(亦即PMOS管M7a的源极电压)就基本恒定，I2a就仍然能够维持恒定的偏置电流，进而，PMOS管M4a就依然能够提供恒定的偏置电流。
随着输入电压的进一步升高，PMOS管M4a和PMOS管M5a栅极电压急剧下降，导致PMOS管M7a(或者PMOS管M7b)进入线性区，PMOS管M7a的源极电压开始显著下降，导致I2a的输出电流下降，此时PMOS管M4a不再能提供恒定的偏置电流。本实用新型充分利用了MOS管初步进入线性区的阶段，因而获取了更宽的输入电压范围。
从小信号的角度看，由于共栅级(PMOS管M7a)具有正向放大效应，所以PMOS管M5a(或者PMOS管M5b)的栅极电压自适应调整的电压波动幅度传导到PMOS管M7a的源极的电压波动幅度是非常小的，对电流源I2a产生的影响是非常小的(与之前专利ZL201721486242.1-一种宽输入电压范围高线性度CMOS跨导单元电路相比)，即PMOS管M4a能够提供更加恒定的偏置电流。
本实用新型与传统的基于源极退化-跨导提升原理的高线性度跨导单元均在45nmCMOS工艺和1.2V电源电压下搭建电路并进行了等效跨导的幅频响应仿真。其等效跨导维持不变对应的共模输入电压范围越大，说明电压输入范围越宽。在交流频率为1MHz处扫描共模输入电压，得到图4。
图4为本实用新型在交流频率为1MHz处的等效跨导与输入共模电压之间的关系的仿真曲线(图中虚线)，并且与传统结构(图中实线表示采用共源共栅电流源为跨导单元主体电路提供偏置电流，图中点划线表示采用单MOS管电流源为跨导单元主体电路提供偏置电流)进行了对比。仿真结果显示，本实用新型的共模输入电压范围下限与传统结构是一样的，共模输入电压范围上限与传统结构相比，提升了约120mV(电源电压为1.2V)。
采用单MOS管电流源为跨导单元主体电路提供偏置电流的传统结构的等效跨导高一些(图4中点划线)，这是因为偏置电流源的输出阻抗十分有限，与R1并联降低了PMOS管M1a源极对地看到的阻抗。但是，偏置电流源的输出阻抗存在对输入电压的较大依赖性，这会导致非线性失真。
由上述可以知道本实用新型具有宽输入电压范围、高线性度的特点。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (3)
1.一种基于自适应偏置的CMOS跨导单元电路，其特征在于，包括跨导单元主体电路和自适应偏置电流源；
所述跨导单元主体电路包括PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M1b、PMOS管M2b、PMOS管M3b、电阻2R1、电流源I1a和电流源I1b；所述自适应偏置电流源包括PMOS管M4a、与PMOS管M4a匹配的PMOS管M5a、PMOS管M6a、PMOS管M7a、PMOS管M4b、与PMOS管M4b匹配的PMOS管M5b、PMOS管M6b、PMOS管M7b、电流源I2a、电流源I3a、电流源I2b和电流源I3b，其中PMOS管M1a与PMOS管M1b镜像对称，PMOS管M2a与PMOS管M2b镜像对称，PMOS管M3a与PMOS管M3b镜像对称，PMOS管M4a与PMOS管M4b镜像对称，PMOS管M5a与PMOS管M5b镜像对称、PMOS管M6a与PMOS管M6b镜像对称、PMOS管M7a与PMOS管M7b镜像对称；
所述PMOS管M4a的源极、PMOS管M5a的源极、PMOS管M4b的源极、PMOS管M5b的源极、电流源I3a的输入端和电流源I3b的输入端均接电源VDD；PMOS管M2a的源极、PMOS管M3a的源极、PMOS管M2b的源极、PMOS管M3b的源极、电流源I1a的输出端、电流源I2a的输出端、电流源I1b的输出端和电流源I2b的输出端均接地；
所述PMOS管M4a的栅极和PMOS管M5a的栅极相连并连接PMOS管M7a的漏极和电流源I3a的输出端；PMOS管M5a的漏极连接PMOS管M6a的源极，PMOS管M6a的栅极接PMOS管M1a的栅极和输入电压Vin+，PMOS管M6a的漏极接PMOS管M7a的源极和电流源I2a的输入端；PMOS管M1a的源极接PMOS管M2a的漏极和PMOS管M4a的漏极，PMOS管M1a的漏极接电流源I1a的输入端、PMOS管M2a的栅极和PMOS管M3a的栅极，PMOS管M3a的漏极为电流输出端Iout+；
所述PMOS管M4b的栅极和PMOS管M5b的栅极相连并连接PMOS管M7b的漏极和电流源I3b的输出端；PMOS管M5b的漏极连接PMOS管M6b的源极，PMOS管M6b的栅极接PMOS管M1b的栅极和输入电压Vin-，PMOS管M6b的漏极接PMOS管M7b的源极和电流源I2b的输入端；PMOS管M1b的源极接PMOS管M2b的漏极和PMOS管M4b的漏极，PMOS管M1b的漏极接电流源I1b的输入端、PMOS管M2b的栅极和PMOS管M3b的栅极，PMOS管M3b的漏极为电流输出端Iout-；
所述PMOS管M1a与PMOS管M4a的连接路径和PMOS管M1b与PMOS管M4b的连接路径之间设有电阻2R1，同时PMOS管M7a的栅极和PMOS管M7b的栅极接偏置电压Vbias1。
2.根据权利要求1所述的基于自适应偏置的CMOS跨导单元电路，其特征在于，所述PMOS管M1a与PMOS管M6a的尺寸比例等于电流源I1a的偏置电流与电流源I2a和电流源I3a的偏置电流之差的比值。
3.根据权利要求1所述的基于自适应偏置的CMOS跨导单元电路，其特征在于，所述PMOS管M1b与PMOS管M6b的尺寸比例等于电流源I1b的偏置电流与电流源I2b和电流源I3b的偏置电流之差的比值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922246422.8U CN211089594U (zh) | 2019-12-16 | 2019-12-16 | 一种基于自适应偏置的cmos跨导单元电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922246422.8U CN211089594U (zh) | 2019-12-16 | 2019-12-16 | 一种基于自适应偏置的cmos跨导单元电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211089594U true CN211089594U (zh) | 2020-07-24 |
Family
ID=71631514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922246422.8U Withdrawn - After Issue CN211089594U (zh) | 2019-12-16 | 2019-12-16 | 一种基于自适应偏置的cmos跨导单元电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211089594U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111416585A (zh) * | 2019-12-16 | 2020-07-14 | 苏州大学 | 一种基于自适应偏置的cmos跨导单元电路 |
-
2019
- 2019-12-16 CN CN201922246422.8U patent/CN211089594U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111416585A (zh) * | 2019-12-16 | 2020-07-14 | 苏州大学 | 一种基于自适应偏置的cmos跨导单元电路 |
| CN111416585B (zh) * | 2019-12-16 | 2024-04-12 | 苏州大学 | 一种基于自适应偏置的cmos跨导单元电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105393453A (zh) | 具有宽输入电流范围的跨阻抗放大器的装置和方法 | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| CN109951161B (zh) | 一种互补型数字可变增益放大器 | |
| CN104124924B (zh) | 一种线性化共栅cmos低噪声放大器电路 | |
| JPWO2010100741A1 (ja) | 光通信装置 | |
| CN105141265A (zh) | 一种增益提升的运算跨导放大器 | |
| CN109510612B (zh) | 基于wilson电流源的低功耗低延迟电流比较器及电路模块 | |
| CN105720936A (zh) | 一种基于自偏置共源共栅结构的跨导放大器 | |
| CN106849938A (zh) | 一种输入缓冲器电路 | |
| CN111162739A (zh) | 一种宽线性输入范围的跨导运算放大器 | |
| CN112994625B (zh) | 一种零温漂可变摆幅的运算放大器 | |
| CN211089594U (zh) | 一种基于自适应偏置的cmos跨导单元电路 | |
| CN102122924A (zh) | 可变增益放大器 | |
| CN107666312B (zh) | 一种宽输入电压范围高线性度cmos跨导单元电路 | |
| CN207382286U (zh) | 一种宽输入电压范围高线性度cmos跨导单元电路 | |
| CN111478671A (zh) | 一种应用于Sub-GHz频段的新型低噪声放大器 | |
| CN107612517B (zh) | 一种基于双输入运算跨导放大器的增益可编程放大器 | |
| Prokopenko et al. | High-speed operational amplifier with differentiating transient correction circuits | |
| CN107154786A (zh) | 一种低电压轨到轨运算跨导放大器 | |
| Safari et al. | A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements | |
| WO2022027750A1 (zh) | 一种比较器及模数转换器 | |
| CN210666510U (zh) | 一种缓冲近地电压的cmos缓冲器 | |
| CN110649903B (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
| CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
| CN111416585B (zh) | 一种基于自适应偏置的cmos跨导单元电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20200724 Effective date of abandoning: 20240412 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20200724 Effective date of abandoning: 20240412 |