CN109462381A - 一种适用于深亚微米cmos工艺的运算电流放大器 - Google Patents
一种适用于深亚微米cmos工艺的运算电流放大器 Download PDFInfo
- Publication number
- CN109462381A CN109462381A CN201811250230.8A CN201811250230A CN109462381A CN 109462381 A CN109462381 A CN 109462381A CN 201811250230 A CN201811250230 A CN 201811250230A CN 109462381 A CN109462381 A CN 109462381A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- source electrode
- bias current
- tube
- current sources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
Abstract
本发明公开了一种适用于深亚微米CMOS工艺的运算电流放大器,包括差分电流缓冲级、源极耦合差分跨导级主电路和源极耦合差分跨导级从电路。本发明具有适用深亚微米CMOS工艺电源电压低、高频性能好的特点,基于本发明搭建的电阻网络负反馈放大器在实现宽带、大输出摆幅的同时仍能维持与基于运算跨导放大器搭建的电阻网络负反馈放大器相当的共模抑制比性能。
Description
技术领域
本发明涉及模拟集成电路设计领域,具体涉及一种可在深亚微米 CMOS工艺下实现且适用于较低工作电压的运算电流放大器电路
背景技术
基于运算放大器的负反馈结构源自哈罗德·史蒂芬·布莱克在1923年为解决增益稳定问题而发明的负反馈放大器,除了增益稳定,负反馈还给放大器带来了带宽拓宽、线性度增强等收益效果。事实上,迄今为止,负反馈仍然是实现宽带高线性度放大器的基本途径。由于输入级的源极耦合差分结构带来的良好共模抑制特性,全差分运算跨导放大器(OTA)在高性能放大器的集成电路设计中得到广泛应用,但是其输入端的寄生电容与反馈电阻会共同作用贡献一个显著的极点,限制放大器的闭环带宽。此外, OTA在环路中的稳定是利用米勒效应实现的,也进一步限制了闭环带宽。因此,基于OTA的负反馈放大器虽然能够实现良好的共模抑制性能和线性度,但是最大带宽一般只有数十MHz,而且随闭环增益增大而变小。
随着通信码率的增加和高阶调制技术的发展,无线接收机系统对基带放大器的带宽和线性度都提出了较高的要求。基于运算电流放大器(OCA) 的负反馈结构是实现宽带高线性度放大器的理想选择,通常能够获得数百 MHz的带宽。从结构上看,基于OCA的负反馈放大器与基于OTA的负反馈放大器是一样的,如图1所示。OCA具有极低的输入阻抗和较高的输出阻抗,而且具有很高的电流增益。图1的半边等效电路模型如图2所示,高电流增益和负反馈迫使流过输入电阻R1的电流主要流过反馈电阻R2,实现了闭环增益由电阻反馈网络决定而对运算放大器的依赖极低的特点。 OCA由一个电流缓冲器(CF)和一个跨导级(gm2)级联实现。C1、1/gm1和ro1分别表示电流缓冲器的输入电容、输入电阻和输出电阻,电流缓冲器输出端和后级跨导级输入端的总寄生电容用C2表示,ro2表示跨导级的输出电阻。放大器的闭环传输函数可以表示为:
其中,环路响应函数LG(s)等于:
OCA的低输入电阻特性屏蔽了其输入端寄生电容效应对环路响应的影响,因此,不必采用密勒补偿方法来推高输出极点(同时主极点大幅降低),在反馈电阻R2两端并联补偿电容CC即可补偿输出极点的影响。补偿之后的环路响应函数是:
这是基于OCA的负反馈放大器能够实现比基于OTA的负反馈放大器更宽带宽的原因,而且基于OCA的负反馈放大器的带宽与闭环增益无关,更有利于电路优化。电流缓冲器没有差分结构,对共模成分没有抑制作用,因此,OCA的第二级跨导级通常采用源极耦合差分结构以抑制共模干扰。然而,先进CMOS制造技术所要求的电源电压越来越低,限制了源极耦合差分结构的输出摆幅;此外,运算放大器的输出级往往需要较大的偏置电流以保证足够的驱动能力和推高输出极点,此时,源极耦合差分结构的尺寸将变得非常大,其引入的寄生电容进一步恶化了OCA的高频共模抑制性能。本发明提出一种新的运算电流放大器,其跨导级具有较好的共模抑制能力,同时消耗的电压裕度较小,适用于深亚微米CMOS工艺的较低电源电压(一般为1.2V或者更低)的工作环境。
发明内容
本发明的发明目的是提供一种适用于深亚微米CMOS工艺的运算电流放大器,实现在130nm CMOS工艺和1.2V电源电压情况下,100MHz内的运算电流放大器输入阻抗低于36Ω,基于其搭建的电阻网络负反馈放大器能够获得大于100MHz的闭环带宽和接近80dB的共模抑制比,高频处的最小共模抑制比大于20dB。
为达到上述发明目的,本发明采用的技术方案是:一种适用于深亚微米CMOS工艺的运算电流放大器,包括差分电流缓冲级、源极耦合差分跨导级主电路和源极耦合差分跨导级从电路。
上述技术方案中,所述差分电流缓冲级包括第一NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一PMOS管P1、第二PMOS管P2、第一偏置电流源 I1和第二偏置电流源I2;
所述第一NMOS管N1的漏极连接到第二NMOS管N2的源极,作为运算电流放大器的正输入端Iin+,所述第一NMOS管N1的栅极分别连接到第三NMOS管N3的栅极、第二NMOS管N2的漏极和第一偏置电流源 I1的输出端,所述第一NMOS管N1的源极连接到地,所述第二NMOS管N2的栅极连接到电源,所述第一偏置电流源I1的源端连接到电源,所述第三NMOS管N3的漏极连接到第一PMOS管P1的漏极,所述第一PMOS 管P1的源极连接到电源,所述第一PMOS管的栅极连接到第二PMOS管 P2的栅极,所述第二PMOS管P2的源极连接到电源,所述第二PMOS管P2的漏极连接到第六NMOS管N6的漏极,所述第六NMOS管N6的源极连接到地,所述第六NMOS管N6的栅极分别连接到第四NMOS管N4的栅极、第五NMOS管N5的漏极和第二偏置电流源I2的输出端,所述第二偏置电流源I2的源端连接到电源,所述第五NMOS管N5的栅极连接到电源,所述第五NMOS管N5的源极连接到第四NMOS管N4的漏极,作为运算电流放大器的负输入端Iin-,所述第四NMOS管的源极连接到地。
上述技术方案中,所述第一NMOS管N1和第四NMOS管N4尺寸相同,所述第二NMOS管N2和第五NMOS管N5尺寸相同,所述第三NMOS 管N3和第六NMOS管N6尺寸相同,所述第一偏置电流源I1和第二偏置电流源I2尺寸相同且偏置电流相同。
上述技术方案中,所述源极耦合差分跨导级主电路包括第十NMOS管 N10、第十一NMOS管N11、第十二NMOS管N12和第五偏置电流源I5;
所述第十二NMOS管N12的源极连接到地,所述第十二NMOS管N12 的漏极连接到第十NMOS管N10的源极和第十一NMOS管N11的源极,所述第十二NMOS管N12的栅极分别连接到第十NMOS管N10的漏极、第十一NMOS管N11的漏极和第五偏置电流源I5的输出端,所述第五偏置电流源I5的源极连接到电源。
上述技术方案中,所述第十NMOS管N10和第十一NMOS管N11相互匹配构成差分对。
上述技术方案中,所述源极耦合差分跨导级从电路包括第七NMOS管 N7、第八NMOS管N8、第九NMOS管N9、第三偏置电流源I3和第四偏置电流源I4;
所述第七NMOS管N7的源极连接到地,所述第七NMOS管N7的漏极连接到第八NMOS管N8的源极和第九NMOS管N9的源极,所述第八 NMOS管N8的栅极连接到第三NMOS管N3的漏极,所述第八NMOS管 N8的漏极连接到第三偏置电流源I3的输出端,作为运算电流放大器的正输出端Iout+,所述第九NMOS管N9的漏极连接到第四偏置电流源I4的输出端,作为运算电流放大器的负输出端Iout-,所述第三偏置电流源I3 的源端连接到电源,所述第四偏置电流源I4的源端连接到电源。
上述技术方案中,所述第三偏置电流源I3和第四偏置电流源I4尺寸相同且偏置电流相同,所述第八NMOS管N8和第九NMOS管N9相互匹配构成差分对。
上文中,所述第七NMOS管N7的栅极连接到第十二NMOS管N12 的栅极,所述第八NMOS管N8的栅极还连接到第十NMOS管N10的栅极,所述第九NMOS管N9的栅极连接到第六NMOS管N6的漏极和第十一 NMOS管N11的栅极;
其中,所述第八NMOS管N8和第九NMOS管N9构成的差分对,与第十NMOS管N10和第十一NMOS管N11构成的差分对相互匹配;
所述第七NMOS管N7和第十二NMOS管N12相互匹配;
所述第八NMOS管N8和第九NMOS管N9构成的差分对与第十NMOS 管N10和第十一NMOS管N11构成的差分对的尺寸比值等于第七NMOS 管N7与第十二NMOS管N12的尺寸比值,还等于第三偏置电流源I3与第五偏置电流源I5的偏置电流比值的两倍。
上文中,所述第十二NMOS管N12被偏置在饱和区边缘以避免消耗较多电压裕度,正常工作时,所述第十二NMOS管N12会进入线性区,其他晶体管均需充分偏置在饱和区,所述第七NMOS管N7和第十二NMOS管 N12的沟道长度可以取较小值。
本发明的工作原理为:本发明的信号通路全部由NMOS管组成,容易获得良好的高频性能,第一NMOS管N1(或者第四NMOS管N4)在第二 NMOS管N2(或者第五NMOS管N5)的增强作用下提供输入端的低输入阻抗,流入输入端的电流信号经第三NMOS管N3(或者第六NMOS管N6) 流入高阻节点,即第一PMOS管P1(或者第二PMOS管P2)的漏极,进而转化为电压信号,电压信号再经过源极耦合跨导级从电路转化为电流信号输出,由于第七NMOS管N7偏置在饱和区边缘,本发明的输出端允许的电压摆幅受到的影响较小,但是由于源极耦合跨导级主电路的作用,源极耦合跨导级从电路仍能获得优异的共模抑制性能:
所述第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11均需充分偏置在饱和区,输入共模干扰通过电流缓冲级在第八NMOS管N8(以及第十NMOS管N10)的栅极和第九NMOS管N9 (以及第十一NMOS管N11)的栅极转化为共模电压干扰,然后缓冲到第八NMOS管N8(或者第九NMOS管N9)的源极和第十NMOS管N10(或者第十一NMOS管N11)的源极,同时,第十NMOS管N10(和第十一NMOS管N11)的漏极电压反相变化,使得第十二NMOS管N12(和第七 NMOS管N7)的栅极电压反相变化,使得第十二NMOS管N12(和第七 NMOS管N7)的偏置电流维持不变,进而,输出共模电压也不会变化,即输入共模干扰被源极耦合跨导级抑制了;对于差模信号成分而言,第十 NMOS管N10(和第十一NMOS管N11)的源极电压和漏极电压都几乎不变,进而,第八NMOS管N8(或者第九NMOS管N9)的源极电压也几乎不变;即,对于共模信号而言,第八NMOS管N8(或者第九NMOS管N9) 的源极电压跟随变化,但是第七NMOS管的偏置电流几乎不变,进而输出几乎没有共模扰动,对差模信号而言,第八NMOS管N8(或者第九NMOS 管N9)的源极又表现为虚拟地。
由于上述技术方案运用,本发明与现有技术相比具有下列优点:
1.本发明的信号通路上均是NMOS管,因此,高频性能较好,能够较宽频率范围内实现低输入阻抗,能够实现较宽的闭环带宽;
2.本发明在深亚微米CMOS工艺的较低电源电压的工作环境下,保证足够的输出端电压摆幅的同时仍然能够保证良好的共模抑制性能,在输出端电压摆幅较大时,只要第八NMOS管N8、第九NMOS管N9以及第五偏置电流源I5仍处于饱和区,源极耦合跨导级主电路就能够自适应调整第十二NMOS管N12(亦即第七NMOS管N7)的栅极,使得流过第十二 NMOS管N12(亦即第七NMOS管N7)的偏置电流保持稳定,即保证了所述的共模抑制功能。
附图说明
图1是本发明背景技术中基于运算电流放大器的负反馈放大器结构示意图。
图2是本发明背景技术中基于运算电流放大器的负反馈放大器的半边等效电路模型。
图3是本发明实施例一的电路结构示意图。
图4是本发明实施例一的输入阻抗特性示意图。
图5是基于本发明搭建的电阻网络负反馈放大器的闭环增益响应曲线示意图。
图6是基于本发明搭建的电阻网络负反馈放大器在14.2dB增益下的共模抑制比响应曲线示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述:
实施例一:参见图3所示,一种适用于深亚微米CMOS工艺的运算电流放大器,包括差分电流缓冲级、源极耦合差分跨导级主电路和源极耦合差分跨导级从电路。
本实施例中,所述差分电流缓冲级包括第一NMOS管N1、第二NMOS 管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六 NMOS管N6、第一PMOS管P1、第二PMOS管P2、第一偏置电流源I1 和第二偏置电流源I2;
所述第一NMOS管N1的漏极连接到第二NMOS管N2的源极,作为运算电流放大器的正输入端Iin+,所述第一NMOS管N1的栅极分别连接到第三NMOS管N3的栅极、第二NMOS管N2的漏极和第一偏置电流源I1的输出端,所述第一NMOS管N1的源极连接到地,所述第二NMOS管N2的栅极连接到电源,所述第一偏置电流源I1的源端连接到电源,所述第三NMOS管N3的漏极连接到第一PMOS管P1的漏极,所述第一PMOS 管P1的源极连接到电源,所述第一PMOS管的栅极连接到第二PMOS管 P2的栅极,由共模反馈电路控制,所述第二PMOS管P2的源极连接到电源,所述第二PMOS管P2的漏极连接到第六NMOS管N6的漏极,所述第六NMOS管N6的源极连接到地,所述第六NMOS管N6的栅极分别连接到第四NMOS管N4的栅极、第五NMOS管N5的漏极和第二偏置电流源 I2的输出端,所述第二偏置电流源I2的源端连接到电源,所述第五NMOS管N5的栅极连接到电源,所述第五NMOS管N5的源极连接到第四NMOS 管N4的漏极,作为运算电流放大器的负输入端Iin-,所述第四NMOS管的源极连接到地。其中,所述第一NMOS管N1和第四NMOS管N4尺寸相同,所述第二NMOS管N2和第五NMOS管N5尺寸相同,所述第三NMOS 管N3和第六NMOS管N6尺寸相同,所述第一偏置电流源I1和第二偏置电流源I2尺寸相同且偏置电流相同。
本实施例中,所述源极耦合差分跨导级主电路包括第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12和第五偏置电流源I5;
所述第十二NMOS管N12的源极连接到地,所述第十二NMOS管N12 的漏极连接到第十NMOS管N10的源极和第十一NMOS管N11的源极,所述第十二NMOS管N12的栅极分别连接到第十NMOS管N10的漏极、第十一NMOS管N11的漏极和第五偏置电流源I5的输出端,所述第五偏置电流源I5的源极连接到电源。其中,所述第十NMOS管N10和第十一 NMOS管N11相互匹配构成差分对。
本实施例中,所述源极耦合差分跨导级从电路包括第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第三偏置电流源I3和第四偏置电流源I4;
所述第七NMOS管N7的源极连接到地,所述第七NMOS管N7的栅极连接到第十二NMOS管N12的栅极,所述第七NMOS管N7的漏极连接到第八NMOS管N8的源极和第九NMOS管N9的源极,所述第八NMOS 管N8的栅极连接到第三NMOS管N3的漏极和第十NMOS管N10的栅极,所述第八NMOS管N8的漏极连接到第三偏置电流源I3的输出端,作为运算电流放大器的正输出端Iout+,所述第九NMOS管N9的栅极连接到第六 NMOS管N6的漏极和第十一NMOS管N11的栅极,所述第九NMOS管 N9的漏极连接到第四偏置电流源I4的输出端,作为运算电流放大器的负输出端Iout-,所述第三偏置电流源I3的源端连接到电源,所述第四偏置电流源I4的源端连接到电源。其中,所述第三偏置电流源I3和第四偏置电流源I4尺寸相同且偏置电流相同,所述第八NMOS管N8和第九NMOS 管N9相互匹配构成差分对,所述第八NMOS管N8和第九NMOS管N9 构成的差分对与第十NMOS管N10和第十一NMOS管N11构成的差分对相互匹配,所述第七NMOS管N7和第十二NMOS管N12相互匹配,所述第八NMOS管N8和第九NMOS管N9构成的差分对与第十NMOS管N10 和第十一NMOS管N11构成的差分对的尺寸比值等于第七NMOS管N7与第十二NMOS管N12的尺寸比值,还等于第三偏置电流源I3与第五偏置电流源I5的偏置电流比值的两倍。
具体地,所述第十二NMOS管N12被偏置在饱和区边缘以避免消耗较多电压裕度,正常工作时第十二NMOS管N12会进入线性区,其他晶体管均需充分偏置在饱和区,第七NMOS管N7和第十二NMOS管N12的沟道长度可以取较小值。
本发明在0.13μm CMOS工艺和1.2V电源电压下设计了该运算电流放大器,输入共模电压设定为500mV,输出共模电压设定为700mV,同时搭建了电阻反馈网络以验证其性能,适当增大第三偏置电流源I3(和第四偏置电流源I4)的电流值即可补偿因输入共模和输出共模电压差流过反馈电阻的静态电流,本发明对于此静态电流的补偿偏差有较强的容忍度。
参见图4可知,本发明在100MHz频率内的输入阻抗低于36Ω。
参见图5所示,本发明在14.2dB、9.9dB、7dB三种闭环增益设定下,其-3dB带宽大于120MHz,且对闭环增益的依赖性较低。
参见图6所示,由基于本发明搭建的电阻网络负反馈放大器在14.2dB 增益下的共模抑制比响应曲线可知,其低频值接近80dB,整个频带内的最小值大于20dB,能够达到与基于运算跨导放大器的电阻网络反馈放大器相当的水平。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的上述实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:包括差分电流缓冲级、源极耦合差分跨导级主电路和源极耦合差分跨导级从电路。
2.根据权利要求1所述的适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:所述差分电流缓冲级包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一PMOS管P1、第二PMOS管P2、第一偏置电流源I1和第二偏置电流源I2;
所述第一NMOS管N1的漏极连接到第二NMOS管N2的源极,作为运算电流放大器的正输入端Iin+,所述第一NMOS管N1的栅极分别连接到第三NMOS管N3的栅极、第二NMOS管N2的漏极和第一偏置电流源I1的输出端,所述第一NMOS管N1的源极连接到地,所述第二NMOS管N2的栅极连接到电源,所述第一偏置电流源I1的源端连接到电源,所述第三NMOS管N3的漏极连接到第一PMOS管P1的漏极,所述第一PMOS管P1的源极连接到电源,所述第一PMOS管的栅极连接到第二PMOS管P2的栅极,所述第二PMOS管P2的源极连接到电源,所述第二PMOS管P2的漏极连接到第六NMOS管N6的漏极,所述第六NMOS管N6的源极连接到地,所述第六NMOS管N6的栅极分别连接到第四NMOS管N4的栅极、第五NMOS管N5的漏极和第二偏置电流源I2的输出端,所述第二偏置电流源I2的源端连接到电源,所述第五NMOS管N5的栅极连接到电源,所述第五NMOS管N5的源极连接到第四NMOS管N4的漏极,作为运算电流放大器的负输入端Iin-,所述第四NMOS管的源极连接到地。
3.根据权利要求2所述的适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:所述第一NMOS管N1和第四NMOS管N4尺寸相同,所述第二NMOS管N2和第五NMOS管N5尺寸相同,所述第三NMOS管N3和第六NMOS管N6尺寸相同,所述第一偏置电流源I1和第二偏置电流源I2尺寸相同且偏置电流相同。
4.根据权利要求1所述的适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:所述源极耦合差分跨导级主电路包括第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12和第五偏置电流源I5;
所述第十二NMOS管N12的源极连接到地,所述第十二NMOS管N12的漏极连接到第十NMOS管N10的源极和第十一NMOS管N11的源极,所述第十二NMOS管N12的栅极分别连接到第十NMOS管N10的漏极、第十一NMOS管N11的漏极和第五偏置电流源I5的输出端,所述第五偏置电流源I5的源极连接到电源。
5.根据权利要求4所述的适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:所述第十NMOS管N10和第十一NMOS管N11相互匹配构成差分对。
6.根据权利要求1所述的适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:所述源极耦合差分跨导级从电路包括第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第三偏置电流源I3和第四偏置电流源I4;
所述第七NMOS管N7的源极连接到地,所述第七NMOS管N7的漏极连接到第八NMOS管N8的源极和第九NMOS管N9的源极,所述第八NMOS管N8的栅极连接到第三NMOS管N3的漏极,所述第八NMOS管N8的漏极连接到第三偏置电流源I3的输出端,作为运算电流放大器的正输出端Iout+,所述第九NMOS管N9的漏极连接到第四偏置电流源I4的输出端,作为运算电流放大器的负输出端Iout-,所述第三偏置电流源I3的源端连接到电源,所述第四偏置电流源I4的源端连接到电源。
7.根据权利要求6所述的适用于深亚微米CMOS工艺的运算电流放大器,其特征在于:所述第三偏置电流源I3和第四偏置电流源I4尺寸相同且偏置电流相同,所述第八NMOS管N8和第九NMOS管N9相互匹配构成差分对。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811250230.8A CN109462381B (zh) | 2018-10-25 | 2018-10-25 | 一种适用于深亚微米cmos工艺的运算电流放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811250230.8A CN109462381B (zh) | 2018-10-25 | 2018-10-25 | 一种适用于深亚微米cmos工艺的运算电流放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109462381A true CN109462381A (zh) | 2019-03-12 |
CN109462381B CN109462381B (zh) | 2022-07-01 |
Family
ID=65608397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811250230.8A Active CN109462381B (zh) | 2018-10-25 | 2018-10-25 | 一种适用于深亚微米cmos工艺的运算电流放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109462381B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110277968A (zh) * | 2019-06-26 | 2019-09-24 | 南京中感微电子有限公司 | 快速响应的运算放大器 |
CN110601663A (zh) * | 2019-09-25 | 2019-12-20 | 杭州瑞盟科技有限公司 | 具有电流反馈放大器特性的高速电压反馈放大器 |
CN110798203A (zh) * | 2019-12-02 | 2020-02-14 | 苏州大学 | 纳米级cmos工艺下高线性度单位增益电压缓冲器 |
CN112506259A (zh) * | 2020-11-12 | 2021-03-16 | 苏州大学 | 一种具有低输出电阻的cmos参考电压缓冲器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050134329A1 (en) * | 2003-12-23 | 2005-06-23 | Lee Beaung W. | Transconductor circuit for compensating the distortion of output current |
CN102340284A (zh) * | 2010-07-23 | 2012-02-01 | 复旦大学 | 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器 |
US20120206199A1 (en) * | 2007-04-18 | 2012-08-16 | Acp Advanced Circuit Pursuit Ag | Method and apparatus to linearize transconductors by predistortion |
CN104201999A (zh) * | 2014-09-23 | 2014-12-10 | 无锡华大国奇科技有限公司 | 基于自适应尾电流的跨导运算放大器 |
US20150200635A1 (en) * | 2014-01-16 | 2015-07-16 | National Taiwan University Of Science And Technology | Operational transconductance amplifier, reconfigurable fully differential voltage sensing amplifier and reconfigurable fully differential capacitive sensing amplifier |
CN105706365A (zh) * | 2013-11-07 | 2016-06-22 | 高通股份有限公司 | 具有增强的跨导和抑制的输出共模的时钟和数据驱动器 |
CN107196616A (zh) * | 2017-05-30 | 2017-09-22 | 长沙方星腾电子科技有限公司 | 一种用于运算放大器的密勒补偿电路及运算放大器 |
CN107666312A (zh) * | 2017-11-09 | 2018-02-06 | 苏州大学 | 一种宽输入电压范围高线性度cmos跨导单元电路 |
TWI621331B (zh) * | 2016-11-30 | 2018-04-11 | 矽統科技股份有限公司 | 可程式化增益放大器 |
-
2018
- 2018-10-25 CN CN201811250230.8A patent/CN109462381B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050134329A1 (en) * | 2003-12-23 | 2005-06-23 | Lee Beaung W. | Transconductor circuit for compensating the distortion of output current |
US20120206199A1 (en) * | 2007-04-18 | 2012-08-16 | Acp Advanced Circuit Pursuit Ag | Method and apparatus to linearize transconductors by predistortion |
CN102340284A (zh) * | 2010-07-23 | 2012-02-01 | 复旦大学 | 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器 |
CN105706365A (zh) * | 2013-11-07 | 2016-06-22 | 高通股份有限公司 | 具有增强的跨导和抑制的输出共模的时钟和数据驱动器 |
US20150200635A1 (en) * | 2014-01-16 | 2015-07-16 | National Taiwan University Of Science And Technology | Operational transconductance amplifier, reconfigurable fully differential voltage sensing amplifier and reconfigurable fully differential capacitive sensing amplifier |
CN104201999A (zh) * | 2014-09-23 | 2014-12-10 | 无锡华大国奇科技有限公司 | 基于自适应尾电流的跨导运算放大器 |
TWI621331B (zh) * | 2016-11-30 | 2018-04-11 | 矽統科技股份有限公司 | 可程式化增益放大器 |
CN107196616A (zh) * | 2017-05-30 | 2017-09-22 | 长沙方星腾电子科技有限公司 | 一种用于运算放大器的密勒补偿电路及运算放大器 |
CN107666312A (zh) * | 2017-11-09 | 2018-02-06 | 苏州大学 | 一种宽输入电压范围高线性度cmos跨导单元电路 |
Non-Patent Citations (3)
Title |
---|
CHUNFENG BAI等: "A 35-dBm OIP3 CMOS Constant Bandwidth", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》 * |
白春风: "短距离无线接收机中自动增益控制电路的研究与实现", 《中国博士学位论文全文数据库 信息科技辑》 * |
赵梦恋: "SPIC设计方法与IP设计技术研究", 《中国优秀博硕士学位论文全文数据库 (博士)》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110277968A (zh) * | 2019-06-26 | 2019-09-24 | 南京中感微电子有限公司 | 快速响应的运算放大器 |
CN110277968B (zh) * | 2019-06-26 | 2023-06-06 | 南京中感微电子有限公司 | 快速响应的运算放大器 |
CN110601663A (zh) * | 2019-09-25 | 2019-12-20 | 杭州瑞盟科技有限公司 | 具有电流反馈放大器特性的高速电压反馈放大器 |
CN110798203A (zh) * | 2019-12-02 | 2020-02-14 | 苏州大学 | 纳米级cmos工艺下高线性度单位增益电压缓冲器 |
CN112506259A (zh) * | 2020-11-12 | 2021-03-16 | 苏州大学 | 一种具有低输出电阻的cmos参考电压缓冲器 |
Also Published As
Publication number | Publication date |
---|---|
CN109462381B (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109462381A (zh) | 一种适用于深亚微米cmos工艺的运算电流放大器 | |
CN103490731B (zh) | 一种低噪声无源混频器 | |
CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN110311636B (zh) | 应用于包络跟踪电源调制器的高带宽高摆幅线性放大器 | |
CN109546975B (zh) | 运算跨导放大器 | |
CN107733382A (zh) | 自偏置轨到轨恒定跨导放大器 | |
CN104242830B (zh) | 基于有源电感的可重配置超宽带低噪声放大器 | |
CN209692711U (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN101841309B (zh) | 一种轨对轨运算放大器 | |
CN201846315U (zh) | 一种数字可变增益放大器 | |
CN110601663A (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
CN104393845A (zh) | 一种电流模可变增益放大器 | |
CN103873001A (zh) | 一种低电源电压可编程增益放大器 | |
CN109889165B (zh) | 一种输出共模电压可调节放大器 | |
CN207070017U (zh) | 宽带无电感高线性度输出驱动缓冲器 | |
CN111277235B (zh) | 一种增益可调的交叉耦合运算放大电路 | |
TW201431280A (zh) | 三級電晶體串疊之功率放大器 | |
CN105958953B (zh) | 一种数据接收器 | |
CN205864373U (zh) | 应用于无线通信收发机系统的改进型吉尔伯特混频器 | |
CN105515536A (zh) | 轨到轨放大器 | |
CN105811886A (zh) | 应用于无线通信收发机系统的改进型吉尔伯特混频器 | |
CN105897172A (zh) | 线性度改进型混频器 | |
CN210380777U (zh) | 具有电流反馈放大器特性的高速电压反馈放大器 | |
CN209462349U (zh) | 一种高线性精度的全差分运算放大器电路结构 | |
CN209345112U (zh) | 运算跨导放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |