CN209462349U - 一种高线性精度的全差分运算放大器电路结构 - Google Patents

Abstract

本实用新型公开了一种高线性精度的全差分放大器电路，所述整体电路主要包括运放输出级（1）、运放中间级（2）、运放输出级（3）、缓冲级（4）、共模反馈级（5）属于集成电路领域。为了提高电路的精度在运放中加入共模反馈级来稳定输出共模电平，从而提高电路的精度，另外改进了对于器件自身的特性沟道长度调制对输出共模电平所带来的影响。此外本实用新型改进了共源共栅电流源为两个管子级联的形式，在保证电路精度的同时，还提高了电路的相位裕度进而提高了电路的稳定性。

Description

一种高线性精度的全差分运算放大器电路结构

技术领域

本实用新型设计一种高线性精度的全差分运算放大器电路结构，涉及了共模反馈模块稳定输出共模电平以及能够抑制沟道长度调制所带来的失配效应。属于集成电路设计与集成系统领域。

背景技术

进入现代科技以来，模拟集成电路设计已经成为人们日常生活中的重要组成部分。全差分运算放大器电路是一种差分输入和差分输出的电路结构，由于P型MOS管和N型MOS管的电流不能完美匹配，容易导致输出共模电平发生偏移，由于输入差分对的尾电流源通常共模增益较小，导致运放无法控制其输出共模点，通过共模反馈电路可以提高共模反馈环路的增益，以稳定共模信号，全差分放大器相比单端输出放大器虽然增加了功耗，但提高了共模抑制比(CMRR)和输出电压摆幅，更加适合应用一些高精度的应用中。并且在高增益的放大器中，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，必须增加共模反馈网络来检测两个输出端的共模电平，并调整放大器的偏差电流。

发明内容

本实用新型的目的在与克服现有技术的不足，提供了一种高线性精度的全差分运算放大器，在原有的基础上，加入了共模反馈级提高电路精度并提高电路的驱动能力同时提高电路增益，并且解决了差分放大器输出共模电平对器件特性方面的影响。

本实用新型的上述目的主要是通过以下的方案实现的：

一种高线性精度的全差分运算放大器电路结构，其主要结构包括运放输入级，运放中间级，运放输出级，缓冲级以及共模反馈级；

运放输入级：输入一对查分输入信号，电路承担主要的放大能力以及尽可能宽的单位增益带宽，提高系统的稳定性，输出一对输出差分信号；

运放中间级：实现高增益的转换，当增益控制电压从高电平变为低电平时，电路中的晶体管导通，此时放大器电路的输出阻抗降低，所以增益降低，当增益控制电压从低电平变为高电平时，电路中的晶体管关断，输出阻抗变为原来的输出阻抗，增益变为原来的高增益状态；

运放输出级：能够驱动小阻抗的电阻或是电平移位，对噪声敏感有一定的抑制作用，进而输出一个稳定的电压信号；

缓冲级：能够对输出的信号起到一个缓冲的作用，进而平稳的输出；

共模反馈级：由于输入查分对的尾电流源通常共模增益较小，导致运放无法控制其输出共模点，通过在运放中加入共模反馈级，可以提高共模反馈环路的增益来稳定共模信号，并且抑制由于沟道长度调制所产生的误差而造成的器件失配所带来的影响。

基本高线性精度全差分运算放大器电路结构，其特征在于:所述电路包括运放输入级 (1)、运放中间级(2)、运放输出级(3)、缓冲级(4)、共模反馈级(5)、其中运放输入级(1)的第一输入端、第二输入端分别作为运放输入级(1)的同相输入端、反向输入端，运放输入级(1)的第一输出端、运放中间级(2)的第一输入端与共模反馈级(5)的第一输出端相互连接，运放输入级(1)的第二输出端、运放中间级(2)的第二输入端与共模反馈级(5)的第二输出端相互连接；运放中间级(2)的第一输出端、缓冲级(4)第一输入端与共模反馈级(5)的第一输入端相互连接，运放中间级(2)的第二输出端、缓冲级(4) 的第二输入端与共模反馈级(5)的第二输入端相互连接，缓冲级(4)的第一输出端、第二输出端分别作为缓冲级(4)的同相输出端、反相输出端：

运放输入级(1)：从输入匹配网络电路中输入一对差分输入信号到运放中间级；

运放中间级(2)：增益控制电压输入从一个低电平电压转换成高电平电压时，电路电压增益提高，实现增益从低到高的转换，当增益控制电压输入从一个高电平电压转换成低电平电压时，电路电压增益降低，实现增益从高到低的转换；

运放输出级(3)：输出一对经过放大后的差分信号，输出差分信号的一部分被共模反馈级 (5)检测并进入共模反馈级(5)中，剩下的差分信号进入缓冲级(4)；

缓冲级(4)：采用共源结构使其能够驱动小阻抗的电阻或是电平，使系统更加稳定；

共模反馈级(5)：检测在运放输出级(3)所输出共模电平与一个参考电压比较，并将误差送回到放大器偏置网络中。

根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于改进了运算放大电路的增益不够的问题。

根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于加入了共模反馈改进了在高增益的运算放大器中，输出共模电平对器件的特性和失配敏感的问题。

根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于使用了折叠式共源共栅结构在增加了输出阻抗的前提下增加了运算放大电路的增益大小。

根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于加入了缓冲级，能够驱动小阻抗的负载和小幅值电平，保证系统的稳定性。

根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征所述的共模反馈级(5)包括PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、 PMOS管M19、NMOS管M1、NMOS管M2、NMOS管M7、NMOS管M8、NMOS管 M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、 NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、偏置电流源I1，

其中，PMOS管M4的源极接电源电压VDD，PMOS管M4的栅极、PMOS管M19的栅极与PMOS管M3的栅极相互连接，PMOS管M4的漏极、PMOS管M6的源极与NMOS 管M1的漏极相互连接，PMOS管M3的源极接电源电压VDD，PMOS管M3的漏极、 PMOS管M5的源极与NMOS管M2的漏极相互连接，PMOS管M5的栅极与PMOS管M6 的栅极相互连接接固定偏置电压V1，PMOS管M6的漏极、NMOS管M12的漏极与NMOS 管M8的栅极相互连接，PMOS管M5的漏极、NMOS管M13的漏极与NMOS管M7的栅极相互连接，NMOS管M12的栅极与NMOS管M13的栅极相互连接接固定偏置电压V2， NMOS管M12的源极与NMOS管M10的漏极相互连接，NMOS管M13的源极与NMOS 管M11的漏极相互连接，NMOS管M10的源极的栅极与NMOS管M11的栅极相互连接接固定偏置电压V3，NMOS管M10的源极接地，NMOS管M11的源极接地，NMOS管M1 的源极、NMOS管M2的源极与NMOS管M9的漏极相互连接，NMOS管M1的栅极与 NMOS管M18的栅极相互连接，NMOS管M2的栅极与NMOS管M17的栅极相互连接， NMOS管M9的栅极、NMOS管M15的栅极与NMOS管M14的栅极相互连接，NMOS管 M9的源极、NMOS管M7的漏极与NMOS管M8的漏极相互连接，NMOS管M7的源极接地，NMOS管M8的源极接地，PMOS管M19的栅极与PMOS管M19的漏极短接，PMOS 管M19的源极接电源电压VDD，PMOS管M19的漏极、NMOS管M17的漏极与NMOS管 M18的漏极相互连接，NMOS管M17的源极、NMOS管M18的源极与NMOS管M15的漏极相互连接，NMOS管M15的源极与NMOS管M16的漏极相互连接，NMOS管M16的栅极接固定偏置电压V4,NMOS管M16的源极接地，偏置电流源I1的一端接电源电压VDD，另一端接NMOS管M14的漏极与NMOS管M14的栅极相互连接，NMOS管M14的源极接地。

与现有技术相比，本实用新型的技术方案具有以下有益效果：

本实用新型分别从提高增益与输出共模电平的稳定性出发，分析了折叠式共源共栅全差分运放结构的特性以及选择了加入共模反馈级的电路结构，在分析了现在一般的放大电路的电路结构使用了折叠式全差分结构，提高了增益使其能够在高低增益转换，并且降低了输入的参考噪声电压进一步降低了整体电路的噪声，由于加入了共模反馈网络电路解决了PMOS管和NMOS管不完美匹配所带来的输出共模电平的偏差进而带来的精度下降，提出能够抑制沟道长度效应产生的误差所带来的器件失配对输出共模电平的影响。

附图说明

图1为本实用新型一种高线性精度全差分运算放大器电路整体结构示意图；

图2为本实用新型一种高线性精度全差分运算放大器的共模反馈级电路结构示意图；

图3为本实用新型一种高线性精度全差分运算放大器的电路结构选择模块示意图。

具体实施方式

为了进一步的介绍本实用新型的具体内容，电路的结构特性，以及解决现有的电路精度和会受到来自器件自身特性的影响等问题。具体结合附图对本实用新型进行详述；

本实用新型提供了一种高线性精度全差分运算放大器的电路结构，用于解决高增益的运算放大器电路精度，易受到来自器件自身特性的影响的问题。如图3为本实用新型电路结构选择模块的示意图，包括运放输入级电路(1)，运放中间级电路(2)，运放输出级电路(3)，缓冲级电路(4)，共模反馈级电路(5)；

运放输入级(1)：从输入匹配网络电路中输入一对差分输入信号到运放中间级；

运放中间级(2)：增益控制电压输入从一个低电平电压转换成高电平电压时，电路电压增益提高，实现增益从低到高的转换，当增益控制电压输入从一个高电平电压转换成低电平电压时，电路电压增益降低，实现增益从高到低的转换；

运放输出级(3)：输出一对经过放大后的差分信号，输出差分信号的一部分被共模反馈级 (5)检测并进入共模反馈级(5)中，剩下的差分信号进入缓冲级(4)；

缓冲级(4)：采用共源结构使其能够驱动小阻抗的电阻或是电平，采用共源共栅形式的电流源变换成两个管子级联的形式来增大电路的相位裕度使系统更加稳定；

共模反馈级(5)：检测在运放输出级(3)所输出共模电平与一个参考电压比较，并将误差送回到放大器偏置网络中，会改变输出端电压的大小，从而提高输出共模电平的准确性，使输出共模电平处于动态平衡状态。

图2为本实用新型一种高线性精度全差分运算放大器的共模反馈级电路结构示意图，由图可知共模反馈级(5)电路，包括PMOS管M3、PMOS管M4、PMOS管M5、 PMOS管M6、PMOS管M19、NMOS管M1、NMOS管M2、NMOS管M7、NMOS管 M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、 NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、偏置电流源I1，

其中，能够抑制沟道长度效应影响的电路包括PMOS管M19、NMOS管M17、NMOS管M18，PMOS管M19的漏极、NMOS管M17的漏极与NMOS管M18的漏极相互连接， PMOS管M19的栅极与漏极短接，NMOS管M17的源极、NMOS管M18的源极与NMOS 管M15的漏极相互连接，NMOS管M17的栅极与NMOS管M2的栅极相互连接，NMOS 管M18的栅极与NMOS管M1的栅极相互连接，PMOS管M4的源极接电源电压VDD， PMOS管M4的栅极、PMOS管M19的栅极与PMOS管M3的栅极相互连接，PMOS管M4 的漏极、PMOS管M6的源极与NMOS管M1的漏极相互连接，PMOS管M3的源极接电源电压VDD，PMOS管M3的漏极、PMOS管M5的源极与NMOS管M2的漏极相互连接， PMOS管M5的栅极与PMOS管M6的栅极相互连接接固定偏置电压V1，PMOS管M6的漏极、NMOS管M12的漏极与NMOS管M8的栅极相互连接，PMOS管M5的漏极、 NMOS管M13的漏极与NMOS管M7的栅极相互连接，NMOS管M12的栅极与NMOS管 M13的栅极相互连接接固定偏置电压V2，NMOS管M12的源极与NMOS管M10的漏极相互连接，NMOS管M13的源极与NMOS管M11的漏极相互连接，NMOS管M10的源极的栅极与NMOS管M11的栅极相互连接接固定偏置电压V3，NMOS管M10的源极接地，NMOS管M11的源极接地，NMOS管M1的源极、NMOS管M2的源极与NMOS管M9的漏极相互连接，NMOS管M1的栅极与NMOS管M18的栅极相互连接，NMOS管M2的栅极与NMOS管M17的栅极相互连接，NMOS管M9的栅极、NMOS管M15的栅极与 NMOS管M14的栅极相互连接，NMOS管M9的源极、NMOS管M7的漏极与NMOS管 M8的漏极相互连接，NMOS管M7的源极接地，NMOS管M8的源极接地，PMOS管M19 的栅极与PMOS管M19的漏极短接，PMOS管M19的源极接电源电压VDD，PMOS管M19的漏极、NMOS管M17的漏极与NMOS管M18的漏极相互连接，NMOS管M17的源极、NMOS管M18的源极与NMOS管M15的漏极相互连接，NMOS管M15的源极与 NMOS管M16的漏极相互连接，NMOS管M16的栅极接固定偏置电压V4,NMOS管M16 的源极接地，偏置电流源I1的一端接电源电压VDD，另一端接NMOS管M14的漏极与 NMOS管M14的栅极相互连接，NMOS管M14的源极接地。

改进之前，由于VDS15≠VDS9，沟道长度调制所带来的一定的误差，改进之后，图 2中晶体管M17和M18在M15的漏端再产生一个电压，其值等于M1和M2的源电压，以保证VDS15＝VDS9。

综上所述为本实用新型的具体实施方案，本实用新型的原理已叙述在以上说明之中。本实用新型的保护范围不仅仅局限于此。本专业领域的任何涉及人员在本实用新型的披露范围内做出简单的结构变化，均属于本次实用新型之内。因此，本实用新型的保护范围应以权利要求书的范围为准。

Claims (6)

1.一种高线性精度全差分运算放大器电路结构，其特征在于:所述电路包括运放输入级(1)、运放中间级(2)、运放输出级(3)、缓冲级(4)、共模反馈级(5)、其中运放输入级(1)的第一输入端、第二输入端分别作为运放输入级(1)的同相输入端、反向输入端，运放输入级(1)的第一输出端、运放中间级(2)的第一输入端与共模反馈级(5)的第一输出端相互连接，运放输入级(1)的第二输出端、运放中间级(2)的第二输入端与共模反馈级(5)的第二输出端相互连接；运放中间级(2)的第一输出端、缓冲级(4)第一输入端与共模反馈级(5)的第一输入端相互连接，运放中间级(2)的第二输出端、缓冲级(4)的第二输入端与共模反馈级(5)的第二输入端相互连接，缓冲级(4)的第一输出端、第二输出端分别作为缓冲级(4)的同相输出端、反相输出端；

运放输入级(1)：从输入匹配网络电路中输入一对差分输入信号到运放中间级；

运放中间级(2)：增益控制电压输入从一个低电平电压转换成高电平电压时，电路电压增益提高，实现增益从低到高的转换，当增益控制电压输入从一个高电平电压转换成低电平电压时，电路电压增益降低，实现增益从高到低的转换；

运放输出级(3)：输出一对经过放大后的差分信号，输出差分信号的一部分被共模反馈级(5)检测并进入共模反馈级(5)中，剩下的差分信号进入缓冲级(4)；

缓冲级(4)：采用共源结构使其能够驱动小阻抗的电阻或是电平，使系统更加稳定；

共模反馈级(5)：检测在运放输出级(3)所输出共模电平与一个参考电压比较，并将误差送回到放大器偏置网络中。

2.根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于改进了运算放大电路的增益不够的问题。

3.根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于加入了共模反馈改进了在高增益的运算放大器中，输出共模电平对器件的特性和失配敏感的问题。

4.根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于使用了折叠式共源共栅结构在增加了输出阻抗的前提下增加了运算放大电路的增益大小。

5.根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于加入了缓冲级，能够驱动小阻抗的负载和小幅值电平，保证系统的稳定性。

6.根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征所述的共模反馈级(5)包括PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M19、NMOS管M1、NMOS管M2、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、偏置电流源I1，

其中，PMOS管M4的源极接电源电压VDD，PMOS管M4的栅极、PMOS管M19的栅极与PMOS管M3的栅极相互连接，PMOS管M4的漏极、PMOS管M6的源极与NMOS管M1的漏极相互连接，PMOS管M3的源极接电源电压VDD，PMOS管M3的漏极、PMOS管M5的源极与NMOS管M2的漏极相互连接，PMOS管M5的栅极与PMOS管M6的栅极相互连接接固定偏置电压V1，PMOS管M6的漏极、NMOS管M12的漏极与NMOS管M8的栅极相互连接，PMOS管M5的漏极、NMOS管M13的漏极与NMOS管M7的栅极相互连接，NMOS管M12的栅极与NMOS管M13的栅极相互连接接固定偏置电压V2，NMOS管M12的源极与NMOS管M10的漏极相互连接，NMOS管M13的源极与NMOS管M11的漏极相互连接，NMOS管M10的源极的栅极与NMOS管M11的栅极相互连接接固定偏置电压V3，NMOS管M10的源极接地，NMOS管M11的源极接地，NMOS管M1的源极、NMOS管M2的源极与NMOS管M9的漏极相互连接，NMOS管M1的栅极与NMOS管M18的栅极相互连接，NMOS管M2的栅极与NMOS管M17的栅极相互连接，NMOS管M9的栅极、NMOS管M15的栅极与NMOS管M14的栅极相互连接，NMOS管M9的源极、NMOS管M7的漏极与NMOS管M8的漏极相互连接，NMOS管M7的源极接地，NMOS管M8的源极接地，PMOS管M19的栅极与PMOS管M19的漏极短接，PMOS管M19的源极接电源电压VDD，PMOS管M19的漏极、NMOS管M17的漏极与NMOS管M18的漏极相互连接，NMOS管M17的源极、NMOS管M18的源极与NMOS管M15的漏极相互连接，NMOS管M15的源极与NMOS管M16的漏极相互连接，NMOS管M16的栅极接固定偏置电压V4,NMOS管M16的源极接地，偏置电流源I1的一端接电源电压VDD，另一端接NMOS管M14的漏极与NMOS管M14的栅极相互连接，NMOS管M14的源极接地。