CN206835055U - Cmos两级运算放大电路、芯片 - Google Patents
Cmos两级运算放大电路、芯片 Download PDFInfo
- Publication number
- CN206835055U CN206835055U CN201720789517.2U CN201720789517U CN206835055U CN 206835055 U CN206835055 U CN 206835055U CN 201720789517 U CN201720789517 U CN 201720789517U CN 206835055 U CN206835055 U CN 206835055U
- Authority
- CN
- China
- Prior art keywords
- circuit
- operational amplification
- amplification circuit
- cmos
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种CMOS两级运算放大电路、芯片，所述运算放大电路包括带隙基准源电路、第一级运算放大电路、偏置电路、反相器电路和第二级运算放大电路，其中，所述第一级运算放大电路采用折叠式共源共栅放大器结构，所述偏置电路采用NMOS管和电阻串联的结构，所述第二级运算放大电路采用以NMOS管作为输入的电流源负载共源级放大器；所述带隙基准源电路与第一级运算放大电路连接，所述反相电路与第一级运算放大电路的输出端连接。本实用新型通过第一运算放大电路采用折叠式共源共栅运算放大器，获得足够大的开环增益，具有非常好的频率特性和高的输出阻抗，利用带隙基准源为后级电路提供稳定的输入信号，保证后级电路正常工作。
Description
技术领域
本实用新型涉及集成电路技术领域，尤其涉及一种CMOS两级运算放大电路、芯片。
背景技术
在集成电路设计中，运算放大器是搭建复杂电路和扩充电路功能不可或缺的电路结构，高性能的运算放大器更是目前很多设计人员的研究方向。
然而，运算放大器的性能指标之间是相互制约的，往往在提高增益的同时，避免不了要牺牲一部分频率特性，同时，其输出阻抗往往也不高。
实用新型内容
为了解决现有技术的问题，本实用新型实施例提供了一种CMOS两级运算放大电路、芯片。所述技术方案如下：
一方面，提供了一种CMOS两级运算放大电路，包括带隙基准源电路、第一级运算放大电路、偏置电路、反相器电路和第二级运算放大电路，其中，所述第一级运算放大电路采用折叠式共源共栅放大器结构，所述偏置电路采用NMOS管和电阻串联的结构，所述第二级运算放大电路采用以NMOS管作为输入的电流源负载共源级放大器；
所述带隙基准源电路与所述第一级运算放大电路连接，用于向所述第一级运算放大电路提供与绝对温度成比例的电流；
所述偏置电路分别向与其连接的所述第一级运算放大电路和所述反相器电路提供偏置电压；
所述反相电路与所述第一级运算放大电路的输出端连接，用于将所述第一级运算放大电路输出的双端信号转换成单端信号，并将所述单端信号输出至所述第二级运算放大电路。
进一步的，所述与绝对温度成比例的电流，由所述带隙基准源电路中的三极管产生的具有正温度系数电流流经由PMOS管构成的电流镜结构产生。
进一步的，所述反相器电路采用PMOS管作为输入端。
进一步的，所述第二级运算放大电路采用NMOS管作为输入端。
另一方面，提供了一种芯片，包括芯片本体和所述的CMOS两级运算放大电路。
本实用新型实施例提供的技术方案带来的有益效果是：
第一运算放大电路采用折叠式共源共栅运算放大器，获得足够大的开环增益，进而具有非常好的频率特性和高的输出阻抗，同时，利用带隙基准源的设计为后级电路提供稳定的输入信号，进而保证后级电路正常工作。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例一提供的一种CMOS两级运算放大电路示意图；
图2是本实用新型实施例一提供的一种带隙基准源电路图；
图3是本实用新型实施例一提供的一种第一级运算放大电路图；
图4是本实用新型实施例一提供的一种偏置电路图；
图5是本实用新型实施例一提供的一种反相器电路图；
图6是本实用新型实施例一提供的一种第二级运算放大电路图；
图7是本实用新型实施例一提供的一种CMOS两级运算放大电路图；
图8是本实用新型实施例一提供的一种CMOS两级运算放大电路的增益与相位曲线。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
实施例一
本实用新型实施例提供了一种CMOS两级运算放大电路，参见图1，包括带隙基准源电路10、第一级运算放大电路20、偏置电路30、反相器电路40和第二级运算放大电路50，其中，所述第一级运算放大电路20采用折叠式共源共栅放大器结构，所述偏置电路30采用NMOS管和电阻串联的结构，所述第二级运算放大电路50采用以NMOS管作为输入的电流源负载共源级放大器；
所述带隙基准源电路10与所述第一级运算放大电路20连接，用于向所述第一级运算放大电路20提供与绝对温度成比例的电流；
所述偏置电路30分别向与其连接的所述第一级运算放大电路20和所述反相器电路40提供偏置电压；
所述反相电路与所述第一级运算放大电路20的输出端连接，用于将所述第一级运算放大电路20输出的双端信号转换成单端信号，并将所述单端信号输出至所述第二级运算放大电路50。
在本实施例中，所述与绝对温度成比例的电流由所述带隙基准源电路10中的三极管产生的具有正温度系数电流流经由PMOS管构成的电流镜结构产生。
参见图2，图2中PMOS管M1和PMOS管M3构成一个电流镜结构，三极管Q1和三极管Q2产生的具有正温度系数电流通过电流镜镜像到M3的漏级，产生的PTAT(Proportional toAbsolute Temperature，与绝对温度成正比)电流作为后级第一级运算放大电路20的尾电流输入。
参见图3，第一运算放大电路的增益为：
AV1＝Gm·Rout
其中Gm为输入差分管M8和M9的等效跨导，Rout为输出节点的输出电阻，其中，Rout＝gm13·ro13·ro11//gm15·ro15·(ro9//ro17)，因此增益为：
AV1＝Gm·[gm13·ro13·ro11//gm15·ro15·(ro9//ro17)]
由上可见，共源共栅结构能够提供很高的增益。
在本实施例中，所述偏置电路30采用NMOS管和电阻串联的结构，具体而言，为了满足匹配要求，偏置电路30中晶体管长度应该与第一运算放大电路中相应晶体管的长度相等，如图4所示，M6和M18构成电流镜，从带隙基准源电路1000输出的PTAT电流通过电流镜把电流按管子宽长比的比例镜像到M18，从而产生电路所需要的偏置电压，保证了第一运算放大电路，即折叠式共源共栅放大器和反相器的正常工作。
在本实施例中，所述反相器电路40采用PMOS管作为输入端。
具体而言，从折叠式共源共栅放大器输出的信号为双端输出的形式，为了使第二级运算放大电路50的输入信号为单端输入，需要在第一级运算放大电路20和第二级运算放大电路50之间采用一个差分转单端的过渡结构。通常，整个电路的增益，大部分都是由输入差分级提供，参见图5，为了改善噪声性能和降低输入失调，又考虑到输出级为电流源负载的共源级，差分转单端模块采用反相器结构，并且采用PMOS管作为输入优化了噪声性能。
在本实施例中，所述第二级运算放大电路50采用NMOS管作为输入端。
具体的，参见图6，第二级运算放大电路50作为运算放大器的第二级放大模块，考虑到输出摆幅，输出采用了电流源负载的共源极放大结构，此电路结构在负载上的电压不是紧随其负载阻抗变化而变化的，同时进行了频率补偿，提高了电路的稳定性。
参见图7，图7提供了一种CMOS两级运算放大器的电路图，其中，带隙基准源电路10为后级提供PTAT电流；第一级运算放大电路20放大输入信号；偏置电路30为折叠式共源共栅放大器和反相器提供所需要的偏置电压，保证其正常工作；反相器电路40将双端输入信号转换成单端输出信号并将信号送到输出级；第二级运算放大电路50为CMOS两级运算放大电路的第二级放大模块，用于放大并输出信号。
具体的，带隙基准源电路10为第一级运算放大电路20提供PTAT输入电流，具体连接方式为带隙基准源电路10中PMOS管M3的漏极与第一级运算放大电路20中NMOS管M4的漏极相连接。
具体的，第一级运算放大电路20采用折叠式共源共栅放大器，其中，M8、M9、M14、M15构成折叠式差分电路，M16、M17构成运算放大器两支路的偏置电流源，M10、M11、M12、M13构成共源共栅电路，M7是尾电流源PMOS管。其中，Vin1、Vin2为运算放大器输入端，NMOS管M4的漏极连接着带隙基准源电路10中PMOS管M3的漏极，NMOS管M14、M15的栅极相连接并与偏置电路30中PMOS管M18的漏极相连接，NMOS管M16、M15的栅极相连接并与偏置电路30中NMOS管M19的漏极相连接，并作为折叠式共源共栅放大器的一个输出端与反相器电路40中NMOS管M23的栅极相连，而另一个输出端为M18的漏极。
具体的，偏置电路30为各级电路提供需要的偏置电压，保证电路正常工作，其具体连接方式为PMOS管M18与PMOS管M6的栅极相连构成电流镜结构，PMOS管M18的漏极连接着折叠式共源共栅运算放大器中NMOS管M14和NMOS管M15的栅极，而NMOS管M19的漏极连接着折叠式共源共栅运算放大器中NMOS管M16和NMOS管M17的栅极。
具体的，反相器电路40将双端输入信号转换成单端输出信号并将信号送到输出级，其具体连接方式为PMOS管M22的栅极连接着第一级运算放大电路20的输出端，PMOS管M23的栅极连接着偏置电路30中NMOS管M19的漏极，反相器电路40的输出连接着第一级运算放大电路20中NMOS管M28的栅极。
具体的，第二运算放大电路采用PMOS管作为输入的电流源负载共源级放大器，具体连接方式为NMOS管M28作为输入管，其栅极连接着反相器输出的信号，NMOS管M27作为电流源负载，其栅极连接着偏置电路30中NMOS管M19的栅极。
参见图8，图8示出了CMOS两级运算放大电路的增益与相位曲线，其中，横坐标表示频率范围，纵坐标表示放大电路的增益和相位的变化范围。从图8可以得出，在0～1G频率范围内，其增益为121.5dB，单位增益带宽约为12MHz，相位裕度为61.4°。
需要说明的是，上述曲线的工作条件是：电路工作电压3.3V，共模输入范围为0～2.4V，采用0.18um TSMC工艺。
本实施例通过第一运算放大电路采用折叠式共源共栅运算放大器，获得足够大的开环增益，进而具有非常好的频率特性和高的输出阻抗，同时，利用带隙基准源的设计为后级电路提供稳定的输入信号，进而保证后级电路正常工作。
实施例二
本实用新型实施例提供了一种芯片，包括芯片本体和实施例一所述的CMOS两级运算放大电路。
上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。
还需要说明的是，术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种CMOS两级运算放大电路，其特征在于，包括带隙基准源电路、第一级运算放大电路、偏置电路、反相器电路和第二级运算放大电路，其中，所述第一级运算放大电路采用折叠式共源共栅放大器结构，所述偏置电路采用NMOS管和电阻串联的结构，所述第二级运算放大电路采用以NMOS管作为输入的电流源负载共源级放大器；
所述带隙基准源电路与所述第一级运算放大电路连接，用于向所述第一级运算放大电路提供与绝对温度成比例的电流；
所述偏置电路分别向与其连接的所述第一级运算放大电路和所述反相器电路提供偏置电压；
所述反相电路与所述第一级运算放大电路的输出端连接，用于将所述第一级运算放大电路输出的双端信号转换成单端信号，并将所述单端信号输出至所述第二级运算放大电路。
2.根据权利要求1所述的CMOS两级运算放大电路，其特征在于，所述与绝对温度成比例的电流，由所述带隙基准源电路中的三极管产生的具有正温度系数电流流经由PMOS管构成的电流镜结构产生。
3.根据权利要求1所述的CMOS两级运算放大电路，其特征在于，所述反相器电路采用PMOS管作为输入端。
4.根据权利要求1所述的CMOS两级运算放大电路，其特征在于，所述第二级运算放大电路采用NMOS管作为输入端。
5.一种芯片，其特征在于，包括芯片本体和权利要求1至4任意一项所述的CMOS两级运算放大电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720789517.2U CN206835055U (zh) | 2017-06-30 | 2017-06-30 | Cmos两级运算放大电路、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720789517.2U CN206835055U (zh) | 2017-06-30 | 2017-06-30 | Cmos两级运算放大电路、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206835055U true CN206835055U (zh) | 2018-01-02 |
Family
ID=60778463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720789517.2U Expired - Fee Related CN206835055U (zh) | 2017-06-30 | 2017-06-30 | Cmos两级运算放大电路、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206835055U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110247645A (zh) * | 2019-05-24 | 2019-09-17 | 广州金升阳科技有限公司 | 一种电压比较器 |
| CN112636698A (zh) * | 2020-08-21 | 2021-04-09 | 苏州芯智瑞微电子有限公司 | 一种cmos放大器电路及在射频识别的应用及包含该电路的集成电路 |
| CN113114117A (zh) * | 2021-04-08 | 2021-07-13 | 唐太平 | 一种用于共源共栅射频低噪声放大器共栅管的偏置电路 |
-
2017
- 2017-06-30 CN CN201720789517.2U patent/CN206835055U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110247645A (zh) * | 2019-05-24 | 2019-09-17 | 广州金升阳科技有限公司 | 一种电压比较器 |
| CN112636698A (zh) * | 2020-08-21 | 2021-04-09 | 苏州芯智瑞微电子有限公司 | 一种cmos放大器电路及在射频识别的应用及包含该电路的集成电路 |
| CN113114117A (zh) * | 2021-04-08 | 2021-07-13 | 唐太平 | 一种用于共源共栅射频低噪声放大器共栅管的偏置电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105141265B (zh) | 一种增益提升的运算跨导放大器 | |
| CN102331807B (zh) | 一种集成摆率增强电路的低压差线性稳压器 | |
| CN101277095B (zh) | 使用单端两级放大器的全差分ab类放大器和放大方法 | |
| CN103558890B (zh) | 一种具有高增益高抑制比的带隙基准电压源 | |
| CN206835055U (zh) | Cmos两级运算放大电路、芯片 | |
| US7541871B2 (en) | Operational transconductance amplifier (OTA) | |
| CN103095234B (zh) | 一种全差分运算跨导放大器 | |
| CN104199504B (zh) | 一种快速瞬态响应低压差线性稳压器 | |
| CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
| CN104467716B (zh) | 一种输出共模电压恒定的全差分轨到轨放大器的设计 | |
| WO2017211134A1 (zh) | 两级运算放大器 | |
| CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
| Povoa et al. | Single-stage amplifier biased by voltage combiners with gain and energy-efficiency enhancement | |
| CN209692711U (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
| KR19980036295A (ko) | 복제 전압-전류 변환기를 사용한 혼합기 | |
| CN101588164B (zh) | 一种恒定跨导偏置电路 | |
| JP2011239154A (ja) | 演算増幅回路 | |
| CN107154786A (zh) | 一种低电压轨到轨运算跨导放大器 | |
| CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
| CN104639071B (zh) | 运算放大器 | |
| CN102355212A (zh) | 一种带电流补偿的轨到轨输入级 | |
| CN201323554Y (zh) | 增益辅助放大电路 | |
| CN106656078B (zh) | 带电感双电源供电的运算放大器及模数转换器 | |
| CN104682946B (zh) | 一种差分信号转单端信号电路 | |
| CN113271073B (zh) | 一种可重构运算跨导放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180102 Termination date: 20210630 |