CN103095234B - 一种全差分运算跨导放大器 - Google Patents

Abstract

本发明公开了一种全差分运算跨导放大器，具有第一支路和第二支路。第一支路，接收差分输入信号Vin和Vip，包括NMOS管（M31）、NMOS管（M32）、NMOS管（M35）、NMOS管（M314）和NMOS管（M315）；第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括PMOS管（M38）和PMOS管（M39）；PMOS管（M38）和PMOS管（M39）的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，PMOS管（M38）的漏极连接于NMOS管（M314）的漏极，PMOS管（M39）的漏极连接于NMOS管（M315）的漏极。

Description

一种全差分运算跨导放大器

技术领域

本发明涉及电路开发技术领域，特别涉及一种全差分运算跨导放大器。

背景技术

随着CMOS工艺的发展，电源电压和晶体管本征增益逐渐降低，对于基于开关电容电路的离散时间信号处理电路来说，其性能提高的主要瓶颈之一就是高性能的运算跨导放大器（OTA）。OTA的设计最重要的指标是电压增益（A_V）和增益带宽积（GBW）。其中电压增益A_V为跨导（G_m）与输出电阻（R_O）的乘积，表示为：A_V=G_mR_O，增益带宽积GBW为跨导（G_m）与输出电容（C_O）之比，表示为：GBW=G_m/C_O。现有的OTA结构有多种，单级OTA主要包括套筒式共源共栅（TelescopicCascode）结构以及折叠式共源共栅（foldedCascode）结构等。

在开关电容等电路的设计中，OTA的有限增益会导致电荷转移不完全，使得输出出现有限增益误差，故尽量提高OTA的增益是设计的努力方向之一。在一定的功耗（即跨导G_m）下，如何提高输出电阻R_O以提高增益，成为设计优化的关键之一。此外，在开关电容电路设计中，OTA的增益带宽积GBW决定了闭环带宽，即电路的工作速度，故尽量提高OTA的GBW也是设计的一个方向。在相同跨导条件下，OTA的增益带宽积GBW反比于输出电容负载C_O.OTA的电容负载C_O由有效负载C_L和寄生电容C_p并联而成，所以如何尽量减小输出节点的寄生电容C_p成为设计优化的重要内容。

图1是现有的套筒式共源共栅结构运算跨导放大器（OTA）的电路图，输入是差分信号Vin和Vip,输出是差分信号Von和Vop，负载电容是CL.。MOS管M11和M12是输入管，MOS管M13和M14是电流源管。输出是共源共栅结构，共源共栅结构由MOS管M11，M12，M15-M110组成，可以提供较大的输出电阻以提高增益。Vop和Von通过共模反馈模块，输出V_cmfb信号，并通过MOS管M14来控制输出共模电平。流过单端支路的偏置电流记为I.该OTA的增益可以表示为：

A_V1=G_m11(R_ds11G_m15R_ds15//R_ds19G_m17R_ds17).

假设有：

$R_{\mathrm{ds}11}{G}_{m15}{R}_{\mathrm{ds}15}\≅R_{\mathrm{ds}19}{G}_{m17}{R}_{\mathrm{ds}17}=R_O,$

则增益可以表示为：

A_V1=G_m11R_O/2.

输出节点的负载电容为CL，寄生电容记为C_p1，则该OTA的增益带宽积为：

$G{\mathrm{BW}}_1=\frac{G_{m11}}{\mathrm{CL}+C_{p1}}.$

输出寄生电容主要由与输出节点相连的共栅MOS管M17,M18,M15,M16的漏衬寄生电容（即漏极和衬底之间的电容）Cdb和漏栅寄生电容（即漏极和栅极之间的电容）Cgd构成，它与MOS管的宽度W成正比，假设MOS管单位宽度所对应的寄生电容为k，则有：

C_p1=k(W₁₇+W₁₅).

在高速模拟电路设计中，MOS管的尺寸较大，C_p1的大小相对于C_L不可忽略，导致套筒式共源共栅结构OTA的寄生电容较大，从而导致该OTA的GBW较小。

发明内容

本发明提供一种全差分运算跨导放大器，能够同时获得大的增益带宽积，以及大的增益。该全差分运算跨导放大器具有第一支路和第二支路。

所述第一支路，接收差分输入信号Vin和Vip，包括N沟道金属氧化物半导体NMOS管M31、NMOS管M32、NMOS管M35、NMOS管M314和NMOS管M315。所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括P沟道金属氧化物半导体PMOS管M38和PMOS管M39；PMOS管M38和PMOS管M39的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，PMOS管M38的漏极连接于NMOS管M314的漏极，PMOS管M39的漏极连接于NMOS管M315的漏极。

NMOS管M31的栅极接收差分输入信号Vin，源极连接于NMOS管M35的漏极，漏极连接于NMOS管M314的源极。

NMOS管M32的栅极接收差分输入信号Vip，源极连接于NMOS管M35的漏极，漏极连接于NMOS管M315的源极。

NMOS管M35的源极接地，漏极连接于NMOS管M31的源极和NMOS管M32的源极，栅极接入偏置电压Vbn1。

NMOS管M314的栅极接入偏置电压Vbn2，源极连接于NMOS管M31的漏极，漏极连接于PMOS管M38的漏极。

NMOS管M315的栅极接入偏置电压Vbn2，源极连接于NMOS管M32的漏极，漏极连接于PMOS管M39的漏极。

较佳地，所述第二支路，进一步包括NMOS管M36、NMOS管M37、NMOS管M33、NMOS管M34、NMOS管M312、NMOS管M313、PMOS管M310和PMOS管M311。

其中，PMOS管M310的栅极接入偏置电压Vbp2，源极连接于PMOS管M38的漏极，漏极连接于NMOS管M312的漏极且输出差分输出信号Vop；PMOS管M311的栅极接入偏置电压Vbp2，源极连接于PMOS管M39的漏极，漏极连接于NMOS管M313的漏极且输出差分输出信号Von；NMOS管M312的栅极接入偏置电压Vbn2，源极连接于NMOS管M33的漏极，漏极连接于PMOS管M310的漏极；NMOS管M313的栅极接入偏置电压Vbn2，源极连接于NMOS管M34的漏极，漏极连接于PMOS管M311的漏极；NMOS管M33的栅极接收差分输入信号Vin，源极连接于NMOS管M36的漏极，漏极连接于NMOS管M312的源极；NMOS管M34的栅极接收差分输入信号Vip，源极连接于NMOS管M37的漏极，漏极连接于NMOS管M313的源极；NMOS管M36的源极接地，漏极接NMOS管M33的源极和NMOS管M37的漏极，栅极接入偏置电压Vbn1；NMOS管M37的源极接地，漏极接NMOS管M34的源极和NMOS管M36的漏极，栅极接入偏置电压Vcmfb。

较佳地，所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop，输出为所述偏置电压Vcmfb。

较佳地，所述NMOS管M312的漏极连接至第一电容CL的一端，第一电容CL的另一端接地。所述NMOS管M313的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。

本发明提供的另外一种全差分运算跨导放大器，其特征在于，该全差分运算跨导放大器具有第一支路和第二支路。

所述第一支路，接收差分输入信号Vin和Vip，包括P沟道金属氧化物半导体PMOS管M41、PMOS管M42、PMOS管M45、PMOS管M414和PMOS管M415。所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括N沟道金属氧化物半导体NMOS管M48和NMOS管M49；NMOS管M48和NMOS管M49的源极均接地，栅极均接入偏置电压Vbn1，NMOS管M48的漏极连接于PMOS管M414的漏极，NMOS管M49的漏极连接于PMOS管M415的漏极。

PMOS管M41的栅极接收差分输入信号Vin，源极连接于PMOS管M45的漏极，漏极连接于PMOS管M414的源极。

PMOS管M42的栅极接收差分输入信号Vip，源极连接于PMOS管M45的漏极，漏极连接于PMOS管M415的源极。

PMOS管M45的源极接电源VDD，漏极连接于PMOS管M41的源极和PMOS管M42的源极，栅极接入偏置电压Vbp1。

PMOS管M414的栅极接入偏置电压Vbp2，源极连接于PMOS管M41的漏极，漏极连接于NMOS管M48的漏极。

PMOS管M415的栅极接入偏置电压Vbp2，源极连接于PMOS管M42的漏极，漏极连接于NMOS管M49的漏极。

较佳地，所述第二支路，进一步包括PMOS管M46、PMOS管M47、PMOS管M43、PMOS管M44、PMOS管M412、PMOS管M413、NMOS管M410和NMOS管M411。

其中，NMOS管M410的栅极接入偏置电压Vbn2，源极连接于NMOS管M48的漏极，漏极连接于PMOS管M412的漏极且输出差分输出信号Vop；NMOS管M411的栅极接入偏置电压Vbn2，源极连接于NMOS管M49的漏极，漏极连接于PMOS管M413的漏极且输出差分输出信号Von；PMOS管M412的栅极接入偏置电压Vbp2，源极连接于PMOS管M43的漏极，漏极连接于NMOS管M410的漏极；PMOS管M413的栅极接入偏置电压Vbp2，源极连接于PMOS管M44的漏极，漏极连接于NMOS管M411的漏极；PMOS管M43的栅极接收差分输入信号Vin，源极连接于PMOS管M46的漏极，漏极连接于PMOS管M412的源极；PMOS管M44的栅极接收差分输入信号Vip，源极连接于PMOS管M47的漏极，漏极连接于PMOS管M413的源极；PMOS管M46的源极连接至电源VDD，漏极接PMOS管M43的源极和PMOS管M47的漏极，栅极接入偏置电压Vbp1；PMOS管M47的源极连接至电源VDD，漏极接PMOS管M44的源极和PMOS管M46的漏极，栅极接入偏置电压Vcmfb。

较佳地，所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop，输出为所述偏置电压Vcmfb。

较佳地，所述PMOS管M412的漏极连接至第一电容CL的一端，第一电容CL的另一端接地。所述PMOS管M413的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。

本发明实施例的有益效果是：本发明实施例通过两组Vin、Vip电压输入，所有的偏置电流都能够用来产生跨导，使得OTA整体能够保持较大的跨导；并且通过第一支路和第二支路将电流分流，降低了输出节点的寄生电容，从而提高了OTA的GBW；以及，通过电流分流，提高了单个MOS管的电阻，通过NMOS管M314和NMOS管M315降低NMOS管M31和NMOS管M32对输出电阻的影响，或通过PMOS管M414和PMOS管M415降低PMOS管M41和PMOS管M42对输出电阻的影响，使输出电阻增大，从而提高了OTA的增益。

附图说明

图1为现有的套筒式共源共栅全差分运算跨导放大器的电路图；

图2为本发明第一较佳实施例的全差分运算跨导放大器的电路图；

图3为本发明第二较佳实施例的全差分运算跨导放大器的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步的详细描述。

图2为本发明第一较佳实施例的全差分运算跨导放大器（fully-differentialOTA）的电路图。本发明实施例提供的全差分运算跨导放大器既能够提高增益，又能够提高OTA的GBW。输入是差分信号Vin和Vip,输出是差分信号Von和Vop。该全差分运算跨导放大器具有第一支路1和第二支路2。

第一支路1，接收差分输入信号Vin和Vip，包括N沟道金属氧化物半导体NMOS管M31、NMOS管M32、NMOS管M35、NMOS管M314和NMOS管M315。

第二支路2，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括P沟道金属氧化物半导体PMOS管M38和PMOS管M39。PMOS管M38和PMOS管M39的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，PMOS管M38的漏极连接于NMOS管M314的漏极，PMOS管M39的漏极连接于NMOS管M315的漏极。

NMOS管M31的栅极接收差分输入信号Vin，源极连接于NMOS管M35的漏极，漏极连接于NMOS管M314的源极。

NMOS管M32的栅极接收差分输入信号Vip，源极连接于NMOS管M35的漏极，漏极连接于NMOS管M315的源极。

NMOS管M35的源极接地，漏极连接于NMOS管M31的源极和NMOS管M32的源极，栅极接入偏置电压Vbn1。

NMOS管M314的栅极接入偏置电压Vbn2，源极连接于NMOS管M31的漏极，漏极连接于PMOS管M38的漏极。

NMOS管M315的栅极接入偏置电压Vbn2，源极连接于NMOS管M32的漏极，漏极连接于PMOS管M39的漏极。

所述第二支路，进一步包括NMOS管M36、NMOS管M37、NMOS管M33、NMOS管M34、NMOS管M312、NMOS管M313、PMOS管M310和PMOS管M311。

其中，PMOS管M310的栅极接入偏置电压Vbp2，源极连接于PMOS管M38的漏极，漏极连接于NMOS管M312的漏极且输出差分输出信号Vop；PMOS管M311的栅极接入偏置电压Vbp2，源极连接于PMOS管M39的漏极，漏极连接于NMOS管M313的漏极且输出差分输出信号Von；NMOS管M312的栅极接入偏置电压Vbn2，源极连接于NMOS管M33的漏极，漏极连接于PMOS管M310的漏极；NMOS管M313的栅极接入偏置电压Vbn2，源极连接于NMOS管M34的漏极，漏极连接于PMOS管M311的漏极；NMOS管M33的栅极接收差分输入信号Vin，源极连接于NMOS管M36的漏极，漏极连接于NMOS管M312的源极；NMOS管M34的栅极接收差分输入信号Vip，源极连接于NMOS管M37的漏极，漏极连接于NMOS管M313的源极；NMOS管M36的源极接地，漏极接NMOS管M33的源极和NMOS管M37的漏极，栅极接入偏置电压Vbn1；NMOS管M37的源极接地，漏极接NMOS管M34的源极和NMOS管M36的漏极，栅极接入偏置电压Vcmfb。

较佳地，所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop，输出为所述偏置电压Vcmfb。

较佳地，所述NMOS管M312的漏极连接至第一电容CL的一端，第一电容CL的另一端接地。所述NMOS管M313的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。

本实施例之中，OTA电路的输入是两组差分对管子M31和M32，以及M33和M34，Vin由NMOS管M31和NMOS管M33输入，Vip由NMOS管M32和NMOS管M34输入。输出是CMOS共源共栅结构，由MOS管M33、M34和M38-M313组成。该电路结构对总偏置电流进行了分流，流过PMOS管M38和M39的偏置电流分别为I，该电流的一半流向第一支路，一半流向第二支路，即，流过NMOS管M31，M32，M33和M34的偏置电流分别为I/2。NMOS管M35，M36和M37是电流源管，控制流过各支路的偏置电流的值，例如本实施例中控制流过各支路的偏置电流的值均为I/2，当然可以根据需要调整偏置电流的值。对于全差分运算跨导放大器，其输出节点的共模电压需要一个额外的共模反馈模块来确定，共模反馈模块工作在共模信号，输入是Von和Vop，输出是输出共模信号，即本实施例之中的偏置电压Vcmfb，通过将偏置电压Vcmfb连接至NMOS管M37的栅极，来实现共模调节，构成一个负反馈环路。Vbn1,Vbn2,Vbp1和Vbp2也是直流偏置电压。另外，本实施例之中的NMOS管M314和NMOS管M315降低了NMOS管M31和NMOS管M32对输出电阻的影响，避免了因电阻并联导致的电阻减小，R_ds31G_m314R_ds314相比于R_ds38非常大，从而在与R_ds38电阻并联时可以忽略，所以M314和M315起到提高输出电阻的作用。该OTA的增益可以表示为：

$A_{V3}={2G}_{m31}[R_{\mathrm{ds}33}{G}_{m312}{R}_{\mathrm{ds}312}//(R_{\mathrm{ds}38}//R_{\mathrm{ds}31}{G}_{m314}{R}_{\mathrm{ds}314})G_{m310}{R}_{\mathrm{ds}310}]$

$\≅{2G}_{m31}(R_{\mathrm{ds}33}{G}_{m312}{R}_{\mathrm{ds}312}//R_{\mathrm{ds}38}{G}_{m310}{R}_{\mathrm{ds}310}).$

其中，//表示电阻并联，假设流过相同电流的MOS管有相同的R_ds和G_m，由于跨导大致与电流成正比，电阻大致与电流成反比，因此流经MOS管的电流减半可以增大MOS管的电阻，于是有：

R_ds33＝2R_ds38，

$G_{m31}=\frac{1}{2}{G}_{m11},$ 2×G_m31＝G_m11,

另外可以假设：

$G_{m312}{R}_{\mathrm{ds}312}\≅G_{m310}{R}_{\mathrm{ds}310},$

$R_{\mathrm{ds}33}{G}_{m312}{R}_{\mathrm{ds}312}\≅{2R}_{\mathrm{ds}38}{G}_{m310}{R}_{\mathrm{ds}310}={2R}_O,$

则增益可以表示为：

A_V3=2G_m31(2R_O//R_O).

与如图1所示的套筒式共源共栅结构OTA相比较，本发明的第一较佳实施例，因为有两路输入信号，两支路的电流I/2，均能够用于产生跨导，因此有效跨导不变，即2×G_m31=G_m11；因为电流减小使电阻增大以及NMOS管M314、NMOS管M315降低了NMOS管M31和NMOS管M32对输出电阻的影响导致输出电阻增大，故而增益变大，可以表示为：

$A_{V3}={2G}_{m31}({2R}_O//R_O)=G_{m11}\frac{2}{3}{R}_O=\frac{4}{3}{A}_{V1}.$

输出节点的负载电容为CL，寄生电容记为C_p3，则增益带宽为：

${\mathrm{GBW}}_3=\frac{{2G}_{m31}}{C_L+C_{p3}}.$

输出寄生电容主要由与输出节点相连的共栅MOS管M310,M311,M312,M313的漏衬寄生电容Cdb和漏栅寄生电容Cgd构成，与MOS管的宽度W成正比：

C_p3=k(W₃₁₀+W₃₁₂)。

由于共栅MOS管的宽度与电流成正比，与图1所示的电路相比较，流经各MOS管的电流为I/2，电流减半使得MOS管的宽度减半，进而有：

$C_{p3}=\frac{1}{2}\mathrm{Cp}1.$

与如图1所示的套筒式共源共栅结构OTA相比较，新结构OTA有效跨导不变，输出寄生电容减半，故而增益带宽积增大，可以表示为：

${\mathrm{GBW}}_3=\frac{{2G}_{m31}}{C_L+C_{p3}}=\frac{G_{m11}}{C_L+C_{p1}/2}>\frac{G_{m11}}{C_L+C_{p1}}={\mathrm{GBW}}_1.$

相比于如图1所示的套筒式共源共栅结构OTA，在相同的电流（功耗）下，本发明第一较佳实施例增加了对电流进行分流的新结构，使得输出节点的寄生电容减小。通过接收两路输入，保留了所有电流均用来产生跨导的特点，因此，跨导保持不变，而且通过减小流经单个MOS管的电流以增大单个MOS管的电阻，并且使用NMOS管M314、NMOS管M315降低了电阻并联对输出电阻的影响，使整体的输出电阻增大。所以本发明第一较佳实施例，与现有的套筒式共源共栅的运算跨导放大器结构相比，增益和增益带宽积均提高。

图3为本发明第二较佳实施例的全差分运算跨导放大器的电路图。第二较佳实施例与第一较佳实施例大致相同，输入是差分信号Vin和Vip,输出是差分信号Von和Vop。该全差分运算跨导放大器具有第一支路1’和第二支路2’。不同之处在于第二较佳实施例中，第一支路1’和第二支路2’中通过PMOS管输入差分信号。

第一支路1’，接收差分输入信号Vin和Vip，包括P沟道金属氧化物半导体PMOS管M41、PMOS管M42、PMOS管M45、PMOS管M414和PMOS管M415。

第二支路2’，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括N沟道金属氧化物半导体NMOS管M48和NMOS管M49；NMOS管M48和NMOS管M49的源极均接地，栅极均接入偏置电压Vbn1，NMOS管M48的漏极连接于PMOS管M414的漏极，NMOS管M49的漏极连接于PMOS管M415的漏极。

第一支路1’之中，PMOS管M41的栅极接收差分输入信号Vin，源极连接于PMOS管M45的漏极，漏极连接于PMOS管M414的源极。

PMOS管M42的栅极接收差分输入信号Vip，源极连接于PMOS管M45的漏极，漏极连接于PMOS管M415的源极。

PMOS管M45的源极接电源VDD，漏极连接于PMOS管M41的源极和PMOS管M42的源极，栅极接入偏置电压Vbp1。

PMOS管M414的栅极接入偏置电压Vbp2，源极连接于PMOS管M41的漏极，漏极连接于NMOS管M48的漏极。

PMOS管M415的栅极接入偏置电压Vbp2，源极连接于PMOS管M42的漏极，漏极连接于NMOS管M49的漏极。

较佳地，所述第二支路，进一步包括PMOS管M46、PMOS管M47、PMOS管M43、PMOS管M44、PMOS管M412、PMOS管M413、NMOS管M410和NMOS管M411。

其中，NMOS管M410的栅极接入偏置电压Vbn2，源极连接于NMOS管M48的漏极，漏极连接于PMOS管M412的漏极且输出差分输出信号Vop；NMOS管M411的栅极接入偏置电压Vbn2，源极连接于NMOS管M49的漏极，漏极连接于PMOS管M413的漏极且输出差分输出信号Von；PMOS管M412的栅极接入偏置电压Vbp2，源极连接于PMOS管M43的漏极，漏极连接于NMOS管M410的漏极；PMOS管M413的栅极接入偏置电压Vbp2，源极连接于PMOS管M44的漏极，漏极连接于NMOS管M411的漏极；PMOS管M43的栅极接收差分输入信号Vin，源极连接于PMOS管M46的漏极，漏极连接于PMOS管M412的源极；PMOS管M44的栅极接收差分输入信号Vip，源极连接于PMOS管M47的漏极，漏极连接于PMOS管M413的源极；PMOS管M46的源极连接至电源VDD，漏极接PMOS管M43的源极和PMOS管M47的漏极，栅极接入偏置电压Vbp1；PMOS管M47的源极连接至电源VDD，漏极接PMOS管M44的源极和PMOS管M46的漏极，栅极接入偏置电压Vcmfb。

较佳地，所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop，输出为所述偏置电压Vcmfb。

较佳地，所述PMOS管M412的漏极连接至第一电容CL的一端，第一电容CL的另一端接地。所述PMOS管M413的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。

同样，本发明的第二较佳实施例，可以达到与第一较佳实施例相同的功效，输入是两组差分对管子PMOS管M41和PMOS管M42，以及PMOS管M43和PMOS管M44，Vin由PMOS管M41和PMOS管M43输入，Vip由PMOS管M42和PMOS管M44输入。输出是CMOS共源共栅结构，由MOS管M43，M44和M48-M413组成。流过NMOS管M48和NMOS管M49的偏置电流分别为I，流过PMOS管M414和M415，NMOS管M410和M411的偏置电流分别为I/2，PMOS管M45，PMOS管M46和PMOS管M47是电流源管，控制流过各支路的偏置电流的值。

同样，与如图1所示的套筒式共源共栅结构OTA相比较，本发明的第二较佳实施例，因为有两路输入信号，两支路的电流I/2，均能够用于产生跨导，因此有效跨导不变；因为电流减小使各MOS管的电阻增大以及NMOS管M414和M415降低了NMOS管M41和M42对输出电阻的影响导致输出电阻增大，故而增益变大；由于共栅MOS管的宽度与电流成正比，流经各MOS管的电流为I/2，电流减半使得MOS管的宽度减半，输出节点的寄生电容减半，故而增益带宽积增大。

本发明的实施例具有以下的优点：

（一）与现有的套筒式共源共栅（TelescopicCascode）结构的全差分运算跨导放大器相比较，通过第一支路和第二支路将电流分流，使得流经单个MOS管的电流减小，单个MOS管的宽度减小，从而降低了输出节点的寄生电容；

（二）与现有的套筒式共源共栅结构的全差分运算跨导放大器相比较，在降低寄生电容的同时，通过两组Vin、Vip电压输入，所有的偏置电流都能够用来产生跨导，在电流分流的情况下，使得整体的跨导不改变；

（三）通过电流分流，提高了单个MOS管的电阻，通过NMOS管M314和NMOS管M315降低NMOS管M31和NMOS管M32对输出电阻的影响，或通过PMOS管M414和PMOS管M415降低PMOS管M41和PMOS管M42对输出电阻的影响，使输出电阻增大。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种全差分运算跨导放大器，其特征在于，该全差分运算跨导放大器具有第一支路和第二支路；

所述第一支路，接收差分输入信号Vin和Vip，包括N沟道金属氧化物半导体第一NMOS管(M31)、第二NMOS管(M32)、第三NMOS管(M35)、第四NMOS管(M314)和第五NMOS管(M315)；

所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括P沟道金属氧化物半导体第一PMOS管(M38)和第二PMOS管(M39)；第一PMOS管(M38)和第二PMOS管(M39)的源极均连接至电源VDD，栅极均接入偏置电压Vbp1，第一PMOS管(M38)的漏极连接于第四NMOS管(M314)的漏极，第二PMOS管(M39)的漏极连接于第五NMOS管(M315)的漏极；

第一NMOS管(M31)的栅极接收差分输入信号Vin，源极连接于第三NMOS管(M35)的漏极，漏极连接于第四NMOS管(M314)的源极；

第二NMOS管(M32)的栅极接收差分输入信号Vip，源极连接于第三NMOS管(M35)的漏极，漏极连接于第五NMOS管(M315)的源极；

第三NMOS管(M35)的源极接地，漏极连接于第一NMOS管(M31)的源极和第二NMOS管(M32)的源极，栅极接入偏置电压Vbn1；

第四NMOS管(M314)的栅极接入偏置电压Vbn2，源极连接于第一NMOS管(M31)的漏极，漏极连接于第一PMOS管(M38)的漏极；

第五NMOS管(M315)的栅极接入偏置电压Vbn2，源极连接于第二NMOS管(M32)的漏极，漏极连接于第二PMOS管(M39)的漏极。

2.根据权利要求1所述的全差分运算跨导放大器，其特征在于，

所述第二支路，进一步包括第六NMOS管(M36)、第七NMOS管(M37)、第八NMOS管(M33)、第九NMOS管(M34)、第十NMOS管(M312)、第十一NMOS管(M313)、第三PMOS管(M310)和第四PMOS管(M311)；

第三PMOS管(M310)的栅极接入偏置电压Vbp2，源极连接于第一PMOS管(M38)的漏极，漏极连接于第十NMOS管(M312)的漏极且输出差分输出信号Vop；

第四PMOS管(M311)的栅极接入偏置电压Vbp2，源极连接于第二PMOS管(M39)的漏极，漏极连接于第十一NMOS管(M313)的漏极且输出差分输出信号Von；

第十NMOS管(M312)的栅极接入偏置电压Vbn2，源极连接于第八NMOS管(M33)的漏极，漏极连接于第三PMOS管(M310)的漏极；

第十一NMOS管(M313)的栅极接入偏置电压Vbn2，源极连接于第九NMOS管(M34)的漏极，漏极连接于第四PMOS管(M311)的漏极；

第八NMOS管(M33)的栅极接收差分输入信号Vin，源极连接于第六NMOS管(M36)的漏极，漏极连接于第十NMOS管(M312)的源极；

第九NMOS管(M34)的栅极接收差分输入信号Vip，源极连接于第七NMOS管(M37)的漏极，漏极连接于第十一NMOS管(M313)的源极；

第六NMOS管(M36)的源极接地，漏极接第八NMOS管(M33)的源极和第七NMOS管(M37)的漏极，栅极接入偏置电压Vbn1；

第七NMOS管(M37)的源极接地，漏极接第九NMOS管(M34)的源极和第六NMOS管(M36)的漏极，栅极接入偏置电压Vcmfb。

3.根据权利要求2所述的全差分运算跨导放大器，其特征在于，

所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop，输出为所述偏置电压Vcmfb。

4.根据权利要求2或3所述的全差分运算跨导放大器，其特征在于，

所述第十NMOS管(M312)的漏极连接至第一电容CL的一端，第一电容CL的另一端接地；

所述第十一NMOS管(M313)的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。

5.一种全差分运算跨导放大器，其特征在于，该全差分运算跨导放大器具有第一支路和第二支路；

所述第一支路，接收差分输入信号Vin和Vip，包括P沟道金属氧化物半导体第五PMOS管(M41)、第六PMOS管(M42)、第七PMOS管(M45)、第八PMOS管(M414)和第九PMOS管(M415)；

所述第二支路，为套筒式共源共栅结构，接收差分输入信号Vin和Vip并且输出差分输出信号Von和Vop；包括N沟道金属氧化物半导体第十二NMOS管(M48)和第十三NMOS管(M49)；第十二NMOS管(M48)和第十三NMOS管(M49)的源极均接地，栅极均接入偏置电压Vbn1，第十二NMOS管(M48)的漏极连接于第八PMOS管(M414)的漏极，第十三NMOS管(M49)的漏极连接于第九PMOS管(M415)的漏极；

第五PMOS管(M41)的栅极接收差分输入信号Vin，源极连接于第七PMOS管(M45)的漏极，漏极连接于第八PMOS管(M414)的源极；

第六PMOS管(M42)的栅极接收差分输入信号Vip，源极连接于第七PMOS管(M45)的漏极，漏极连接于第九PMOS管(M415)的源极；

第七PMOS管(M45)的源极接电源VDD，漏极连接于第五PMOS管(M41)的源极和第六PMOS管(M42)的源极，栅极接入偏置电压Vbp1；

第八PMOS管(M414)的栅极接入偏置电压Vbp2，源极连接于第五PMOS管(M41)的漏极，漏极连接于第十二NMOS管(M48)的漏极；

第九PMOS管(M415)的栅极接入偏置电压Vbp2，源极连接于第六PMOS管(M42)的漏极，漏极连接于第十三NMOS管(M49)的漏极。

6.根据权利要求5所述的全差分运算跨导放大器，其特征在于，

所述第二支路，进一步包括第十PMOS管(M46)、第十一PMOS管(M47)、第十二PMOS管(M43)、第十三PMOS管(M44)、第十四PMOS管(M412)、第十五PMOS管(M413)、第十四NMOS管(M410)和第十五NMOS管(M411)；

第十四NMOS管(M410)的栅极接入偏置电压Vbn2，源极连接于第十二NMOS管(M48)的漏极，漏极连接于第十四PMOS管(M412)的漏极且输出差分输出信号Vop；

第十五NMOS管(M411)的栅极接入偏置电压Vbn2，源极连接于第十三NMOS管(M49)的漏极，漏极连接于第十五PMOS管(M413)的漏极且输出差分输出信号Von；

第十四PMOS管(M412)的栅极接入偏置电压Vbp2，源极连接于第十二PMOS管(M43)的漏极，漏极连接于第十四NMOS管(M410)的漏极；

第十五PMOS管(M413)的栅极接入偏置电压Vbp2，源极连接于第十三PMOS管(M44)的漏极，漏极连接于第十五NMOS管(M411)的漏极；

第十二PMOS管(M43)的栅极接收差分输入信号Vin，源极连接于第十PMOS管(M46)的漏极，漏极连接于第十四PMOS管(M412)的源极；

第十三PMOS管(M44)的栅极接收差分输入信号Vip，源极连接于第十一PMOS管(M47)的漏极，漏极连接于第十五PMOS管(M413)的源极；

第十PMOS管(M46)的源极连接至电源VDD，漏极接第十二PMOS管(M43)的源极和第十一PMOS管(M47)的漏极，栅极接入偏置电压Vbp1；

第十一PMOS管(M47)的源极连接至电源VDD，漏极接第十三PMOS管(M44)的源极和第十PMOS管(M46)的漏极，栅极接入偏置电压Vcmfb。

7.根据权利要求6所述的全差分运算跨导放大器，其特征在于，

所述第二支路，进一步包括共模反馈模块，共模反馈模块的输入信号分别为差分输出信号Von和Vop，输出为所述偏置电压Vcmfb。

8.根据权利要求6或7所述的全差分运算跨导放大器，其特征在于，

所述第十四PMOS管(M412)的漏极连接至第一电容CL的一端，第一电容CL的另一端接地；

所述第十五PMOS管(M413)的漏极连接至第二电容CL的一端，第二电容CL的另一端接地。