CN112187199B - 一种运算跨导放大器 - Google Patents
一种运算跨导放大器 Download PDFInfo
- Publication number
- CN112187199B CN112187199B CN202011162872.XA CN202011162872A CN112187199B CN 112187199 B CN112187199 B CN 112187199B CN 202011162872 A CN202011162872 A CN 202011162872A CN 112187199 B CN112187199 B CN 112187199B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- tube
- mos transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种运算跨导放大器,通过最大电流选择电路的两个MOS管对主放大器中的输入差分支路电流分别进行采样,相较于现有的自适应偏置型OTA,输入级有源负载处并联的电流采样管更少,从而减小了内部节点的寄生电容,提高了相位裕度,并选出输入差分支路电流的最大值输入到电流比较电路进行电流比较处理,电流比较电路输出逻辑控制电平以控制摆率增强器件的导通和关断,用于进行摆率提升,使得静态和小信号情况下摆率增强器件都不开启,提高了线性度;当大信号阶跃输入时,同等静态功耗下,得到了更好的摆率。解决了现有的运算跨导放大器摆率提升能力较差且相位裕度和线性度较低的技术问题。
Description
技术领域
本申请涉及电子技术领域,尤其涉及一种运算跨导放大器。
背景技术
运算跨导放大器(OTA)是模拟与混合集成电路中最基础最重要的模块单元电路,其性能很大程度上影响了系统的性能。对于不同的应用领域,系统对OTA有不同的性能要求。在电源管理等基于OTA的电路中,系统对于OTA的瞬态响应速度有较高的要求,OTA表征瞬态响应速度的重要参数是建立时间,建立时间包括摆率阶段和小信号建立阶段,而提高摆率阶段响应速度需要增大OTA的摆率(SR),但是增大摆率需要增加系统的最大可用输出电流,因此如何在低功耗条件下实现高摆率,同时减小对其他特性的恶化影响是设计的重点和难点。
目前,现有技术如图2所示的自适应偏置型OTA,通过增加最大可以用输出电流来提升摆率,虽然在一定程度提升了摆率,但是降低了相位裕度和线性度,而且摆率提升能力较差,导致限定了其在需要驱动大电容负载的高速领域的应用。
发明内容
本申请的目的在于提供一种运算跨导放大器,用于解决现有的运算跨导放大器摆率提升能力较差且相位裕度和线性度较低的技术问题。
有鉴于此,本申请提供了一种运算跨导放大器,包括:主放大器、最大电流选择电路、电流比较电路和摆率增强器件;
所述最大电流选择电路包括:MOS管(M9)、MOS管(M10)、MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)和MOS管(M17),且所述MOS管(M13)、所述MOS管(M14)、所述MOS管(M15)、所述MOS管(M16)和MOS管(M17)的尺寸均相同;
所述电流比较电路包括:MOS管(M11)、MOS管(M12)和MOS管(M18);
所述摆率增强器件为:MOS管(M19);
所述MOS管(M9)和所述MOS管(M10)的栅极均与所述主放大器的输入级的有源负载栅极相连,用于采集所述主放大器的输入差分支路电流,源极均与电压源(VDD)相连;
所述MOS管(M9)的漏极分别与所述MOS管(M13)和所述MOS管(M16)的漏极相连,所述MOS管(M13)的栅极分别与其漏极和所述MOS管(M14)的栅极相连,所述MOS管(M14)和所述MOS管(M15)的漏极均与所述MOS管(M11)的漏极相连,所述MOS管(M15)的栅极与所述MOS管(M16)的栅极相连,所述MOS管(M16)的栅极与所述MOS管(M17)的栅极相连,所述MOS管(M17)的栅极与其漏极相连,所述MOS管(M17)的漏极与所述MOS管(M10)的漏极相连;
所述MOS管(M13)、所述MOS管(M14)、所述MOS管(M15)、所述MOS管(M16)和所述MOS管(M17)的源极均接地;
所述MOS管(M11)和所述MOS管(M12)的源极均与所述电压源(VDD)相连,所述MOS管(M11)的栅极与其漏极和所述MOS管(M12)的栅极相连,所述MOS管(M12)的漏极与所述MOS管(M18)的漏极相连,所述MOS管(M18)的源极接地,所述MOS管(M18)的栅极接偏置电压(Vb);
所述MOS管(M19)的栅极与所述MOS管(M18)的漏极相连,漏极与所述主放大器的输入差分对管的共源端相连,源极接地。
进一步地,所述主放大器为电流镜放大器。
进一步地,所述电流镜放大器包括:MOS管(M1)、MOS管(M2)、MOS管(M3)、MOS管(M4)、MOS管(M5)、MOS管(M6)、MOS管(M7)、MOS管(M8)和电流源(Ib2);
所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M5)和所述MOS管(M6)的源极均与所述电压源(VDD)相连;
所述MOS管(M5)的栅极与所述MOS管(M3)的栅极相连,漏极与所述MOS管(M7)的漏极相连,所述MOS管(M7)的漏极与其栅极相连,所述MOS管(M3)的漏极分别与其栅极和所述MOS管(M1)的漏极相连;
所述MOS管(M6)的栅极与所述MOS管(M4)的栅极相连,漏极与所述MOS管(M8)的漏极相连,所述MOS管(M8)的栅极与所述MOS管(M7)的栅极相连,所述MOS管(M4)的漏极分别与其栅极和所述MOS管(M2)的漏极相连;
所述MOS管(M1)和所述MOS管(M2)的栅极均与输入信号端相连,所述MOS管(M1)和所述MOS管(M2)的源极均与所述电流源(Ib2)的第一端相连,所述电流源(Ib2)的第二端接地,所述MOS管(M7)和所述MOS管(M8)的源极均接地。
进一步地,所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M9)、所述MOS管(M10)、所述MOS管(M11)和所述MOS管(M12)的尺寸均相同。
进一步地,所述MOS管(M1)和所述MOS管(M2)均为NMOS管。
进一步地,所述MOS管(M9)、所述MOS管(M10)、所述MOS管(M11)和所述MOS管(M12)均为PMOS管。
进一步地,所述MOS管(M13)、所述MOS管(M14)、所述MOS管(M15)、所述MOS管(M16)、所述MOS管(M17)、所述MOS管(M18)和所述MOS管(M19)均为NMOS管。
与现有技术相比,本申请实施例的优点在于:
本申请实施例中,提供了一种运算跨导放大器,通过最大电流选择电路的两个MOS管对主放大器中的输入差分支路电流分别进行采样,相较于现有的自适应偏置型OTA,输入级有源负载处并联的电流采样管更少,从而减小了内部节点的寄生电容,提高了相位裕度,并选出输入差分支路电流的最大值输入到电流比较电路进行电流比较处理,电流比较电路输出逻辑控制电平以控制摆率增强器件的导通和关断,用于进行摆率提升,使得静态和小信号情况下摆率增强器件都不开启,提高了线性度;当大信号阶跃输入时,同等静态功耗下,得到了更好的摆率。解决了现有的运算跨导放大器摆率提升能力较差且相位裕度和线性度较低的技术问题。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种运算跨导放大器的结构示意图;
图2为现有的一种自适应偏置型运算跨导放大器的结构示意图;
图3为本申请实施例提供的一种运算跨导放大器与现有的一种自适应偏置型运算跨导放大器的幅频特性曲线对比图;
图4为本申请实施例提供的一种运算跨导放大器与现有的一种自适应偏置型运算跨导放大器的相频特性曲线对比图;
图5为本申请实施例提供的一种运算跨导放大器与现有的一种自适应偏置型运算跨导放大器的瞬态输出电流曲线对比图;
图6为本申请实施例提供的一种运算跨导放大器与现有的一种自适应偏置型运算跨导放大器的摆率曲线对比图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1,图1为本申请实施例提供的一种运算跨导放大器的结构示意图。
本申请实施例提供了一种运算跨导放大器的结构,包括:主放大器、最大电流选择电路、电流比较电路和摆率增强器件;
最大电流选择电路包括:MOS管(M9)、MOS管(M10)、MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)和MOS管(M17),且MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)和MOS管(M17)的尺寸均相同;
电流比较电路包括:MOS管(M11)、MOS管(M12)和MOS管(M18);
摆率增强器件为:MOS管(M19);
MOS管(M9)和MOS管(M10)的栅极均与主放大器的输入级的有源负载栅极相连,用于采集主放大器的输入差分支路电流,源极均与电压源(VDD)相连;
MOS管(M9)的漏极分别与MOS管(M13)和MOS管(M16)的漏极相连,MOS管(M13)的栅极分别与其漏极和MOS管(M14)的栅极相连,MOS管(M14)和MOS管(M15)的漏极均与MOS管(M11)的漏极相连,MOS管(M15)的栅极与MOS管(M16)的栅极相连,MOS管(M16)的栅极与MOS管(M17)的栅极相连,MOS管(M17)的栅极与其漏极相连,MOS管(M17)的漏极与MOS管(M10)的漏极相连;
MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)和MOS管(M17)的源极均接地;
MOS管(M11)和MOS管(M12)的源极均与电压源(VDD)相连,MOS管(M11)的栅极与其漏极和MOS管(M12)的栅极相连,MOS管(M12)的漏极与MOS管(M18)的漏极相连,MOS管(M18)的源极接地,MOS管(M18)的栅极接偏置电压(Vb);
MOS管(M19)的栅极与MOS管(M18)的漏极相连,漏极与主放大器的输入差分对管的共源端相连,源极接地。
需要说明的是,最大电流选择电路通过MOS管(M9)、MOS管(M10)分别采集电流I2和电流I1,用于选出主放大器中电流I1和电流I2的最大值,MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)和MOS管(M17)的尺寸必须均相同。显然,本申请的采样管数量相较于现有的自适应偏置型OTA更少,从而减小了内部节点的寄生电容,提高了相位裕度。
本申请实施例的一种运算跨导放大器,通过最大电流选择电路的两个MOS管对主放大器中的输入差分支路电流分别进行采样,相较于现有的自适应偏置型OTA,输入级有源负载处并联的电流采样管更少,从而减小了内部节点的寄生电容,提高了相位裕度,并选出输入差分支路电流的最大值输入到电流比较电路进行电流比较处理,电流比较电路输出逻辑控制电平以控制摆率增强器件的导通和关断,用于进行摆率提升,使得静态和小信号情况下摆率增强器件都不开启,提高了线性度;当大信号阶跃输入时,同等静态功耗下,得到了更好的摆率。解决了现有的运算跨导放大器摆率提升能力较差且相位裕度和线性度较低的技术问题。
在上述实施例的基础上,进一步地,主放大器为电流镜放大器。
需要说明的是,本实施例将主放大器设置为电流镜放大器,电流镜放大器为传统的放大器,结构简单,成本较低,本领域技术人员还可以根据实际情况进行设置,在此不做限定。
进一步地,电流镜放大器包括:
MOS管(M1)、MOS管(M2)、MOS管(M3)、MOS管(M4)、MOS管(M5)、MOS管(M6)、MOS管(M7)、MOS管(M8)和电流源(Ib2);
MOS管(M3)、MOS管(M4)、MOS管(M5)和MOS管(M6)的源极均与电压源(VDD)相连;
MOS管(M5)的栅极与MOS管(M3)的栅极相连,漏极与MOS管(M7)的漏极相连,MOS管(M7)的漏极与其栅极相连,MOS管(M3)的漏极分别与其栅极和MOS管(M1)的漏极相连;
MOS管(M6)的栅极与MOS管(M4)的栅极相连,漏极与MOS管(M8)的漏极相连,MOS管(M8)的栅极与MOS管(M7)的栅极相连,MOS管(M4)的漏极分别与其栅极和MOS管(M2)的漏极相连;
MOS管(M1)和MOS管(M2)的栅极均与输入信号端相连,MOS管(M1)和MOS管(M2)的源极均与电流源Ib2的第一端相连,电流源(Ib2)的第二端接地,MOS管(M7)和MOS管(M8)的源极均接地。
需要说明的是,本实施例的电流镜放大器用于实现对输入差分信号Vin+和Vin-的运算跨导放大,可以理解的是,差分信号Vin+和Vin-经本实施例的电流镜放大器进行运算跨导放大后,输入到最大电流选择电路中选出其中的电流最大值。
进一步地,MOS管(M3)、MOS管(M4)、MOS管(M9)、MOS管(M10)、MOS管(M11)和MOS管(M12)的尺寸均相同。
需要说明的是,为了使得最大电流选择电路采样的两路输入电流等于主放大器输入差分支路电流I1和I2,从而取得静态功耗和摆率提升效果的折中,本实施设置MOS管(M3)、MOS管(M4)、MOS管(M9)、MOS管(M10)、MOS管(M11)和MOS管(M12)的尺寸均相同,本领域技术人员还可以根据实际情况进行设置,理论上,MOS管(M3)、MOS管(M4)、MOS管(M9)、MOS管(M10)、MOS管(M11)和MOS管(M12)的尺寸可以不同,在此不做限定。
进一步地,MOS管(M1)和MOS管(M2)均为NMOS管。
需要说明的是,由于NMOS管有更大的沟道迁移率,因此为了进一步地提高运算跨导放大器的工作速度,本实施例选用NMOS管作为差分输入对管,本领域技术人员也可以根据实际情况将差分输入对管设置为PMOS管,在此不做限定。
进一步地,MOS管(M9)、MOS管(M10)、MOS管(M11)和MOS管(M12)均为PMOS管。
进一步地,MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)、MOS管(M17)、MOS管(M18)和MOS管(M19)均为NMOS管。
以上为本申请的提供的一种运算跨导放大器的实施例,以下为本申请的运算跨导放大器的工作原理。
请参阅图1,在静态的情况下:
主放大器输入差分支路电流I1和I2相等,即I1=I2=Ib2/2。
MOS管M9和M10分别采样了I2和I1,通过最大电流选择电路选出I1和I2中的最大值。而图2中的现有的一种自适应偏置型运算跨导放大器,电流采样管为MOS管M9~M12,显然本申请的运算跨导放大器相比于现有的自适应偏置型运算跨导放大器,输入级有源负载处并联的电流采样管从4个减小为2个,从而减小了内部节点的寄生电容,提高了相位裕度。
静态情况时最大电流选择电路的分析如下:
假设图1中的电流镜均为理想情况,通过MOS管M13和M14、MOS管M15和M17、MOS管M16和M17三对电流镜的镜像作用和节点Y的电流方程的约束,静态情况下MOS管M13的漏电流ID13、MOS管M14的漏电流ID14、MOS管M15的漏电流ID15、MOS管M16的漏电流ID16、MOS管M17的漏电流ID17的电流情况如表1。
根据节点Z的电流方程:
Imax=ID14+ID15 (1)
因此Imax=I2(1)=Ib2/2。
MOS管漏电流 | 电流值 |
ID13 | 0 |
ID14 | 0 |
ID15 | <![CDATA[I<sub>1</sub>]]> |
ID16 | <![CDATA[I<sub>2(1)</sub>]]> |
ID17 | <![CDATA[I<sub>1</sub>]]> |
表1
Imax通过电流镜MOS管M11和M12的镜像作用后与参考电流Icom进行比较,并输出逻辑控制电平以控制摆率增强器件NMOS管M19的导通和关断。
静态情况时电流比较电路的分析如下:
参考电流Icom为MOS管M18的饱和漏电流,设定Icom>(Ib2/2),由于MOS管M18和M12的漏端相接,因此静态情况下MOS管M18的漏电流ID18为:
因此静态情况下MOS管M18处于线性区,节点K为低电平,MOS管M19处于关断状态,不影响主放大器的静态特性。
进一步地,考虑小信号输入时的情况,Icom的定量设计分析如下:
为了使MOS管M19在小信号输入情况下不开启,可选择合适的Icom,使得当输入电压幅度低于设定的小信号阈值电压Von时,Icom>Imax,则MOS管M18处于线性区,节点K为低电平,MOS管M19处于关断状态。
因此可以设计Icom值为:
其中gm1,2为MOS管M1和M2的小信号跨导。
综上,由于MOS管M19在静态和小信号情况下都不开启,因此不影响主放大器的小信号特性和线性度。
请参阅图2,而现有的自适应偏置型运算跨导放大器,在小信号输入时:
由于现有的自适应偏置型运算跨导放大器只要有差分信号输入,就会放大输入差分支路的电流差|I1-I2|作为动态附加尾电流,电流差放大系数为A。
因此小信号输入情况下的实际尾电流I'b1为:
I'b1=Ib1+Agm1,2vid (4)
其中gm1,2为MOS管M1和M2的小信号跨导,vid为输入差分小信号电压。
由于现有的自适应偏置型运算跨导放大器的实际尾电流与输入信号有关,此等效跨导随输入信号的变化而变化,降低了线性度。
请参阅图1,在大信号的情况下:
将本申请的摆率增强型OTA连接成单位增益缓冲器形式。
当输入大幅度正阶跃信号时,I2迅速增大,I1迅速减小。MOS管M9和M10分别采样了I2和I1,通过最大电流选择电路选出I1和I2中的最大值。
正摆率时最大电流选择电路的分析如下:
假设图1中的电流镜均为理想情况,通过MOS管M13和M14、MOS管M15和M17、MOS管M16和M17三对电流镜的镜像作用和节点Y的电流方程的约束,正摆率情况下MOS管M13的漏电流ID13、MOS管M14的漏电流ID14、MOS管M15的漏电流ID15、MOS管M16的漏电流ID16、MOS管M17的漏电流ID17的电流情况如表2。
MOS管漏电流 | 电流值 |
<![CDATA[I<sub>D13</sub>]]> | <![CDATA[I<sub>2</sub>-I<sub>1</sub>]]> |
<![CDATA[I<sub>D14</sub>]]> | <![CDATA[I<sub>2</sub>-I<sub>1</sub>]]> |
<![CDATA[I<sub>D15</sub>]]> | <![CDATA[I<sub>1</sub>]]> |
<![CDATA[I<sub>D16</sub>]]> | <![CDATA[I<sub>1</sub>]]> |
<![CDATA[I<sub>D17</sub>]]> | <![CDATA[I<sub>1</sub>]]> |
表2
根据式(1),Imax=(I2-I1)+I1=I2。
正摆率时电流比较电路的分析如下:
当Imax增加到大于Icom时,由于MOS管M18和M12的漏端相接,则正摆率情况下MOS管M18的漏电流ID18为:
ID18=Imin{Icom,Imax}=Icom (5)
因此正摆率情况下MOS管M18处于饱和区,节点K为高电平,MOS管M12处于线性区,MOS管M19处于导通状态,为主放大器提供较大的动态附加尾电流,从而提升了摆率。
当输入大幅度负阶跃信号时,I1迅速增大,I2迅速减小。MOS管M9和M10分别采样了I2和I1,通过最大电流选择电路选出I1和I2中的最大值。
负摆率时最大电流选择电路的分析如下:
假设图1中的电流镜均为理想情况,通过MOS管M13和M14、MOS管M15和M17、MOS管M16和M17三对电流镜的镜像作用和节点Y的电流方程的约束,负摆率情况下MOS管M13的漏电流ID13、MOS管M14的漏电流ID14、MOS管M15的漏电流ID15、MOS管M16的漏电流ID16、MOS管M17的漏电流ID17的电流情况如表3。
MOS管漏电流 | 电流值 |
ID13 | 0 |
ID14 | 0 |
ID15 | <![CDATA[I<sub>1</sub>]]> |
ID16 | <![CDATA[I<sub>2</sub>]]> |
ID17 | <![CDATA[I<sub>1</sub>]]> |
表3
根据式(1),Imax=0+I1=I1。
负摆率时电流比较电路的分析如下:
当Imax增加到大于Icom时,由于MOS管M18和M12的漏端相接,因此负摆率情况下MOS管M18的漏电流ID18如式(5)。
因此负摆率情况下MOS管M18处于饱和区,节点K为高电平,MOS管M12处于线性区,MOS管M19处于导通状态,为主放大器提供较大的动态附加尾电流,从而提升了摆率。
综上,无论正摆率还是负摆率情况,MOS管M18都处于饱和区,节点K为高电平,MOS管M12处于线性区,MOS管M19处于导通状态。因此MOS管M19能提供的最大动态附加尾电流ID19,max为:
其中,Kn为NMOS管的跨导参数,VDD为电源电压,Veff12为MOS管M12的过驱动电压,Vthn为NMOS管的阈值电压。需要注意的是,(W/L)19不能取得过大,否则会降低输出摆幅。
请参阅图2,对于现有的自适应偏置型运算跨导放大器,将其单位增益缓冲器连接,大信号阶跃输入时的分析如下:
无论是正摆率还是负摆率情况,节点X的电流方程为:
I1+I2=A|I1-I2|+Ib1 (7)
以正摆率情况为例,负摆率情况与此类似。当输入大幅度正阶跃信号时,I2迅速增大,I1迅速减小,使得I2>>I1。因此I1相对I2可忽略不计,则由式(7)可得I2的最大值I2,max为:
I2,max=AI2,max+Ib1 (8)
由式(9)可知,现有的自适应偏置型运算跨导放大器的最大可用输出电流受限于电流差放大系数为A。A必须是介于0到1之间的数值,且A值越大,能提供的最大可用输出电流也越大。考虑实际的工艺误差,A值不能取太大,否则容易出现不可预测的情况,通常取A的最大值为0.8。
对比式(6)和式(9),可见本申请的运算跨导放大器消除了现有的自适应偏置型运算跨导放大器中的电流差放大系数A对摆率提升的限制,在同等静态功耗下,达到了更好的摆率提升效果。
请参阅图3、图4、图5和图6,本申请的运算跨导放大器的实验结果情况如下:
在保持电源电压均为1.8V,总静态电流均为450uA,负载电容均为50pF的情况下,本申请的运算跨导放大器与现有的自适应偏置型运算跨导放大器相比,增益均为37.4dB,单位增益带宽均为6MHz,相位裕度从84°提升到86°,正摆率从22V/μs提升到38V/μs,负摆率从13V/μs提升到18V/μs,总谐波失真(THD)从0.05051降低到0.0472。
综上,本申请的运算跨导放大器与现有的自适应偏置型运算跨导放大器相比,在同等静态功耗下,增大了最大可用输出电流,提高了摆率,从而提升了瞬态响应速度;同时提高了相位裕度和线性度,从而解决了现有的运算跨导放大器摆率提升能力较差且相位裕度和线性度较低的技术问题。
应当理解,在本申请中,“至少一个(项)”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,用于描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:只存在A,只存在B以及同时存在A和B三种情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,“a和b”,“a和c”,“b和c”,或“a和b和c”,其中a,b,c可以是单个,也可以是多个。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (7)
1.一种运算跨导放大器,其特征在于,包括:主放大器、最大电流选择电路、电流比较电路和摆率增强器件;
所述最大电流选择电路包括:MOS管(M9)、MOS管(M10)、MOS管(M13)、MOS管(M14)、MOS管(M15)、MOS管(M16)和MOS管(M17),且所述MOS管(M13)、所述MOS管(M14)、所述MOS管(M15)、所述MOS管(M16)和MOS管(M17)的尺寸均相同;
所述电流比较电路包括:MOS管(M11)、MOS管(M12)和MOS管(M18);
所述摆率增强器件为:MOS管(M19);
所述MOS管(M9)和所述MOS管(M10)的栅极均与所述主放大器的输入级的有源负载栅极相连,用于采集所述主放大器的输入差分支路电流,源极均与电压源(VDD)相连;
所述MOS管(M9)的漏极分别与所述MOS管(M13)和所述MOS管(M16)的漏极相连,所述MOS管(M13)的栅极分别与其漏极和所述MOS管(M14)的栅极相连,所述MOS管(M14)和所述MOS管(M15)的漏极均与所述MOS管(M11)的漏极相连,所述MOS管(M15)的栅极与所述MOS管(M16)的栅极相连,所述MOS管(M16)的栅极与所述MOS管(M17)的栅极相连,所述MOS管(M17)的栅极与其漏极相连,所述MOS管(M17)的漏极与所述MOS管(M10)的漏极相连;
所述MOS管(M13)、所述MOS管(M14)、所述MOS管(M15)、所述MOS管(M16)和所述MOS管(M17)的源极均接地;
所述MOS管(M11)和所述MOS管(M12)的源极均与所述电压源(VDD)相连,所述MOS管(M11)的栅极与其漏极和所述MOS管(M12)的栅极相连,所述MOS管(M12)的漏极与所述MOS管(M18)的漏极相连,所述MOS管(M18)的源极接地,所述MOS管(M18)的栅极接偏置电压(Vb);
所述MOS管(M19)的栅极与所述MOS管(M18)的漏极相连,漏极与所述主放大器的输入差分对管的共源端相连,源极接地。
2.根据权利要求1所述的运算跨导放大器,其特征在于,所述主放大器为电流镜放大器。
3.根据权利要求2所述的运算跨导放大器,其特征在于,所述电流镜放大器包括:MOS管(M1)、MOS管(M2)、MOS管(M3)、MOS管(M4)、MOS管(M5)、MOS管(M6)、MOS管(M7)、MOS管(M8)和电流源(Ib2);
所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M5)和所述MOS管(M6)的源极均与所述电压源(VDD)相连;
所述MOS管(M5)的栅极与所述MOS管(M3)的栅极相连,漏极与所述MOS管(M7)的漏极相连,所述MOS管(M7)的漏极与其栅极相连,所述MOS管(M3)的漏极分别与其栅极和所述MOS管(M1)的漏极相连;
所述MOS管(M6)的栅极与所述MOS管(M4)的栅极相连,漏极与所述MOS管(M8)的漏极相连,所述MOS管(M8)的栅极与所述MOS管(M7)的栅极相连,所述MOS管(M4)的漏极分别与其栅极和所述MOS管(M2)的漏极相连;
所述MOS管(M1)和所述MOS管(M2)的栅极均与输入信号端相连,所述MOS管(M1)和所述MOS管(M2)的源极均与所述电流源(Ib2)的第一端相连,所述电流源(Ib2)的第二端接地,所述MOS管(M7)和所述MOS管(M8)的源极均接地。
4.根据权利要求3所述的运算跨导放大器,其特征在于,所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M9)、所述MOS管(M10)、所述MOS管(M11)和所述MOS管(M12)的尺寸均相同。
5.根据权利要求4所述的运算跨导放大器,其特征在于,所述MOS管(M1)和所述MOS管(M2)均为NMOS管。
6.根据权利要求5所述的运算跨导放大器,其特征在于,所述MOS管(M9)、所述MOS管(M10)、所述MOS管(M11)和所述MOS管(M12)均为PMOS管。
7.根据权利要求6所述的运算跨导放大器,其特征在于,所述MOS管(M13)、所述MOS管(M14)、所述MOS管(M15)、所述MOS管(M16)、所述MOS管(M17)、所述MOS管(M18)和所述MOS管(M19)均为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011162872.XA CN112187199B (zh) | 2020-10-27 | 2020-10-27 | 一种运算跨导放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011162872.XA CN112187199B (zh) | 2020-10-27 | 2020-10-27 | 一种运算跨导放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112187199A CN112187199A (zh) | 2021-01-05 |
CN112187199B true CN112187199B (zh) | 2023-05-05 |
Family
ID=73922258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011162872.XA Active CN112187199B (zh) | 2020-10-27 | 2020-10-27 | 一种运算跨导放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112187199B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85102705A (zh) * | 1985-04-01 | 1986-09-17 | 中国科学院大连化学物理研究所 | 电压——频率变换器 |
CN102045035A (zh) * | 2010-11-24 | 2011-05-04 | 东南大学 | 一种低功耗宽带高增益高摆率单级运算跨导放大器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1258981A1 (en) * | 2001-05-18 | 2002-11-20 | Alcatel | Operational amplifier arrangement including a quiescent current control circuit |
EP1313211A1 (en) * | 2001-11-14 | 2003-05-21 | Dialog Semiconductor GmbH | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
TW200826487A (en) * | 2006-12-08 | 2008-06-16 | Richtek Techohnology Corp | Gain-improving operational transconductance amplifier and its improvement method thereof |
US7994858B2 (en) * | 2009-05-15 | 2011-08-09 | Altasens, Inc. | Operational trans-conductance amplifier with output clamp circuit |
CN103095234B (zh) * | 2013-01-25 | 2015-11-25 | 清华大学 | 一种全差分运算跨导放大器 |
CN104467796B (zh) * | 2014-11-07 | 2017-09-08 | 深圳市国微电子有限公司 | 一种限摆率驱动器 |
CN108336981A (zh) * | 2018-03-07 | 2018-07-27 | 马彪 | 摆率增强运算跨导放大器 |
-
2020
- 2020-10-27 CN CN202011162872.XA patent/CN112187199B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85102705A (zh) * | 1985-04-01 | 1986-09-17 | 中国科学院大连化学物理研究所 | 电压——频率变换器 |
CN102045035A (zh) * | 2010-11-24 | 2011-05-04 | 东南大学 | 一种低功耗宽带高增益高摆率单级运算跨导放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN112187199A (zh) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100353295B1 (ko) | 동적 보상 증폭기 및 그 방법 | |
US7271663B2 (en) | Operational amplifier output stage and method | |
US6577184B2 (en) | Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
EP3736978A1 (en) | Operational amplifier and chip | |
CN109951161B (zh) | 一种互补型数字可变增益放大器 | |
CN107104641B (zh) | 同时实现低功耗和低噪声的神经信号单端放大器 | |
CN105227142A (zh) | 一种低压折叠式共源共栅跨导放大器 | |
EP3089360B1 (en) | Apparatus and method for improving power supply rejection ratio | |
Marano et al. | Step-response optimisation techniques for low-power, high-load, three-stage operational amplifiers driving large capacitive loads | |
CN112187199B (zh) | 一种运算跨导放大器 | |
Dong et al. | A 0.25-V 90 dB PVT-stabilized four-stage OTA with linear Q-factor modulation and fast slew-rate enhancement for ultra-low supply ADCs | |
US11929719B2 (en) | Super source follower | |
US10236851B2 (en) | Wide bandwidth variable gain amplifier and exponential function generator | |
CN113641206B (zh) | 配置滤波功能的集成电路 | |
CN112511110B (zh) | 一种高线性度可编程增益放大器 | |
CN114584089A (zh) | 一种差分运算放大器及芯片 | |
CN112436811B (zh) | 一种基于金属氧化物tft的运算放大器、芯片及方法 | |
Shetty et al. | A survey of circuit level techniques for designing ultra low power, low frequency OTA | |
CN113612449A (zh) | 一种运算放大器电路 | |
Manetakis et al. | A 120 MHz, 12 mW CMOS current feedback opamp | |
CN217388659U (zh) | 差分运算放大器及芯片 | |
CN116707467B (zh) | 一种适于大电容负载的class-AB结构电压缓冲器 | |
US20230015034A1 (en) | Circuit which reuses current to synthesize negative impedance | |
US7545221B1 (en) | Signal amplifying apparatus including I/O devices and core devices | |
CN111431491B (zh) | 一种运算跨导放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |