CN116707467B - 一种适于大电容负载的class-AB结构电压缓冲器 - Google Patents

Abstract

本申请公开了一种适于大电容负载的class‑AB结构电压缓冲器，以解决现有技术存在的稳定性不够理想、相位补偿电路占据较大面积等问题。该电压缓冲器中，第一MOS管的栅极作为电压缓冲器的输入端，第二MOS管的漏极作为电压缓冲器的输出端，并设置有并联的第一支路和第二支路，分别经电容C1、电阻R1接地；设第一MOS管的漏极与第二MOS管的栅极之间的结点为第一结点，则在第一MOS管的漏极与所述第一结点之间还设置有第二结点，自所述第二结点引出第三支路依次经电阻Rm、电容Cm串联接地，作为零极点对补偿结构，从而极大地提高了系统稳定性，且占用电路面积很小、成本较低。

Description

一种适于大电容负载的class-AB结构电压缓冲器

技术领域

本申请涉及电压缓冲器技术领域，具体涉及一种class-AB结构电压缓冲器。

背景技术

常见的电压缓冲器(voltage buffer)通常用来提供某些电路操作所需的电压，以增强其驱动能力，亦同时避免负载影响到电压缓冲器的输出电压。例如，液晶显示器(liquid crystal display，LCD)中的源极驱动器(source driver)经常利用电压缓冲器来提供稳定的共同电压(common voltage，VCOM)。

为了同时驱动大量的电容负载，显示装置包括多个差分AB类放大器电路作为驱动器电路。例如，这些驱动器电路中的每一个电压驱动LCD(液晶显示)面板的每列中的数据线并且输出与显示数据相对应的模拟信号。因此，要求在电源电压的整个范围内能够进行轨对轨输入/输出。同时，液晶面板在尺寸上已经增加并且导致数据线上的寄生电容也已经增加。

以采用两级放大器为例，如图1所示，传统的电压缓冲器包括第一MOS管和第二MOS管，第一MOS管和第二MOS管的源极均接电源VDD，第一MOS管的栅极作为电压缓冲器的输入端，第一MOS管的漏极与第二MOS管的栅极连接；第二MOS管的漏极作为电压缓冲器的输出端，并设置有并联的第一支路和第二支路，第一支路经电容C1接地，第二支路经电阻R1接地。运放开环传输函数表达式如下：

。

图1中，输出电压Vo=1V，且Rl<<ro2，Rl通常不大于1 MΩ；DC增益为gm1*ro1*gm2*Rl；有2个极点p1=-1/2/Pi/(Cl*Rl) 以及p2=-1/2/Pi/(ro1*Cg2)，Pi是圆周率，取3.1415；负载电容Cl很大（0.1uF~10uF）且ro1也很大，这2个极点离原点都很近，因此这是一个欠稳定系统。

通常，在连接两级差分放大器电路的电压跟随器与具有差分放大器的输入电路和用于放大来自于差分放大器的信号的输出电路一起使用的情况下，当被施加给输出的负载电容增加时其操作容易变得不稳定。在某些情况下，电路可能振荡。为此，连接两级差分放大器电路的电压跟随器始终被提供有相位补偿电路以稳定操作。然而，相位补偿电路通常占据大面积，并且对于具有大量的差分AB类放大器电路的整个显示装置驱动器电路的芯片面积的增加有很大的影响，从而导致制造成本增加。

业内还进行了很多尝试，例如以下三种结构：

1、folded cascode+CLASS-AB输出级+密勒补偿（主极点放片内）的两级放大结构，如图2所示；以10uF负载电容，0 A负载电流的情况为例，推断主极点的位置：输出阻抗rout在1Mohm量级（输出级电流1uA），负载电容10uF，则输出极点（即次主极点）fnd位于：1/2/Pi/1M ohm/10uF = 0.016Hz处。在2极点系统里，为了保证相位裕度>45°，则需要保证GBW<fnd，那么这样需要把主极点做得非常小，fp< fnd/Av0 =0.016Hz/100dB=0.16uHz，这是很难做到的，米勒补偿电容得做到1nF以上（这在片内几乎不可实现）。而且GBW<0.016Hz，上电稳定到0.1%精度以内需要几十秒钟。因此，这种结构只适合电流不是特别小（>10uA）而且输出负载电容<1nF以内的应用。

2、采用单极放大的输入Class-AB耦合对管+线性-非线性电流镜的结构，如图3所示，交叉耦合块1连接线性非线性电流镜2，该结构只有一个主要极点，因此在几乎所有电容负载下都是稳定的，这也是该结构最大的优点，而且速度也比较快。但这种结构增益有限，一般都小于60dB，有效稳定负载电流范围只有±10uA左右，不适合稳定输出大电流（如±5mA）的应用，只适合于驱动纯容性负载，需要快速动态上电，且精度要求不太高的场合。

3、采用两级放大的class-AB输出级+主极点放片外+带电流补偿回路的结构，如图4所示；但这种结构下，负载电流从0到±5mA的开始阶段稳定性很难调，负载调整率和低频的PSR还有电源调整率这些偏静态的指标较差，不能满足0.1%的初始精度要求。

发明内容

为此，本申请提供一种适于大电容负载的class-AB结构电压缓冲器，以解决现有技术存在的稳定性不够理想、相位补偿电路占据较大面积等问题。

为了实现上述目的，本申请提供如下技术方案：

一种适于大电容负载的class-AB结构电压缓冲器，包括第一MOS管和第二MOS管，所述第一MOS管和第二MOS管的源极均接电源VDD，第一MOS管的栅极作为电压缓冲器的输入端，第一MOS管的漏极与第二MOS管的栅极连接；第二MOS管的漏极作为电压缓冲器的输出端，并设置有并联的第一支路和第二支路，所述第一支路经电容C1接地，第二支路经电阻R1接地；

其特殊之处在于，设第一MOS管的漏极与第二MOS管的栅极之间的结点为第一结点，则在第一MOS管的漏极与所述第一结点之间还设置有第二结点，自所述第二结点引出第三支路依次经第一电阻Rm、第一电容Cm串联接地，作为零极点对补偿结构。

进一步地，还可以在第一MOS管的漏极与所述第一结点之间再设置有与第三支路并联的另一组或几组同样形式的RC电路。

例如：在第一MOS管的漏极与所述第一结点之间还设置有与第三支路并联的第四支路，依次经第二电阻、第二电容接地。进一步地，在第一MOS管的漏极与所述第一结点之间还设置有与第三支路并联的第五支路，依次经第三电阻、第三电容接地。第二组RC补偿电路以及第三组RC补偿电路的电阻、电容取值可以与第一组RC补偿电路的Rm、Cm相同，也可以不同。电阻取值通常宜小于10MΩ，电容取值通常宜小于50pF。

所述第一MOS管可以采用PMOS管，也可以采用NMOS管；所述第二MOS管可以采用PMOS管，也可以采用NMOS管。

所述第一MOS管的漏极接第一级负载NMOS管的漏极，所述第二MOS管的漏极接输出NMOS管的漏极。

相比现有技术，本申请至少具有以下有益效果：

本申请通过简单地在电压缓冲器的特定位置设置至少一组RC串联接地的零极点对补偿结构，极大地提高了系统稳定性，且占用电路面积很小、成本较低。

附图说明

为了更直观地说明现有技术以及本申请，下面给出示例性的附图。应当理解，附图中所示的具体形状、构造，通常不应视为实现本申请时的限定条件；例如，本领域技术人员基于本申请揭示的技术构思和示例性的附图，有能力对某些单元（部件）的增/减/归属划分、具体形状、位置关系、连接方式、尺寸比例关系等容易作出常规的调整或进一步的优化。

图1为传统的class-AB结构电压缓冲器的拓扑结构示意图；

图2为现有的folded cascode+CLASS-AB输出级+密勒补偿（主极点放片内）的两级放大结构的电路原理示意图；

图3为现有的采用单极放大的输入Class-AB耦合对管+线性-非线性电流镜的电路原理示意图；其中，1表示交叉耦合块（CLASS-AB功能），2表示线性非线性电流镜（提高大电流输出下输出电流增益，突破线性比例增益）；

图4为现有的采用两级放大的class-AB输出级+主极点放片外+带电流补偿回路的结构的电路原理示意图；

图5为本申请一个实施例提供的适于大电容负载的class-AB结构电压缓冲器的拓扑结构示意图；

图6为图1所示传统方案与本申请实施例的相位裕度（PM）、单位增益带宽（GBW）的示意图；其中，左侧的两幅图对应于图1所示传统方案，右侧的两幅图对应于本申请实施例；

图7为10mA负载下图1所示传统方案与本申请实施例的幅频、相频特性的波特图；其中，左侧的两幅图对应于图1所示传统方案，右侧的两幅图对应于本申请实施例。

具体实施方式

以下结合附图，通过具体实施例对本申请作进一步详述。

在本申请的描述中：除非另有说明，“多个”的含义是两个或两个以上。本申请中的术语“第一”、“第二”、“第三”等旨在区别指代的对象，而不具有技术内涵方面的特别意义（例如，不应理解为对重要程度或次序等的强调）。“包括”、“包含”、“具有”等表述方式，同时还意味着“不限于”（某些单元、部件等）。

在一个实施例中，如图5所示，一种适于大电容负载的class-AB结构电压缓冲器，包括第一MOS管和第二MOS管，第一MOS管和第二MOS管的源极均接电源VDD，第一MOS管的栅极作为电压缓冲器的输入端，第一MOS管的漏极与第二MOS管的栅极连接；第二MOS管的漏极作为电压缓冲器的输出端，并设置有并联的第一支路和第二支路，所述第一支路经电容C1接地，第二支路经电阻R1接地；第一MOS管的漏极通常接第一级负载NMOS管的漏极，第二MOS管的漏极通常接输出NMOS管的漏极。

gm1为第一MOS管自身的跨导，ro1为第一MOS管自身的沟道电阻；gm2为第二MOS管自身的跨导，ro2为第二MOS管自身的沟道电阻，Cg2为第二MOS管自身的米勒寄生电容。

设第一MOS管的漏极与第二MOS管的栅极之间（米勒寄生电容Cg2之前）的结点为第一结点，则在第一MOS管的漏极与所述第一结点之间还设置有第二结点，自所述第二结点引出第三支路依次经电阻Rm、电容Cm串联接地，作为零极点对补偿结构。

运放开环传输函数表达式如下：

图5中，Vo=1V，且Rl<<ro2，Rl通常不大于1 MΩ；且存在取值Cm>>Cg2，Rm<<ro1；

DC增益为gm1*ro1*gm2*Rl，与图1所示传统方案的DC增益一致；

2个极点，p1=-1/2/Pi/(Cl*Rl) 也不变，但p2=-1/2/Pi/(ro1*Cg2) -1/2/Pi/(Rm*Cg2) 被推远了（其中Rm<<ro1）；

还增加了一对零极点对：

pm= -1/2/Pi/(ro1*Cm)；

zm= -1/2/Pi/(Rm*Cm)；

pm在zm之前（Rm<ro1），非常关键，可以使得增益快速下降，从而减小了GBW。

由此可见，本实施例在DC增益不变、GBW减小的同时，还推远了p2（使得p2>GBW），因此保证了系统的稳定性。

再假设电压缓冲器接成单位增益负反馈来分析（通常这种接法是所有接法中稳定性最差的，因而也最能够体现本实施例的效果）。

以下为简化分析假定了一组参数：

Vo=1V；

第一级电流（一半）为0.5uA，gm1=20*0.5uS=10uS；

第一级输出阻抗ro1=100MΩ；

第一级DC增益为60dB；

Cg2=200fF；

gm2=10/Rl；

则第二级DC增益为20dB；

总计环路DC增益为80dB；

Cl=1uF；

Rl=1MΩ(1uA)100ohm(10mA)；

取Rm=3MΩ，Cm=10pF；Matlab仿真结果如图3所示。

从图6中可以看出，传统方案（无补偿结构）在450uA负载时，相位裕度已降至6°以下；而本实施例从640uA负载直到10mA负载，还可以保持40°以上的相位裕度。

而且，再多加一对零极点对，即在第一MOS管的漏极与所述第一结点之间还设置有与第三支路并联的第四支路，也依次经第二电阻、第二电容接地（未作附图示意），电阻、电容取值可与Rm和Cm相同，也可以不同，但电阻仍宜小于10MΩ，电容宜小于50pF。这样还可以继续改善高增益（90dB以上），GBW（大电流或者小电阻）下的相位裕度。

同理，还可以在第一MOS管的漏极与所述第一结点之间还设置有与第三支路并联的第五支路，依次经第三电阻、第三电容接地（未作附图示意），电阻小于10MΩ，电容小于50pF，进一步改善相位裕度。

图7为10mA负载下的波特图（幅频、相频特性），如图7所示，本实施例相比传统方案，在中段（100KHz~1MHz）明显改善了相位特性（提升了相位裕度）。

根据SPEC（Standard Performance Evaluation Corporation，标准性能评估组织）的要求，本实施例具体可达到以下参数指标：

功耗<2uA，输出电压0.55V，1.2V以及1.8V，电源电压2.3V~3.7V；

PSR(@1mA 1μF): >87dB@10Hz; >20dB@100KHz；

0.1Hz to 10Hz Noise: 30μVPP @ 0.55V；

-5mA~+5mA 短路电流（-15mA/+15mA）；

负载电容稳定范围 0.1uF~10uF。

以上实施例的各技术特征可以进行任意的组合（只要这些技术特征的组合不存在矛盾），为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述；这些未明确写出的实施例，也都应当认为是本说明书记载的范围。

上文中通过一般性说明及具体实施例对本申请作了较为具体和详细的描述。应当理解，基于本申请的技术构思，还可以对这些具体实施例作出若干常规的调整或进一步的创新；但只要未脱离本申请的技术构思，这些常规的调整或进一步的创新得到的技术方案也同样落入本申请的权利要求保护范围。

Claims (5)

1.一种适于大电容负载的class-AB结构电压缓冲器，包括第一MOS管和第二MOS管，所述第一MOS管和第二MOS管的源极均接电源VDD，第一MOS管的栅极作为电压缓冲器的输入端，第一MOS管的漏极与第二MOS管的栅极连接；第二MOS管的漏极作为电压缓冲器的输出端，并设置有并联的第一支路和第二支路，所述第一支路经电容C1接地，第二支路经电阻R1接地；

其特征在于，所述第一MOS管的漏极接第一级负载NMOS管的漏极，第二MOS管的漏极接输出NMOS管的漏极；设第一MOS管的漏极与第二MOS管的栅极之间的结点为第一结点，则在第一MOS管的漏极与所述第一结点之间还设置有第二结点，自所述第二结点引出第三支路依次经第一电阻Rm、第一电容Cm串联接地，作为零极点对补偿结构。

2.根据权利要求1所述的适于大电容负载的class-AB结构电压缓冲器，其特征在于，在第一MOS管的漏极与所述第一结点之间还设置有与第三支路并联的第四支路，依次经第二电阻、第二电容接地。

3.根据权利要求2所述的适于大电容负载的class-AB结构电压缓冲器，其特征在于，在第一MOS管的漏极与所述第一结点之间还设置有与第三支路并联的第五支路，依次经第三电阻、第三电容接地。

4.根据权利要求1所述的适于大电容负载的class-AB结构电压缓冲器，其特征在于，所述第一MOS管采用PMOS管或者NMOS管；所述第二MOS管采用PMOS管或者NMOS管。

5.根据权利要求1所述的适于大电容负载的class-AB结构电压缓冲器，其特征在于，所述第一电阻Rm小于10MΩ，所述第一电容Cm小于50pF。