CN109104157B - 一种自调零运算放大器 - Google Patents

一种自调零运算放大器 Download PDF

Info

Publication number
CN109104157B
CN109104157B CN201810794785.2A CN201810794785A CN109104157B CN 109104157 B CN109104157 B CN 109104157B CN 201810794785 A CN201810794785 A CN 201810794785A CN 109104157 B CN109104157 B CN 109104157B
Authority
CN
China
Prior art keywords
pmos
transistor
twenty
nmos
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810794785.2A
Other languages
English (en)
Other versions
CN109104157A (zh
Inventor
唐鹤
高昂
李跃峰
张浩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810794785.2A priority Critical patent/CN109104157B/zh
Publication of CN109104157A publication Critical patent/CN109104157A/zh
Application granted granted Critical
Publication of CN109104157B publication Critical patent/CN109104157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices

Abstract

一种自调零运算放大器，属于模拟集成电路技术领域。包括运算放大模块和自调零模块，运算放大模块包括一对差分输入对管，差分输入对管的栅极分别作为自调零运算放大器的正向输入端和负向输入端，运算放大模块的输出端作为自调零运算放大器的输出端；自调零模块通过控制各个开关管的导通和关断控制自调零运算放大器的输出信号、共模信号和电源电压接入自调零模块，利用电容的充放电实现自调零功能，提高了运算放大器的精度；一些实施例中通过增加使能模块用于降低运算放大器的功耗，使用动态电容补偿调节保证了运算放大器的稳定性；本方法提出的自调零运算放大器可以用于可编程增益运算放大器中实现其自身的失调校准。

Description

一种自调零运算放大器
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种自调零运算放大器，可以通过与电阻开关阵列结合用于组成可编程增益运算放大器(PGA)。
背景技术
作为信息技术的入口，传感器起到了信息的获取和转换的重要作用。通常情况下，传感器是将包含多种信息的物理量转换成可以电路识别和处理的电压和电流信号等电信号，而这些电信号一般都是连续变化的模拟信号，因此大规模的数字逻辑运算单元并不能直接进行获取和处理，需要模数转换器ADC将连续的模拟信号转换成离散的数字信号。但是由于传感器的精度和环境的快速变化，传感器的输出信号是十分微弱的小信号，这就需要对信号进行精确放大预处理，这样也能减小ADC的设计难度，同时为了适应不同的应用环境，需要不同倍数的放大；而可编程增益运算放大器PGA由于可以满足上述要求而取得了广泛的应用。
可编程增益运算放大器一般由放大器模块、译码器模块和电阻开关阵列模块构成，但是可编程增益运算放大器也有一些问题需要解决。首先可编程增益运算放大器会影响到传感器的输出负载，导致传感器输出信号发生改变，特别是对于电阻式的压力传感器影响很大；其次，可编程增益运算放大器由于会放大电信号，而自身产生的噪声与失调也会参与放大，导致ADC采样到的信号既包含放大后的传感器信号，也包含放大的噪声与失调电压，因此需要可编程增益运算放大器自身能够进行失调校准。
发明内容
针对上述可编程增益运算放大器需要对自身进行失调校准的问题，本发明提出了一种能够实现自调零的运算放大器，作为构成可编程增益运算放大器的组成部分，实现可编程增益运算放大器的自身失调校准，提高可编程增益运算放大器的精度。
本发明的技术方案为：
一种自调零运算放大器，包括运算放大模块，所述运算放大模块包括第一开关管和第二开关管构成的差分输入对管，第一开关管的栅极作为所述自调零运算放大器的负向输入端，第二开关管的栅极作为所述自调零运算放大器的正向输入端，所述运算放大模块的输出端作为所述自调零运算放大器的输出端；
所述自调零运算放大器还包括自调零模块，所述自调零模块包括第一电容C1、第三电容C3、第一NMOS管MS1、第二NMOS管MS2、第三NMOS管MS5、第四NMOS管MS6、第五NMOS管MS7、第六NMOS管MS8、第七NMOS管MS9、第八NMOS管MS13、第九NMOS管MS14、第十NMOS管MS17、第十一NMOS管MS18、第十二NMOS管MS19、第十三NMOS管MS20、第十四NMOS管MS21、第一PMOS管MPAZ1、第二PMOS管MPAZ2、第三PMOS管MS3、第四PMOS管MS4、第五PMOS管MS10、第六PMOS管MS11、第七PMOS管MS12、第八PMOS管MS15、第九PMOS管MS16、第十PMOS管MS22、第十一PMOS管MS23、第十二PMOS管MS24和第十三PMOS管M54，
第十三PMOS管M54的栅极连接第一偏置电压，其源极连接电源电压AVDD，其漏极连接第一PMOS管MPAZ1和第二PMOS管MPAZ2的源极；
第一控制信号ON1连接第一NMOS管MS1、第三PMOS管MS3、第九NMOS管MS14和第八PMOS管MS15的栅极；
所述第一控制信号ON1的反相信号ON1_N连接第二NMOS管MS2、第四NMOS管MS6、第八NMOS管MS13和第十一NMOS管MS18的栅极；
第二控制信号ON连接第六NMOS管MS8、第五PMOS管MS10、第七PMOS管MS12、第十三NMOS管MS20、第十PMOS管MS22和第十二PMOS管MS24的栅极；
所述第二控制信号ON的反相信号ON_N连接第五NMOS管MS7、第七NMOS管MS9、第六PMOS管MS11、第十二NMOS管MS19、第十四NMOS管MS21和第十一PMOS管MS23的栅极；
第三控制信号AZ_ON连接第四PMOS管MS4、第三NMOS管MS5、第九PMOS管MS16和第十NMOS管MS17的栅极；
第一NMOS管MS1的漏极连接第二NMOS管MS2的漏极并连接所述运算放大模块的输出端，其源极连接第二NMOS管MS2的源极、第六NMOS管MS8的漏极、第六PMOS管MS11的源极、第五NMOS管MS7的源极和漏极以及第五PMOS管MS10的源极和漏极；
第三PMOS管MS3的源极连电源电压AVDD，其漏极连接第四PMOS管MS4的源极；
第三NMOS管MS5的漏极连接第四PMOS管MS4的漏极，其源极连接第四NMOS管MS6的漏极；
第四NMOS管MS6和第十一NMOS管MS18的源极连接共模电压VCM；
第一PMOS管MPAZ1的栅极连接第六NMOS管MS8的源极、第六PMOS管MS11的漏极、第七NMOS管MS9的源极和漏极以及第七PMOS管MS12的源极和漏极并通过第一电容C1后接地GND，其漏极连接第一开关管的漏极；
第八NMOS管MS13的漏极连接第九NMOS管MS14的漏极并连接所述共模电压VCM，其源极连接第九NMOS管MS14的源极、第十三NMOS管MS20的漏极、第十一PMOS管MS23的源极、第十四NMOS管MS21的源极和漏极以及第十二PMOS管MS24的源极和漏极；
第八PMOS管MS15的源极连电源电压AVDD，其漏极连接第九PMOS管MS16的源极；
第十NMOS管MS17的漏极连接第九PMOS管MS16的漏极，其源极连接第十一NMOS管MS18的漏极；
第二PMOS管MPAZ2的栅极连接第十三NMOS管MS20的源极、第十一PMOS管MS23的漏极、第十二NMOS管MS19的源极和漏极以及第十PMOS管MS22的源极和漏极并通过第三电容C3后接地GND，其漏极连接第二开关管的漏极。
具体的，所述运算放大模块为两级结构，所述运算放大模块的第一级结构包括第十四PMOS管MP1、第十五PMOS管MP2、第十六PMOS管MP4、第十七PMOS管MP7、第十八PMOS管MP8、第十九PMOS管MPC7、第二十PMOS管MPC8、第十五NMOS管MN1、第十六NMOS管MN2、第十七NMOS管MNC1和第十八NMOS管MNC2，其中第十四PMOS管MP1为所述第一开关管，第十五PMOS管MP2为所述第二开关管；
第十六PMOS管MP4的栅极连接所述第一偏置电压，其源极连接第十七PMOS管MP7和第十八PMOS管MP8的源极并连接电源电压AVDD，其漏极连接第十四PMOS管MP1和第十五PMOS管MP2的源极；
第十九PMOS管MPC7的栅极连接第二十PMOS管MPC8的栅极并连接第二偏置电压，其源极连接第十七PMOS管MP7的漏极，其漏极连接第十七PMOS管MP7和第十八PMOS管MP8的栅极以及第十七NMOS管MNC1的漏极；
第二十PMOS管MPC8的源极连接第十八PMOS管MP8的漏极，其漏极连接第十八NMOS管MNC2的漏极并作为所述运算放大模块的第一级结构的输出端；
第十七NMOS管MNC1的栅极连接第十八NMOS管MNC2的栅极并连接第三偏置电压，其源极连接第十五NMOS管MN1的漏极和第十四PMOS管MP1的漏极；
第十六NMOS管MN2的栅极连接第十五NMOS管MN1的栅极并连接第四偏置电压，其漏极连接第十八NMOS管MNC2的源极和第十五PMOS管MP2的漏极，其源极连接第十五NMOS管MN1的源极并接地；
所述运算放大模块的第二级结构包括第二十一PMOS管MP3和第十九NMOS管MN3，
第二十一PMOS管MP3的栅极连接所述运算放大模块的第一级结构的输出端，其源极连接电源电压AVDD，其漏极连接第十九NMOS管MN3的漏极并作为所述运算放大模块的输出端；
第十九NMOS管MN3栅极连接所述第四偏置电压，其源极接地GND。
具体的，所述运算放大模块的第一级结构的输出端和所述运算放大模块的输出端之间还包括补偿模块，所述补偿模块包括第二电容C2、第四电容C4、第二十二PMOS管MP58和第二十NMOS管MN48，
第二十NMOS管MN48的栅极连接第四控制信号PHC，其漏极连接第二十二PMOS管MP58的源极和所述运算放大模块的第一级结构的输出端并通过第二电容C2后连接所述运算放大模块的输出端，其源极连接第二十二PMOS管MP58的漏极并通过第四电容C4后连接所述运算放大模块的输出端；
第二十二PMOS管MP58的栅极连接所述第四控制信号PHC的反相信号PHC_N。
具体的，所述第一偏置电压、第二偏置电压、第三偏置电压和第四偏置电压由偏置模块提供，所述偏置模块包括第二十三PMOS管MP0、第二十四PMOS管MP5、第二十五PMOS管MP6、第二十六PMOS管MPC0、第二十一NMOS管MN4、第二十二NMOS管MN5和第二十三NMOS管MNC0，
第二十三PMOS管MP0的栅漏短接并连接偏置电流Ibias，其源极连接第二十四PMOS管MP5、第二十五PMOS管MP6和第二十六PMOS管MPC0的源极并连接电源电压AVDD；
第二十五PMOS管MP6的栅极连接第二十三PMOS管MP0和第二十四PMOS管MP5的栅极并输出所述第一偏置电压，其漏极连接第二十一NMOS管MN4的栅极以及第二十二NMOS管MN5的栅极和漏极并输出所述第四偏置电压；
第二十一NMOS管MN4的漏极连接第二十六PMOS管MPC0的栅极和漏极并输出所述第二偏置电压，其源极连接第二十二NMOS管MN5和第二十三NMOS管MNC0的源极并接地GND；
第二十四PMOS管MP5的漏极连接第二十三NMOS管MNC0的栅极和漏极并输出所述第三偏置电压。
具体的，所述自调零运算放大器还包括使能模块，所述使能模块包括第二十七PMOS管M100、第二十八PMOS管M102、第二十四NMOS管MN10和第二十五NMOS管M101，
第二十七PMOS管M100的栅极连接使能信号EN，其源极连接电源电压AVDD，其漏极连接第二十三PMOS管MP0的栅极；
第二十八PMOS管M102的栅极连接所述使能信号EN，其源极连接电源电压AVDD，其漏极连接所述运算放大模块的第一级结构的输出端；
第二十四NMOS管MN10设置在所述偏置电流Ibias和第二十三PMOS管MP0的栅极之间，第二十四NMOS管MN10的栅极连接所述使能信号EN的反相信号EN_N，其源极连接所述偏置电流Ibias，其漏极连接第二十三PMOS管MP0的栅极；
第二十五NMOS管M101的栅极连接所述使能信号EN的反相信号EN_N，其源极接地GND，其漏极连接第二十二NMOS管MN5的栅极。
具体的，将多个所述自调零运算放大器级联构成一个可编程增益运算放大器，所述可编程增益运算放大器包括A级运算放大结构、B级运算放大结构和C级运算放大结构；
所述A级运算放大结构包括第一自调零运算放大器、第二自调零运算放大器、第一电阻开关阵列和第二电阻开关阵列，
第一自调零运算放大器的正向输入端作为所述可编程增益运算放大器的正向输入端，其负向输入端通过第一电阻开关阵列后连接其输出端；
第二自调零运算放大器的正向输入端作为所述可编程增益运算放大器的负向输入端，其负向输入端通过第二电阻开关阵列后连接其输出端；
所述B级运算放大结构包括第三自调零运算放大器、第三电阻开关阵列和第四电阻开关阵列，第三自调零运算放大器的正向输入端连接第一自调零运算放大器的输出端并通过第三电阻开关阵列后连接其输出端，其负向输入端连接第二自调零运算放大器的输出端并通过第四电阻开关阵列后连接所述共模电压VCM；
所述C级运算放大结构包括第四自调零运算放大器和第五电阻开关阵列，第四自调零运算放大器的正向输入端连接第三自调零运算放大器的输出端并通过第五电阻开关阵列后连接其输出端，其负向输入端连接所述共模电压VCM，其输出端作为所述可编程增益运算放大器的输出端；
所述第一电阻开关阵列、第二电阻开关阵列、第三电阻开关阵列、第四电阻开关阵列和第五电阻开关阵列通过开关控制每个电阻开关阵列各只有一个开关导通。
本发明的有益效果为：本发明提出的自调零运算放大器通过控制自调零模块中各个开关管的导通和关断来实现自调零功能，提高了运算放大器的精度；一些实施例中增加使能模块用于降低运算放大器的功耗；使用动态电容补偿调节保证了运算放大器的稳定性；本方法提出的自调零运算放大器可以用于可编程增益运算放大器中实现其自身的失调校准。
附图说明
图1为将本发明提出的一种自调零运算放大器在实施例中用于组成可编程增益运算放大器PGA的一种结构示意图。
图2为本发明提出的一种自调零运算放大器的一种电路结构实现形式的示意图。
具体实施方式
下面结合附图和具体实施，详细描述本发明的技术方案：
本发明提出的一种自调零运算放大器，包括运算放大模块和自调零模块，运算放大模块包括第一开关管和第二开关管构成的差分输入对管，其中第一开关管和第二开关管可以为PMOS结构或NMOS结构，第一开关管的栅极作为自调零运算放大器的负向输入端，第二开关管的栅极作为自调零运算放大器的正向输入端，运算放大模块的输出端作为自调零运算放大器的输出端。
如图2所示给出了运算放大模块的一种实现形式，本实施例中运算放大模块采用两级结构的折叠型共源共栅运放，一些实施例中还可以采用套筒式运放或者单极运放。如图2所示，本实施例中的运算放大模块的第一级结构包括第十四PMOS管MP1、第十五PMOS管MP2、第十六PMOS管MP4、第十七PMOS管MP7、第十八PMOS管MP8、第十九PMOS管MPC7、第二十PMOS管MPC8、第十五NMOS管MN1、第十六NMOS管MN2、第十七NMOS管MNC1和第十八NMOS管MNC2，其中第十四PMOS管MP1为第一开关管，第十五PMOS管MP2为第二开关管，第十七NMOS管MNC1和第十八NMOS管MNC2为共源共栅管，第十七PMOS管MP7、第十八PMOS管MP8、第十九PMOS管MPC7和第二十PMOS管MPC8组成共源共栅电流镜；第十六PMOS管MP4的栅极连接第一偏置电压，其源极连接第十七PMOS管MP7和第十八PMOS管MP8的源极并连接电源电压AVDD，其漏极连接第十四PMOS管MP1和第十五PMOS管MP2的源极；第十九PMOS管MPC7的栅极连接第二十PMOS管MPC8的栅极并连接第二偏置电压，其源极连接第十七PMOS管MP7的漏极，其漏极连接第十七PMOS管MP7和第十八PMOS管MP8的栅极以及第十七NMOS管MNC1的漏极；第二十PMOS管MPC8的源极连接第十八PMOS管MP8的漏极，其漏极连接第十八NMOS管MNC2的漏极并作为运算放大模块的第一级结构的输出端；第十七NMOS管MNC1的栅极连接第十八NMOS管MNC2的栅极并连接第三偏置电压，其源极连接第十五NMOS管MN1的漏极和第十四PMOS管MP1的漏极；第十六NMOS管MN2的栅极连接第十五NMOS管MN1的栅极并连接第四偏置电压，其漏极连接第十八NMOS管MNC2的源极和第十五PMOS管MP2的漏极，其源极连接第十五NMOS管MN1的源极并接地。
运算放大模块的第二级结构包括第二十一PMOS管MP3和第十九NMOS管MN3，第二十一PMOS管MP3作为运算放大模块的第二级结构的输入管，其栅极连接运算放大模块的第一级结构的输出端，其源极连接电源电压AVDD，其漏极连接第十九NMOS管MN3的漏极并作为运算放大模块的输出端；第十九NMOS管MN3栅极连接第四偏置电压，其源极接地GND。
自调零模块的结构如图2所示，第一NMOS管MS1和第二NMOS管MS2的漏极连接运算放大模块的输出端输出的信号VOUT，第八NMOS管MS13和第九NMOS管MS14的漏极以及第四NMOS管MS6和第十一NMOS管MS18的源极连共模电压VCM，第三PMOS管MS3和第八PMOS管MS15的源极连接电源电压AVDD，通过第一控制信号ON、第二控制信号ON1和第三控制信号AZ_ON及其反相信号控制自调零模块接入运算放大模块的输出信号VOUT、共模信号VCM或电源电压AVDD，以及控制自调零模块的启动与关闭。
一些实施例中，在图2所示的两级结构的折叠型共源共栅运放的第一级结构和第二级结构的输出端之间还可以设置一个补偿模块，补偿模块包括第二电容C2、第四电容C4、第二十二PMOS管MP58和第二十NMOS管MN48，第二十NMOS管MN48的栅极连接第四控制信号PHC，其漏极连接第二十二PMOS管MP58的源极和运算放大模块的第一级结构的输出端并通过第二电容C2后连接运算放大模块的输出端，其源极连接第二十二PMOS管MP58的漏极并通过第四电容C4后连接运算放大模块的输出端；第二十二PMOS管MP58的栅极连接第四控制信号PHC的反相信号PHC_N。
第二十二PMOS管MP58和第二十NMOS管MN48为补偿开关，通过控制第四控制信号PHC和第四控制信号PHC的反相信号PHC_N来觉得是否强化电容补偿，第二电容C2和第四电容C4为补偿电容；第四控制信号PHC＝1，第二十二PMOS管MP58和第二十NMOS管MN48开启，为第二电容C2和第四电容C4放电，则补偿有效；第四控制信号PHC＝0，第二十二PMOS管MP58和第二十NMOS管MN48关断，第二电容C2和第四电容C4充电，表示不进行额外补偿。
第一偏置电压、第二偏置电压、第三偏置电压和第四偏置电压可以由外部电压提供，也可以由偏置模块提供，如图2所示给出了偏置模块的一种电路实现形式，包括第二十三PMOS管MP0、第二十四PMOS管MP5、第二十五PMOS管MP6、第二十六PMOS管MPC0、第二十一NMOS管MN4、第二十二NMOS管MN5和第二十三NMOS管MNC0，第二十三PMOS管MP0的栅漏短接并连接偏置电流Ibias，其源极连接第二十四PMOS管MP5、第二十五PMOS管MP6和第二十六PMOS管MPC0的源极并连接电源电压AVDD；第二十五PMOS管MP6的栅极连接第二十三PMOS管MP0和第二十四PMOS管MP5的栅极并输出第一偏置电压，其漏极连接第二十一NMOS管MN4的栅极以及第二十二NMOS管MN5的栅极和漏极并输出第四偏置电压；第二十一NMOS管MN4的漏极连接第二十六PMOS管MPC0的栅极和漏极并输出第二偏置电压，其源极连接第二十二NMOS管MN5和第二十三NMOS管MNC0的源极并接地GND；第二十四PMOS管MP5的漏极连接第二十三NMOS管MNC0的栅极和漏极并输出第三偏置电压。
本实施例中偏置模块通过电流镜结构将偏置电流Ibias镜像产生第一偏置电压、第二偏置电压、第三偏置电压和第四偏置电压提供给各个支路。
一些实施例中可以在本发明提供的自调零运算放大器中增加使能模块用于节省功耗，使得自调零运算放大器只在使能时开始工作，如图2所示，使能模块包括第二十七PMOS管M100、第二十八PMOS管M102、第二十四NMOS管MN10和第二十五NMOS管M101，第二十七PMOS管M100的栅极连接使能信号EN，其源极连接电源电压AVDD，其漏极连接第二十三PMOS管MP0的栅极；第二十八PMOS管M102的栅极连接使能信号EN，其源极连接电源电压AVDD，其漏极连接运算放大模块的第一级结构的输出端；第二十四NMOS管MN10设置在偏置电流Ibias和第二十三PMOS管MP0的栅极之间，第二十四NMOS管MN10的栅极连接使能信号EN的反相信号EN_N，其源极连接偏置电流Ibias，其漏极连接第二十三PMOS管MP0的栅极；第二十五NMOS管M101的栅极连接使能信号EN的反相信号EN_N，其源极接地GND，其漏极连接第二十二NMOS管MN5的栅极。
通过使能信号EN为整个电路的使能信号，控制自调零运算放大器是否工作，使能信号EN为高电平即EN＝1，使能信号EN为低电平即EN＝0，EN_N为其反相信号，与信号控制与使能信号EN同理。使能信号EN＝1时，其反相信号EN_N＝0，此时第二十七PMOS管M100、第二十八PMOS管M102、第二十四NMOS管MN10和第二十五NMOS管M101关闭，自调零运算放大器可以正常工作；使能信号EN＝0时，其反相信号EN_N＝1，此时第二十七PMOS管M100、第二十八PMOS管M102、第二十四NMOS管MN10和第二十五NMOS管M101导通，使得第十六PMOS管MP4、第十五NMOS管MN1、第十六NMOS管MN2和第十九NMOS管MN3全部关闭，自调零运算放大器被关闭不能进行工作。
当第三控制信号AZ_ON＝1，则第三NMOS管MS5导通，第四PMOS管MS4闭合，自调零运算放大器实现自调零功能，当第三控制信号AZ_ON＝0，则自调零运算放大器关闭自调零功能。
默认工作状态为使能信号EN＝1，第三控制信号AZ_ON＝1，即自调零运算放大器能正常工作并实现自调零功能。
本发明提出的自调零运算放大器可以作为可编程增益运算放大器的组成部分，如图1所示是将本发明的自调零运算放大器与电阻开关阵列组合构成可编程增益运算放大器的一种结构示意图，本实施例中设置了三级运算放大结构的可编程增益运算放大器，包括A级运算放大结构、B级运算放大结构和C级运算放大结构；每一级均包括自调零运算放大器以及外围电阻和逻辑控制开关构成的电阻开关阵列。
A级运算放大结构为差分输入双端输出的运算放大结构，包括第一自调零运算放大器、第二自调零运算放大器、第一电阻开关阵列和第二电阻开关阵列，第一自调零运算放大器的正向输入端作为可编程增益运算放大器的正向输入端，其负向输入端通过第一电阻开关阵列后连接其输出端；第二自调零运算放大器的正向输入端作为可编程增益运算放大器的负向输入端，其负向输入端通过第二电阻开关阵列后连接其输出端。其中第一电阻开关阵列和第二电阻开关阵列具有相同的结构，通过各自的开关控制对应的电阻接入电路，实现多种放大倍数。
B级运算放大结构为差分输入单端输出的运算放大结构，包括第三自调零运算放大器、第三电阻开关阵列和第四电阻开关阵列，第三自调零运算放大器的正向输入端连接第一自调零运算放大器的输出端并通过第三电阻开关阵列后连接其输出端，其负向输入端连接第二自调零运算放大器的输出端并通过第四电阻开关阵列后连接共模电压VCM。其中第三电阻开关阵列和第四电阻开关阵列具有相同的结构，通过各自的开关控制对应的电阻接入电路，实现多种放大倍数。
C级运算放大结构为单端输入单端输出的运算放大结构，包括第四自调零运算放大器和第五电阻开关阵列，第四自调零运算放大器的正向输入端作为C级运算放大结构的单端输入端连接第三自调零运算放大器的输出端并通过第五电阻开关阵列后连接其输出端，其负向输入端连接共模电压VCM，其输出端作为可编程增益运算放大器的输出端。通过控制第五电阻开关阵列中的开关控制电阻接入电路，实现多种放大倍数。
第一电阻开关阵列、第二电阻开关阵列、第三电阻开关阵列、第四电阻开关阵列和第五电阻开关阵列通过开关控制每个电阻开关阵列各只有一个开关导通。
下面结合图1和图2具体分析本实施例中组成的三级运算放大结构的可编程增益运算放大器的工作过程，具体步骤如下：
1.1可编程增益运算放大器中的各个自调零运算放大器首先进入自校准的采样阶段，第一开关S1和第三开关S3闭合，第二开关S2和第四开关S4断开，运算放大模块的差分输入对管即第十四PMOS管MP1和第十五PMOS管MP2连接共模电压VCM，即自调零运算放大器的正向输入端和负向输入端均连接共模电压VCM；第二控制信号ON1＝1，第一控制信号ON＝1，第一NMOS管MS1、第二NMOS管MS2、第六NMOS管MS8和第六PMOS管MS11导通，运算放大模块输出信号VOUT给第一电容C1充电，第九NMOS管MS14、第八NMOS管MS13、第十三NMOS管MS20和第十一PMOS管MS23导通，共模电压VCM给第三电容C3充电。此时
[gmp1Vos1-gmpaz1(Vout-Vos2)]Ro1gmp3Ro2＝VOUT
Figure GDA0002930939880000101
其中：
Ro1＝(ron1||rop1)+roc1+gmc1(ron1||rop1)roc1
Ro2＝rop3||ron3
其中gmp1为第十四PMOS管MP1的跨导，gmpaz1为第一PMOS管MPAZ1的跨导，gmp3为第二十一PMOS管MP3的跨导，gmc1为第十七NMOS管MNC1的跨导，Vos1为运算放大模块中第十四PMOS管MP1和第十五PMOS管MP2的等效输入失调电压值，Vos2为自调零模块的第一PMOS管MPAZ1和第二PMOS管MPAZ2的等效输入失调电压值，Ro1为运算放大模块的第一级结构的输出阻抗，Ro2为运算放大模块的第二级结构的输出阻抗，ron1为第十五NMOS管MN1的等效输出阻抗，rop1为第十四PMOS管MP1的等效输出阻抗，roc1为第十七NMOS管MNC1的等效输出阻抗，rop3为第二十一PMOS管MP3的等效输出阻抗，ron3为第十九NMOS管MN3的等效输出阻抗。
1.2可编程增益运算放大器中的各个自调零运算放大器进入自校准的保持阶段，也就是正常放大阶段，首先第二开关S2和第四开关S4闭合，第一开关S1和第三开关S3断开，第十四PMOS管MP1和第十五PMOS管MP2连接输入电压，即自调零运算放大器的正向输入端和负向输入端连接各自的输入信号。第二控制信号ON1＝0，第一控制信号ON＝0，第一NMOS管MS1、第二NMOS管MS2、第六NMOS管MS8和第六PMOS管MS11关闭，运算放大模块输出信号VOUT与第一电容C1断开连接，第九NMOS管MS14、第八NMOS管MS13、第十三NMOS管MS20和第十一PMOS管MS23关闭，共模电压VCM与第三电容C3断开连接。此时等效到输入端的失调电压Vos为：
Figure GDA0002930939880000102
其中A为运算放大模块的开环增益。如果不采用自校准，输入端等效失调电压为Vos1，而采用自校准之后的失调电压缩小了gmpaz1Ro1gmp3Ro2倍，等式右端第二项通常可以忽略不计。
1.3可编程增益运算放大器中的各个自调零运算放大器的自调零工作完成后，可编程增益运算放大器进入可编程的放大状态，如图1所示。A级运算放大结构采用对称的结构，因此只需看上半部分即可。各个电阻开关阵列一次只能闭合一个开关选择一个电阻接入，如果闭合的开关右侧电阻之和为R2_A，闭合开关的左侧R1_A，则整个A级运算放大结构的放大倍数为：
Figure GDA0002930939880000111
B级运算放大结构的各个电阻开关阵列一次只能闭合一个开关选择一个电阻接入，如果闭合的开关使得连接运放输入输出端之间的电阻之和为R2_B，输入电阻R1_B，则整个B级运算放大结构的放大倍数为：
Figure GDA0002930939880000112
C级运算放大结构的各个电阻开关阵列一次只能闭合一个开关选择一个电阻接入，如果闭合的开关使得连接运放输入输出端之间的电阻之和为R2_C，输入电阻R1_C，则整个C级运算放大结构的放大倍数为：
Figure GDA0002930939880000113
因此，整个可编程增益运算放大器PGA的放大倍数为：
Figure GDA0002930939880000114
1.4由于各个电阻开关阵列中反馈电阻较大的变化，导致可编程增益运算放大器的稳定性会发生较大的改变，即相位裕度的剧烈变化，因此自调零运算放大器中增加第二十二PMOS管MP58和第二十NMOS管MN48为补偿开关，通过第四控制信号PHC控制增加补偿电容即第二电容C2和第四电容C4的大小，强化电容补偿效果，动态保持电路的稳定性调节。
综上所述，本实施例中提出的可编程增益运算放大器结构中，A级运算放大结构采用双运放对称结构，可以避免反馈回路与传感器输出端的连接，造成电流分流，从而影响传感器的输出结果；而采用三级放大，可以产生更多的放大倍数组合，减缓了单个运算放大器的设计压力；可编程增益运算放大器结构中运算放大器采用本发明提出的自调零运算放大器，有效的降低了输入失调电压误差。
本发明提出的自调零运算放大器通过控制自调零模块中各个开关管的导通和关断，降低时钟馈通和电荷注入，提高了运算放大器的精度；一些实施例中增加了使能模块，可以在不工作时关闭运算放大器，降低了功耗；一些实施例中通过补偿模块保证运算放大器的稳定性，通过控制开关实现动态电容补偿，以适应不同场合的设计需要。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.一种自调零运算放大器，包括运算放大模块，所述运算放大模块包括第一开关管和第二开关管构成的差分输入对管，第一开关管的栅极作为所述自调零运算放大器的负向输入端，第二开关管的栅极作为所述自调零运算放大器的正向输入端，所述运算放大模块的输出端作为所述自调零运算放大器的输出端；
其特征在于，所述自调零运算放大器还包括自调零模块，所述自调零模块包括第一电容(C1)、第三电容(C3)、第一NMOS管(MS1)、第二NMOS管(MS2)、第三NMOS管(MS5)、第四NMOS管(MS6)、第五NMOS管(MS7)、第六NMOS管(MS8)、第七NMOS管(MS9)、第八NMOS管(MS13)、第九NMOS管(MS14)、第十NMOS管(MS17)、第十一NMOS管(MS18)、第十二NMOS管(MS19)、第十三NMOS管(MS20)、第十四NMOS管(MS21)、第一PMOS管(MPAZ1)、第二PMOS管(MPAZ2)、第三PMOS管(MS3)、第四PMOS管(MS4)、第五PMOS管(MS10)、第六PMOS管(MS11)、第七PMOS管(MS12)、第八PMOS管(MS15)、第九PMOS管(MS16)、第十PMOS管(MS22)、第十一PMOS管(MS23)、第十二PMOS管(MS24)和第十三PMOS管(M54)，
第十三PMOS管(M54)的栅极连接第一偏置电压，其源极连接电源电压(AVDD)，其漏极连接第一PMOS管(MPAZ1)和第二PMOS管(MPAZ2)的源极；
第一控制信号(ON1)连接第一NMOS管(MS1)、第三PMOS管(MS3)、第九NMOS管(MS14)和第八PMOS管(MS15)的栅极；
所述第一控制信号(ON1)的反相信号(ON1_N)连接第二NMOS管(MS2)、第四NMOS管(MS6)、第八NMOS管(MS13)和第十一NMOS管(MS18)的栅极；
第二控制信号(ON)连接第六NMOS管(MS8)、第五PMOS管(MS10)、第七PMOS管(MS12)、第十三NMOS管(MS20)、第十PMOS管(MS22)和第十二PMOS管(MS24)的栅极；
所述第二控制信号(ON)的反相信号(ON_N)连接第五NMOS管(MS7)、第七NMOS管(MS9)、第六PMOS管(MS11)、第十二NMOS管(MS19)、第十四NMOS管(MS21)和第十一PMOS管(MS23)的栅极；
第三控制信号(AZ_ON)连接第四PMOS管(MS4)、第三NMOS管(MS5)、第九PMOS管(MS16)和第十NMOS管(MS17)的栅极；
第一NMOS管(MS1)的漏极连接第二NMOS管(MS2)的漏极并连接所述运算放大模块的输出端，其源极连接第二NMOS管(MS2)的源极、第六NMOS管(MS8)的漏极、第六PMOS管(MS11)的源极、第五NMOS管(MS7)的源极和漏极以及第五PMOS管(MS10)的源极和漏极；
第三PMOS管(MS3)的源极连电源电压(AVDD)，其漏极连接第四PMOS管(MS4)的源极；
第三NMOS管(MS5)的漏极连接第四PMOS管(MS4)的漏极，其源极连接第四NMOS管(MS6)的漏极；
第四NMOS管(MS6)和第十一NMOS管(MS18)的源极连接共模电压(VCM)；
第一PMOS管(MPAZ1)的栅极连接第六NMOS管(MS8)的源极、第六PMOS管(MS11)的漏极、第七NMOS管(MS9)的源极和漏极以及第七PMOS管(MS12)的源极和漏极并通过第一电容(C1)后接地(GND)，其漏极连接第一开关管的漏极；
第八NMOS管(MS13)的漏极连接第九NMOS管(MS14)的漏极并连接所述共模电压(VCM)，其源极连接第九NMOS管(MS14)的源极、第十三NMOS管(MS20)的漏极、第十一PMOS管(MS23)的源极、第十四NMOS管(MS21)的源极和漏极以及第十二PMOS管(MS24)的源极和漏极；
第八PMOS管(MS15)的源极连电源电压(AVDD)，其漏极连接第九PMOS管(MS16)的源极；
第十NMOS管(MS17)的漏极连接第九PMOS管(MS16)的漏极，其源极连接第十一NMOS管(MS18)的漏极；
第二PMOS管(MPAZ2)的栅极连接第十三NMOS管(MS20)的源极、第十一PMOS管(MS23)的漏极、第十二NMOS管(MS19)的源极和漏极以及第十PMOS管(MS22)的源极和漏极并通过第三电容(C3)后接地(GND)，其漏极连接第二开关管的漏极。
2.根据权利要求1所述的自调零运算放大器，其特征在于，所述运算放大模块为两级结构，所述运算放大模块的第一级结构包括第十四PMOS管(MP1)、第十五PMOS管(MP2)、第十六PMOS管(MP4)、第十七PMOS管(MP7)、第十八PMOS管(MP8)、第十九PMOS管(MPC7)、第二十PMOS管(MPC8)、第十五NMOS管(MN1)、第十六NMOS管(MN2)、第十七NMOS管(MNC1)和第十八NMOS管(MNC2)，其中第十四PMOS管(MP1)为所述第一开关管，第十五PMOS管(MP2)为所述第二开关管；
第十六PMOS管(MP4)的栅极连接所述第一偏置电压，其源极连接第十七PMOS管(MP7)和第十八PMOS管(MP8)的源极并连接电源电压(AVDD)，其漏极连接第十四PMOS管(MP1)和第十五PMOS管(MP2)的源极；
第十九PMOS管(MPC7)的栅极连接第二十PMOS管(MPC8)的栅极并连接第二偏置电压，其源极连接第十七PMOS管(MP7)的漏极，其漏极连接第十七PMOS管(MP7)和第十八PMOS管(MP8)的栅极以及第十七NMOS管(MNC1)的漏极；
第二十PMOS管(MPC8)的源极连接第十八PMOS管(MP8)的漏极，其漏极连接第十八NMOS管(MNC2)的漏极并作为所述运算放大模块的第一级结构的输出端；
第十七NMOS管(MNC1)的栅极连接第十八NMOS管(MNC2)的栅极并连接第三偏置电压，其源极连接第十五NMOS管(MN1)的漏极和第十四PMOS管(MP1)的漏极；
第十六NMOS管(MN2)的栅极连接第十五NMOS管(MN1)的栅极并连接第四偏置电压，其漏极连接第十八NMOS管(MNC2)的源极和第十五PMOS管(MP2)的漏极，其源极连接第十五NMOS管(MN1)的源极并接地；
所述运算放大模块的第二级结构包括第二十一PMOS管(MP3)和第十九NMOS管(MN3)，
第二十一PMOS管(MP3)的栅极连接所述运算放大模块的第一级结构的输出端，其源极连接电源电压(AVDD)，其漏极连接第十九NMOS管(MN3)的漏极并作为所述运算放大模块的输出端；
第十九NMOS管(MN3)栅极连接所述第四偏置电压，其源极接地(GND)。
3.根据权利要求2所述的自调零运算放大器，其特征在于，所述运算放大模块的第一级结构的输出端和所述运算放大模块的输出端之间还包括补偿模块，所述补偿模块包括第二电容(C2)、第四电容(C4)、第二十二PMOS管(MP58)和第二十NMOS管(MN48)，
第二十NMOS管(MN48)的栅极连接第四控制信号(PHC)，其漏极连接第二十二PMOS管(MP58)的源极和所述运算放大模块的第一级结构的输出端并通过第二电容(C2)后连接所述运算放大模块的输出端，其源极连接第二十二PMOS管(MP58)的漏极并通过第四电容(C4)后连接所述运算放大模块的输出端；
第二十二PMOS管(MP58)的栅极连接所述第四控制信号(PHC)的反相信号(PHC_N)。
4.根据权利要求2或3所述的自调零运算放大器，其特征在于，所述第一偏置电压、第二偏置电压、第三偏置电压和第四偏置电压由偏置模块提供，所述偏置模块包括第二十三PMOS管(MP0)、第二十四PMOS管(MP5)、第二十五PMOS管(MP6)、第二十六PMOS管(MPC0)、第二十一NMOS管(MN4)、第二十二NMOS管(MN5)和第二十三NMOS管(MNC0)，
第二十三PMOS管(MP0)的栅漏短接并连接偏置电流(Ibias)，其源极连接第二十四PMOS管(MP5)、第二十五PMOS管(MP6)和第二十六PMOS管(MPC0)的源极并连接电源电压(AVDD)；
第二十五PMOS管(MP6)的栅极连接第二十三PMOS管(MP0)和第二十四PMOS管(MP5)的栅极并输出所述第一偏置电压，其漏极连接第二十一NMOS管(MN4)的栅极以及第二十二NMOS管(MN5)的栅极和漏极并输出所述第四偏置电压；
第二十一NMOS管(MN4)的漏极连接第二十六PMOS管(MPC0)的栅极和漏极并输出所述第二偏置电压，其源极连接第二十二NMOS管(MN5)和第二十三NMOS管(MNC0)的源极并接地(GND)；
第二十四PMOS管(MP5)的漏极连接第二十三NMOS管(MNC0)的栅极和漏极并输出所述第三偏置电压。
5.根据权利要求4所述的自调零运算放大器，其特征在于，所述自调零运算放大器还包括使能模块，所述使能模块包括第二十七PMOS管(M100)、第二十八PMOS管(M102)、第二十四NMOS管(MN10)和第二十五NMOS管(M101)，
第二十七PMOS管(M100)的栅极连接使能信号(EN)，其源极连接电源电压(AVDD)，其漏极连接第二十三PMOS管(MP0)的栅极；
第二十八PMOS管(M102)的栅极连接所述使能信号(EN)，其源极连接电源电压(AVDD)，其漏极连接所述运算放大模块的第一级结构的输出端；
第二十四NMOS管(MN10)设置在所述偏置电流(Ibias)和第二十三PMOS管(MP0)的栅极之间，第二十四NMOS管(MN10)的栅极连接所述使能信号(EN)的反相信号(EN_N)，其源极连接所述偏置电流(Ibias)，其漏极连接第二十三PMOS管(MP0)的栅极；
第二十五NMOS管(M101)的栅极连接所述使能信号(EN)的反相信号(EN_N)，其源极接地(GND)，其漏极连接第二十二NMOS管(MN5)的栅极。
6.根据权利要求1所述的自调零运算放大器，其特征在于，将多个所述自调零运算放大器级联构成一个可编程增益运算放大器，所述可编程增益运算放大器包括A级运算放大结构、B级运算放大结构和C级运算放大结构；
所述A级运算放大结构包括第一自调零运算放大器、第二自调零运算放大器、第一电阻开关阵列和第二电阻开关阵列，
第一自调零运算放大器的正向输入端作为所述可编程增益运算放大器的正向输入端，其负向输入端通过第一电阻开关阵列后连接其输出端；
第二自调零运算放大器的正向输入端作为所述可编程增益运算放大器的负向输入端，其负向输入端通过第二电阻开关阵列后连接其输出端；
所述B级运算放大结构包括第三自调零运算放大器、第三电阻开关阵列和第四电阻开关阵列，第三自调零运算放大器的正向输入端连接第一自调零运算放大器的输出端并通过第三电阻开关阵列后连接其输出端，其负向输入端连接第二自调零运算放大器的输出端并通过第四电阻开关阵列后连接所述共模电压(VCM)；
所述C级运算放大结构包括第四自调零运算放大器和第五电阻开关阵列，第四自调零运算放大器的正向输入端连接第三自调零运算放大器的输出端并通过第五电阻开关阵列后连接其输出端，其负向输入端连接所述共模电压(VCM)，其输出端作为所述可编程增益运算放大器的输出端；
所述第一电阻开关阵列、第二电阻开关阵列、第三电阻开关阵列、第四电阻开关阵列和第五电阻开关阵列通过开关控制每个电阻开关阵列各只有一个开关导通。
CN201810794785.2A 2018-07-19 2018-07-19 一种自调零运算放大器 Active CN109104157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810794785.2A CN109104157B (zh) 2018-07-19 2018-07-19 一种自调零运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810794785.2A CN109104157B (zh) 2018-07-19 2018-07-19 一种自调零运算放大器

Publications (2)

Publication Number Publication Date
CN109104157A CN109104157A (zh) 2018-12-28
CN109104157B true CN109104157B (zh) 2021-04-02

Family

ID=64846862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810794785.2A Active CN109104157B (zh) 2018-07-19 2018-07-19 一种自调零运算放大器

Country Status (1)

Country Link
CN (1) CN109104157B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277966B (zh) * 2019-05-09 2023-03-14 上海类比半导体技术有限公司 一种自校准电路及校准方法
CN111669130B (zh) * 2019-12-03 2023-05-26 西安电子科技大学 一种运算放大器输入失调电压的自动消除电路
JP7086492B2 (ja) * 2020-02-10 2022-06-20 矢崎総業株式会社 電圧検出装置
CN112953420B (zh) * 2021-03-22 2022-09-09 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN116248094B (zh) * 2023-01-18 2024-02-02 北京中科格励微科技有限公司 一种共模瞬态抑制电路及非光隔离直流固态继电器
CN116599504A (zh) * 2023-07-12 2023-08-15 深圳华大北斗科技股份有限公司 一种自调零比较器电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
CN104135242A (zh) * 2014-07-23 2014-11-05 东南大学 一种基于指数函数近似的dB线性可变增益放大器
CN204168255U (zh) * 2014-10-24 2015-02-18 中国电子科技集团公司第十三研究所 电流复用型前馈补偿全差分运算放大器
CN104584425A (zh) * 2012-05-10 2015-04-29 塔特公司 可编程增益放大器
CN104660195A (zh) * 2015-03-16 2015-05-27 西安电子科技大学 一种全差分轨至轨运算放大器
CN107370465A (zh) * 2017-06-20 2017-11-21 和芯星通（上海）科技有限公司 高精度宽带可编程增益放大器
CN107508599A (zh) * 2017-08-17 2017-12-22 电子科技大学 一种失调校准和轨到轨输入结合的比较器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975964B2 (en) * 2012-02-06 2015-03-10 Texas Instruments Incorporated BEMF monitor gain calibration stage in hard disk drive servo integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
CN104584425A (zh) * 2012-05-10 2015-04-29 塔特公司 可编程增益放大器
CN104135242A (zh) * 2014-07-23 2014-11-05 东南大学 一种基于指数函数近似的dB线性可变增益放大器
CN204168255U (zh) * 2014-10-24 2015-02-18 中国电子科技集团公司第十三研究所 电流复用型前馈补偿全差分运算放大器
CN104660195A (zh) * 2015-03-16 2015-05-27 西安电子科技大学 一种全差分轨至轨运算放大器
CN107370465A (zh) * 2017-06-20 2017-11-21 和芯星通（上海）科技有限公司 高精度宽带可编程增益放大器
CN107508599A (zh) * 2017-08-17 2017-12-22 电子科技大学 一种失调校准和轨到轨输入结合的比较器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A modefied PGA motion compensation method for circular trace scanning SAR;Yi Liao 等;《2016 CIE International Conference on Radar》;20161013;356-371 *
一个5-bit 4GS/s的插值型模数转换器设计;彭勇 等;《电子与封装》;20150620;78-82 *

Also Published As

Publication number Publication date
CN109104157A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
CN109104157B (zh) 一种自调零运算放大器
US5854574A (en) Reference buffer with multiple gain stages for large, controlled effective transconductance
US8330537B1 (en) Low noise, high CMRR and PSRR input buffer
US4958133A (en) CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range
CN101951236B (zh) 一种数字可变增益放大器
CN108227819B (zh) 一种具有直流失调校准功能的低压带隙基准电路
US7636015B2 (en) Differential amplifier and sampling and holding circuit
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
US7868810B2 (en) Amplifier circuit and A/D converter
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
CN201846315U (zh) 一种数字可变增益放大器
KR101887156B1 (ko) 로우 스위칭 에러, 소형 커패시터들, 오토 제로 오프셋 버퍼 증폭기
SE519691C2 (sv) Operationsförstärkare med hög hastighet och hög förstärkning
CN111030610B (zh) 一种消除直流失调电压全差分运算放大器电路
CN101839941A (zh) 信号感测放大器
KR102415919B1 (ko) 공통 모드 피드백 제어 회로를 갖는 반전 의사 완전 차동 증폭기
TW201419753A (zh) 運算放大器電路
US8890612B2 (en) Dynamically biased output structure
CN102545805B (zh) 两级运算放大器
KR101859121B1 (ko) 전류 오프셋을 보상하는 차동형 연산 증폭기
CN110460338B (zh) 一种采样保持电路
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
EP2293434B1 (en) Switched amplifier circuit arrangement and method for switched amplification
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant