CN107483052B - 一种高反馈系数高增益的乘法数模转换器 - Google Patents

一种高反馈系数高增益的乘法数模转换器 Download PDF

Info

Publication number
CN107483052B
CN107483052B CN201710706620.0A CN201710706620A CN107483052B CN 107483052 B CN107483052 B CN 107483052B CN 201710706620 A CN201710706620 A CN 201710706620A CN 107483052 B CN107483052 B CN 107483052B
Authority
CN
China
Prior art keywords
nmos tube
operational amplifier
analog converter
capacitor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710706620.0A
Other languages
English (en)
Other versions
CN107483052A (zh
Inventor
唐鹤
牛胜普
高昂
何生生
车来晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinchen (Chongqing) Microelectronics Co.,Ltd.
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710706620.0A priority Critical patent/CN107483052B/zh
Publication of CN107483052A publication Critical patent/CN107483052A/zh
Application granted granted Critical
Publication of CN107483052B publication Critical patent/CN107483052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Abstract

一种高反馈系数高增益的乘法数模转换器，属于模拟集成电路技术领域，比较适用于高速高精度流水线ADC。通过在传统电荷重分配型乘法数模转换器的运算放大器的同相的输入端和输出端接一个正反馈电容C1，提高了乘法数模转换器的反馈系数，进而提高了乘法数模转换器的增益，从而加快运放建立，减小流水线ADC级数，方便流水线ADC数字校准算法的实现，降低流水线ADC的功耗和芯片面积。

Description

一种高反馈系数高增益的乘法数模转换器
技术领域
本发明属于模拟集成电路领域，具体涉及一种高反馈系数高增益的乘法数模转换器MDAC电路。
背景技术
n位传统电荷重分配型MDAC如图1所示，采样相时开关S1闭合，采样电容C1到C2n对输入信号进行采样。开关S1a比S1提前关断，此后开关S2导通，子ADC输出数字码控制开关Vadci和闭合或断开，从而选择Vref-或Vref+接入采样电容C1到此后电荷在采样电容和反馈电容之间重新分配。如果运算放大器的开环增益为A，则传统MDAC输入输出关系可以表示为：
其中Gain表示MDAC的增益，β是MDAC的反馈系数，β可表示为：
其中Cf反馈电容，Ci为采样电容，Cp为运算放大器输入端的寄生电容，包括输入管寄生电容Cgs、Cgb和Cgd。传统MDAC在低速低精度流水线ADC中可以满足高增益高反馈系数的要求。但随着流水线ADC向高速高精度方向发展，流水线ADC对运算放大器单位增益带宽积要求越来越高，运算放大器输入端寄生电容Cp也随之越来越大。从而导致传统MDAC的反馈系数越来越小，MDAC增益越来越低，对运算放大器单位增益带宽积要求进一步提高，后端数字校正难度进一步加大。
发明内容
针对传统电荷重分配型MDAC的不足之处，本发明提出一种高反馈系数、高增益的乘法数模转换器MDAC，改进后MDAC可应用于高速高精度流水线ADC系统中。
本发明的技术方案为：
一种高反馈系数高增益的乘法数模转换器，包括两组开关电容阵列、运算放大器和负反馈电容Cf，所述两组开关电容阵列分别连接所述运算放大器的同相输入端和反相输入端，所述负反馈电容Cf接在所述运算放大器的反相的输入端和输出端之间，所述运算放大器的输出端作为所述乘法数模转换器的输出端；
所述开关电容阵列包括串联的电容组和开关组，所述电容组的另一端连接所述运算放大器的同相输入端或反相输入端；
所述电容组包括多个并联的电容，所述开关组包括多个第一采样开关S1、第二采样开关S2和数字码控制开关Vadc；
所述电容组中的所有电容通过第一采样开关S1后连接输入电压Vin；
所述电容组中的一个电容通过第二采样开关S2后连接共模电压VCM，其余电容依次通过第二采样开关S2和数字码控制开关Vadc后连接参考电压Vref；
所述运算放大器的输出端通过一个第一采样开关S1接地，其同相输入端和反相输入端分别通过一个提前关断开关S1a接地；
所述乘法数模转换器还包括正反馈电容C1，所述正反馈电容C1接在所述运算放大器的同相的输入端和输出端之间。
具体的，所述运算放大器包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第一电阻R1和第二电阻R2，
第一NMOS管MN1和第二NMOS管MN2的栅极作为所述运算放大器的差分输入端，第一NMOS管MN1的源极连接第二NMOS管MN2的源极和第三NMOS管MN3的漏极，其漏极连接第一PMOS管MP1的漏极并通过第一电阻R1和第二电阻R2的串联结构后接第二PMSO管MP2和第二NMOS管MN2的漏极；第一电阻R1和第二电阻R2的串联点连接第一PMOS管MP1和第二PMOS管MP2的栅极，第一PMOS管MP1和第二PMOS管MP2的源极接电源电压；第三NMOS管MN3的栅极接偏置电压，其源极接地。
本发明的有益效果为：通过增加正反馈电容，并合理设置正反馈电容，提高了MDAC的反馈系数，降低了对运算放大器单位增益带宽积的要求；同时提高了MDAC的增益，有利于流水线ADC数字算法校正，降低功耗和芯片面积；本发明比较适用于高速高精度的流水线ADC，可以有效降低流水线ADC对运算放大器增益带宽积GBW的要求，同时有利于流水线ADC数字校准算法的实现，减小流水线ADC级数，从而降低流水线ADC的功耗和芯片面积。
附图说明
图1为传统电荷重分配型乘法数模转换器MDAC结构示意图；
图2为本发明实施例中一种高反馈系数高增益的乘法模数转换器MDAC的单端结构示意图；
图3为本发明实施例中的运算放大器的结构示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案：
如图2所示为实施例中的乘法数模转换器的单端示意图，单端连接的一组开关电容阵列包含2n个并联的电容组成的电容组以及2n个第一采样开关、2n个第二采样开关和2n-1个数字码控制开关组成的开关组，其中电容C1至C2 n分别通过第一采样开关S1连接输入电压Vin，电容C1至C2n-1分别通过第二采样开关S2和数字码控制开关连接参考电压Vref-或Vref+，电容C2n通过第二采样开关S2连接共模电压VCM；运算放大器的输出端通过一个第一采样开关S1接地，其输入端通过提前关断开关S1a接地，其中提前关断开关S1a的下降沿早于第一采样开关S1的下降沿。
如图3所示为本实施例中运算放大器的一种结构示意图，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第一电阻R1和第二电阻R2，第一NMOS管MN1和第二NMOS管MN2的栅极作为所述运算放大器的差分输入端，其漏极作为所述运算放大器的差分输出端；其中第一NMOS管MN1的栅极作为正输入端，其漏极作为负输出端，第二NMOS管MN2的栅极作为负输入端，其漏极作为正输出端；第一NMOS管MN1的源极连接第二NMOS管MN2的源极和第三NMOS管MN3的漏极，其漏极连接第一PMOS管MP1的漏极并通过第一电阻R1和第二电阻R2的串联结构后接第二PMSO管MP2和第二NMOS管MN2的漏极；第一电阻R1和第二电阻R2的串联点连接第一PMOS管MP1和第二PMOS管MP2的栅极，第一PMOS管MP1和第二PMOS管MP2的源极接电源电压；第三NMOS管MN3的栅极接偏置电压，其源极接地。
采样相时，采样电容C1到对输入信号进行采样。提前关断开关S1a比第一采样开关S1提前关断。此后第二采样开关S2导通，电路进入放大相，子ADC输出数字码控制开关Vadci和闭合或断开，从而选择参考电压Vref+或Vref-接入采样电容C1到共模电压VCM通过第二采样开关S2连接到采样电容此后电荷在采样电容和反馈电容之间重新分配。由电荷守恒可得：
采样相：
放大相：
其中Cgs1、Cgb1、Cgd1为图3中运算放大器输入管即第一NMOS管MN1的寄生电容，Vx为运算放大器输入端电压，且：A为运算放大器的开环增益。
由电荷守恒可知Qs＝QH，从而可得：
其中
因而反馈系数β为
对于高速高精度流水线ADC而言，由于运算放大器单位增益带宽积要求高，运算放大器输入管尺寸很大，运算放大器输入管寄生电容可以达到pf量级，传统MDAC很难实现高反馈系数高增益。从(7)式与(2)式对比可以发现合理选择正反馈电容C1的反馈系数，乘法数模转换器MDAC的增益Gain可以明显提高。(8)式与(3)式对比可以发现合理选择正反馈电容C1，MDAC反馈系数β可以明显提高。
对于电荷重分配型MDAC，单极点时域相应
其中
由此可见，提高β可以减小时间常数τ，从而使得运算放大器快速建立，降低系统对运算放大器GBW的要求，从而可以达到降低流水线ADC功耗和芯片面积的要求。
此外，MDAC的高增益，有利于流水线ADC数字校准算法的实现，降低流水线ADC级数要求，进一步减小流水线ADC功耗和芯片面积。
综上所述，本发明提出了一种高反馈系数高增益MDAC。本发明可以有效降低流水线ADC对运算放大器GBW的要求，同时有利于流水线ADC数字校准算法的实现，减小流水线ADC级数，从而降低流水线ADC的功耗和芯片面积。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种高反馈系数高增益的乘法数模转换器，包括两组开关电容阵列、运算放大器和负反馈电容(Cf)，所述两组开关电容阵列分别连接所述运算放大器的同相输入端和反相输入端，所述负反馈电容(Cf)接在所述运算放大器的反相的输入端和输出端之间，所述运算放大器的输出端作为所述乘法数模转换器的输出端；
所述开关电容阵列包括串联的电容组和开关组，所述电容组的另一端连接所述运算放大器的同相输入端或反相输入端；
所述电容组包括多个并联的电容，所述开关组包括多个第一采样开关(S1)、第二采样开关(S2)和数字码控制开关(Vadc)；
所述电容组中的所有电容通过第一采样开关(S1)后连接输入电压(Vin)；
所述电容组中的一个电容通过第二采样开关(S2)后连接共模电压(VCM)，其余电容依次通过第二采样开关(S2)和数字码控制开关(Vadc)后连接参考电压(Vref)；
所述运算放大器的输出端通过一个第一采样开关(S1)接地，其同相输入端和反相输入端分别通过一个提前关断开关(S1a)接地；
其特征在于，所述乘法数模转换器还包括正反馈电容(C1)，所述正反馈电容(C1)接在所述运算放大器的同相的输入端和输出端之间。
2.根据权利要求1所述的高反馈系数高增益的乘法数模转换器，其特征在于，所述运算放大器包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第一电阻(R1)和第二电阻(R2)，
第一NMOS管(MN1)和第二NMOS管(MN2)的栅极作为所述运算放大器的差分输入端，第一NMOS管(MN1)和第二NMOS管(MN2)的漏极作为所述运算放大器的差分输出端；
第一NMOS管(MN1)的源极连接第二NMOS管(MN2)的源极和第三NMOS管(MN3)的漏极，第一NMOS管(MN1)的漏极连接第一PMOS管(MP1)的漏极并通过第一电阻(R1)和第二电阻(R2)的串联结构后接第二PMOS管(MP2)和第二NMOS管(MN2)的漏极；第一电阻(R1)和第二电阻(R2)的串联点连接第一PMOS管(MP1)和第二PMOS管(MP2)的栅极，第一PMOS管(MP1)和第二PMOS管(MP2)的源极接电源电压；第三NMOS管(MN3)的栅极接偏置电压，其源极接地。
CN201710706620.0A 2017-08-17 2017-08-17 一种高反馈系数高增益的乘法数模转换器 Active CN107483052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710706620.0A CN107483052B (zh) 2017-08-17 2017-08-17 一种高反馈系数高增益的乘法数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710706620.0A CN107483052B (zh) 2017-08-17 2017-08-17 一种高反馈系数高增益的乘法数模转换器

Publications (2)

Publication Number Publication Date
CN107483052A CN107483052A (zh) 2017-12-15
CN107483052B true CN107483052B (zh) 2019-11-19

Family

ID=60600728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710706620.0A Active CN107483052B (zh) 2017-08-17 2017-08-17 一种高反馈系数高增益的乘法数模转换器

Country Status (1)

Country Link
CN (1) CN107483052B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155907A (zh) * 2017-12-07 2018-06-12 珠海慧联科技有限公司 一种可控开关电容式数模转换系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153667B1 (ko) * 2005-02-21 2012-06-18 엘지전자 주식회사 파이프라인 아날로그-디지털 변환기에 있어서의 기준전압구동회로
CN100586024C (zh) * 2007-04-05 2010-01-27 中国科学院微电子研究所 双采样乘法数字模拟转换电路及其应用
CN100586025C (zh) * 2007-04-05 2010-01-27 中国科学院微电子研究所 一种乘法数字模拟转换电路及其应用
US8723707B2 (en) * 2011-11-14 2014-05-13 Analog Devices, Inc. Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters
US9106240B1 (en) * 2014-01-24 2015-08-11 Mediatek Inc. Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same

Also Published As

Publication number Publication date
CN107483052A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
TWI459723B (zh) 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器
CN104485897B (zh) 一种失调补偿的相关双采样开关电容放大器
CN107135002B (zh) 开关电容输入电路、开关电容放大器和开关电容电压比较器
CN109104157B (zh) 一种自调零运算放大器
CN104168025B (zh) 一种电荷式流水线逐次逼近型模数转换器
CN104639068B (zh) 一种开关电容实现的线性可编程增益放大器
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN105306845A (zh) 一种可消除失调的相关双采样电路
US20080180136A1 (en) Pre-charge sample-and-hold circuit
Miyahara et al. A 10b 320 MS/s 40 mW open-loop interpolated pipeline ADC
Naderi et al. Algorithmic-pipelined ADC with a modified residue curve for better linearity
Peng et al. A 48-mW, 12-bit, 150-MS/s pipelined ADC with digital calibration in 65nm CMOS
CN107483052B (zh) 一种高反馈系数高增益的乘法数模转换器
CN101471665B (zh) 采用多级放大器部分复用技术的模数转换器电路
US7405625B1 (en) Common-mode control structures and signal converter systems for use therewith
US7528759B2 (en) Pipelined analog-to-digital converter
CN100586025C (zh) 一种乘法数字模拟转换电路及其应用
Wang et al. A sample-and-hold circuit for 10-bit 100MS/s pipelined ADC
Kook et al. Low-power and high-speed pipelined ADC using time-aligned CDS technique
Zou Design of a fully differential gain boosted operational amplifier for high performance ADC
Suh et al. A 10-bit 25-MS/s 1.25-mW pipelined ADC with a semidigital Gm-based amplifier
CN104242936A (zh) 流水线模数转换器
Lu A 1.2 V 10-bit 5 MS/s CMOS cyclic ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231027

Address after: Room 209, Building 1, No. 36 Xiyong Avenue, Shapingba District, Chongqing, 400000

Patentee after: Xinchen (Chongqing) Microelectronics Co.,Ltd.

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China

TR01 Transfer of patent right