CN107135002B - 开关电容输入电路、开关电容放大器和开关电容电压比较器 - Google Patents
开关电容输入电路、开关电容放大器和开关电容电压比较器 Download PDFInfo
- Publication number
- CN107135002B CN107135002B CN201710110341.8A CN201710110341A CN107135002B CN 107135002 B CN107135002 B CN 107135002B CN 201710110341 A CN201710110341 A CN 201710110341A CN 107135002 B CN107135002 B CN 107135002B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- input
- terminal
- switched capacitor
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
开关电容输入电路、开关电容放大器和开关电容电压比较器。在双采样型的开关电容输入电路中,针对大信号的单端输入,以更小的电路规模实现后级的电路。该开关电容输入电路构成为具有:第一开关电容输入电路,其具有双采样用的第一电容器;以及第二开关电容输入电路,其与第一开关电容输入电路反相地进行动作,具有双采样用的第二电容器,第一电容器和第二电容器设为不同的值,调整第二电容器的值,使得信号衰减。
Description
技术领域
本发明涉及开关电容输入电路,特别涉及接收大信号单端输入并进行低电源电压动作的开关电容输入电路和使用了该输入电路的开关电容放大器。
背景技术
作为接收大信号的单端输入并进行动作的开关电容放大器的输入电路,已知有图6所示的双采样型的开关电容输入电路。开关电容输入电路的一个目的在于,通过将单端输入信号转换为同相电压恒定的差动输入信号,使得容易进行向全差动放大器的输入。
图6的开关电容输入电路40由用于交替输入输入信号Vin、Vr的开关、和对信号进行采样的一组电容器Csa构成,并以基准电压Vr为基准,相对于期望的基准电压Vcm对输入信号Vin进行采样。在开关电容输入电路40中,虽然大信号的单端输入的同相电压取决于输入信号而发生较大变动,但进行双采样,将在采样后输出的差动信号Vop、Von的同相电压保持为恒定。
首先,向上侧的电容器Csa输入输入Vin,向下侧的电容器Csa输入Vr,输出Vop、Von被偏置为基准电压Vcm。接着,输出Vop、Von从基准电压Vcm断开,向上侧的电容器Csa输入Vr,向下侧的电容器Csa输入Vin。由此,在输出中输出有Vin与Vr的差电压的2倍,输出同相电压成为基准电压Vcm,并被保持为恒定。
图7是示出以往的开关电容放大器的电路图。以往的开关电容放大器是如下结构:在开关电容输入电路40上连接有在输入输出之间具有反馈电容器的全差动放大器20。开关电容放大器的增益为2×Csa/Cfb,成为不使用双采样方式的通常的开关电容放大器增益的2倍,在以放大微小信号为目的的情况下,这种开关电容放大器是优选的方法。
专利文献1:美国专利第6909388号说明书
但是,在大信号输入且放大器的工作电源电压较小的情况下,相反需要使信号衰减。虽然通过使放大器的反馈电容器比输入电容器Csa大,能够实现衰减,但在采取双采样方法的情况下,由于放大到2倍,所以反馈电容器需要进一步增大。因此,存在电路规模增大的课题。此外,增大反馈电容器Cfb导致增大放大器的负载,其结果,还产生工作电流增大的问题。
发明内容
本发明的双采样型的开关电容输入电路的目的在于,针对大信号的单端输入,以更小的电路规模实现后级的电路。
为了解决这些课题,本发明的开关电容输入电路具有:双采样方式的开关电容输入电路40;以及双采样方式的开关电容输入电路90,其与开关电容输入电路40反相地进行动作。设开关电容输入电路40的双采样用的电容器Csa、和开关电容输入电路90的双采样用的电容器Csb为不同的值。而且,调整电容器Csb的值,使得信号衰减,即使得增益为1以下。
根据本发明的开关电容输入电路,在构成开关电容放大器的情况下,由于能够在不增大反馈电容器的情况下实现信号衰减,所以与以往的开关电容放大器的情况相比,能够减小放大器的反馈电容器。因此,开关电容放大器具有如下效果:电路规模变小,且放大器的负载被抑制,耗电减小。
附图说明
图1是示出本发明的开关电容输入电路的电路图。
图2是示出使用了本发明的开关电容输入电路的开关电容放大器的电路图。
图3是示出使用了本发明的开关电容输入电路的开关电容放大器的另一例的电路图。
图4是示出使用了本发明的开关电容输入电路的开关电容放大器的另一例的电路图。
图5是示出使用了本发明的开关电容输入电路的电压比较器的电路图。
图6是示出以往的开关电容输入电路的电路图。
图7是示出使用了以往的开关电容输入电路的开关电容放大器的电路图。
标号说明
10、40、90:开关电容输入电路;20:全差动放大器;30:电压比较放大器;50:开关电容放大器;60、70、80:开关电容电路;
具体实施方式
图1是实施方式的开关电容输入电路。
开关电容输入电路10具有:输入输入信号Vin和基准电压Vr的一对输入端子;,输出输出电压Vop和Von的一对输出端子;对各输出端子施加基准电压Vcm的基准电压端子;连接在各基准电压端子与各输出端子之间的开关;双采样方式的开关电容输入电路40,其连接在一对输入端子与一对输出端子之间;以及双采样方式的开关电容输入电路90,其连接在一对输入端子与一对输出端子之间。
设开关电容输入电路40的采样用的电容器Csa、和开关电容输入电路90的采样用的电容器Csb为不同的值。此外,相同符号的开关同时进行接通/断开动作,不同符号的开关的接通/断开为相反动作。另外,使得进行相反动作的一对开关不会同时接通。
在以基准电压Vr为基准的输入信号Vin的采样时,在上侧的采样电容器Csa、Csb相对于基准电压Vcm分别对Vin、Vr进行采样,另一方面,在下侧的采样电容器Csa、Csb分别对Vr、Vin进行采样。在保持时,将输出端与基准电压Vcm连接的开关断开,向上侧的采样电容器Csa、Csb分别输入Vr、Vin,向下侧的采样电容器Csa、Csb分别输入Vin、Vr。
输出端的差电压为:
Vop-Von=-2{(1-α)/(1+α)}(Vin-Vr)…(1),
α≡Csb/Csa≥0。
在设为Csb=0的情况下,按照以往的开关电容输入电路特性,增益成为-2倍,但通过调整Csb使得0<α<1,即通过设为0<Csb<Csa,能够使增益为-2<增益<0,能够使信号比以往电路衰减。
图2是使用了开关电容输入电路10的开关电容放大器的一例。
开关电容放大器50具有开关电容输入电路10、全差动放大器20、和连接在全差动放大器20的各输入输出之间的反馈电容器Cfb。
开关电容放大器50的输出差电压Vop和Von为:
Vop-Von=2(1-α)(Csa/Cfb)(Vin-Vr)…(2),
α≡Csb/Csa≥0。
在设为α=0的情况下,成为不具有采样电容器Csb的以往的开关电容放大器,增益Gain为Gain=2(Csa/Cfb),通过双采样而成为输入电容器和反馈电容器之比的2倍。
在式2中,在设为0<α<1的情况下,成为0<1-α<1,能够减小增益,能够使信号衰减。例如,在设为α=1/2的情况下,能够设为增益Gain=Csa/Cfb,能够设为以往的开关电容放大器的增益的一半。因此,在设为1倍增益的情况下,在α=1/2、即Csb=Csa/2时,能够设为Cfb=Csa。因此,在以往的放大器中,整个电容器相当于6·Csa,在本实施方式的情况下,相当于5·Csa,从而变小。在想要获得更大的衰减的情况下,能够进一步减小。根据本实施方式,由于能够减小开关电容放大器的反馈电容器,所以放大器的负载也被减轻,并能够减少耗电。此外,还能够减小所需的电容器,对减小电路规模有效。
图3是示出开关电容放大器的另一例的电路图。本实施方式的开关电容放大器的目的还在于,使地基准的输入信号Vin电平转换期望的偏移量。本实施方式的开关电容放大器具有:开关电容放大器50;以及期望电压Vos的开关电容电路60,其用于对开关电容放大器50加上偏移。开关电容电路60具有一对采样用的电容器Cos。
本实施方式的开关电容放大器的输出差电压Vop和Von为:
Vop-Von=2(Csa/Cfb){(1-α)Vin-βVos}…(3),
α≡Csb/Csa>0、β≡Cos/Csa。
例如,在设增益为1倍、且设偏移相加相同的情况下进行比较。在将α=1/2的情况与α=0即以往的情况进行比较时,对于偏移电压采样用电容器Cos,在设为α=1/2的情况下,Cos成为以往的情况的1/2,也能够使偏移采样用电容器Cos比以往的情况小。
图4是示出开关电容放大器的另一例的电路图。本实施方式的开关电容放大器具有:开关电容放大器50;以及1比特的电容器型的实现了数字/模拟转换功能的开关电容电路70,其由开关和电容器构成。开关电容电路70具有一对采样用的电容器Cda。
本实施方式的开关电容放大器的输出差电压Vop和Von为:
Vop-Von=2(Csa/Cfb){(1-α)Vin-βDdaVrf}…(4),
α≡Csb/Csa>0、β≡Cda/Csa,
通过设为0<α<1,能够设为可实现信号衰减、且使Cda为比以往小的电容器。
另外,可知组合了偏移相加和数字/模拟转换功能的双方的开关电容放大器能够通过组合图3和图4所示的偏移相加用的开关电容电路60和数字模拟转换功能用的开关电容电路70的双方而较容易地实现。
图5是示出本实施方式的电压比较器的电路图。本实施方式的电压比较器是判定输入电压Vin和基准电压Vrf的大小的开关电容型电压比较器。
本实施方式的电压比较器具有:开关电容输入电路10;输入基准电压Vrf/2的输入端子;输入基准电压-Vrf/2的输入端子;输入基准电压Vrf/2和-Vrf/2的开关电容电路80;以及电压比较放大器30,其将输入电压Vin与基准电压Vrf的合成电压作为输入,根据该电压的正负进行“0”、“1”判定。
电压比较放大器30的输入差电压ΔVin为:
ΔVin={2(1-α)Vin+βVrf}/(1+α+β)…(5),
α≡Csb/Csa、β≡Crf/Csa。
式5通过分子的正负,判定电压的大小。
在将输入信号Vin与基准电压Vrf的大小进行比较时,以往的开关电容输入电路40为Crf=2*Csa。另一方面,根据开关电容输入电路10,例如,在设为Csb=Csa/2时,成为α=1/2,能够使得Crf=Csa。
由此,通过设为0<α<1,能够进行信号衰减,并能够减小电容器Crf。
根据以上所述的实施方式的开关电容输入电路,在开关电容输入电路的后级电路或附属电路中,能够减小使大信号的输入信号衰减所需的电容器。因此,能够实现开关电容输入电路的后级电路或附属电路的电路规模的减小。此外,还能够实现开关电容输入电路的后级的放大器的负载减小,对耗电的减少有效。
另外,虽然说明为开关电容输入电路10的一对输入端子输入输入信号Vin和基准电压Vr,但是基准电压Vr也可以是输入信号。即,开关电容输入电路10的一对输入端子也可以输入第一输入信号Vin1和第二输入信号Vin2。
此外,虽然说明为开关电容输入电路10的一对输出端子输入基准电压Vcm,但是也可以分别输入全差动放大器的输出端子的信号。
Claims (4)
1.一种开关电容输入电路,其特征在于,具有:
第一输入端子,其输入第一输入信号;
第二输入端子,其输入第二输入信号;
第一输出端子,其输出第一输出信号;
第二输出端子,其输出第二输出信号;
双采样方式的第一开关电容输入电路,其具有:由第一控制信号控制的第一开关及第二开关;由将所述第一控制信号反转而得的第二控制信号控制的第三开关及第四开关;以及第一电容器及第二电容器,所述第一电容器的一个端子经由所述第一开关与所述第一输入端子连接并且经由所述第三开关与所述第二输入端子连接,所述第一电容器的另一个端子与所述第一输出端子连接,所述第二电容器的一个端子经由所述第二开关与所述第二输入端子连接并且经由所述第四开关与所述第一输入端子连接,所述第二电容器的另一个端子与所述第二输出端子连接;
双采样方式的第二开关电容输入电路,其具有:由所述第一控制信号控制的第五开关及第六开关;由所述第二控制信号控制的第七开关及第八开关;以及第三电容器及第四电容器,所述第三电容器的一个端子经由所述第五开关与所述第二输入端子连接并且经由所述第七开关与所述第一输入端子连接,所述第三电容器的另一个端子与所述第一输出端子连接,所述第四电容器的一个端子经由所述第六开关与所述第一输入端子连接并且经由所述第八开关与所述第二输入端子连接,所述第四电容器的另一个端子与所述第二输出端子连接;
第一基准电压端子,其对所述第一输出端子施加第一基准电压;
第九开关,其连接在所述第一基准电压端子与所述第一输出端子之间;
第二基准电压端子,其对所述第二输出端子施加第二基准电压;以及
第十开关,其连接在所述第二基准电压端子与所述第二输出端子之间,
所述第三电容器及所述第四电容器的电容比所述第一电容器及所述第二电容器的电容小,
所述第一输出信号及所述第二输出信号是使所述第一输入信号及所述第二输入信号衰减而得的信号。
2.一种开关电容放大器,其特征在于,具有:
权利要求1所述的开关电容输入电路;
全差动放大器,所述全差动放大器的一对输入端子与所述开关电容输入电路的所述第一输出端子和所述第二输出端子连接;以及
第一反馈电容器和第二反馈电容器,它们分别连接在所述全差动放大器的一对输出端子与所述一对输入端子之间。
3.根据权利要求2所述的开关电容放大器,其特征在于,
该开关电容放大器具有开关电容电路,该开关电容电路分别与所述全差动放大器的所述一对输入端子连接,加上和减去偏移信号。
4.一种开关电容电压比较器,其特征在于,具有:
权利要求1所述的开关电容输入电路;
电压比较放大器,所述电压比较放大器的一对输入端子与所述开关电容输入电路的所述第一输出端子和所述第二输出端子连接;以及
开关电容电路,其与所述电压比较放大器的一对输入端子连接,施加第三基准电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016037522A JP6675882B2 (ja) | 2016-02-29 | 2016-02-29 | スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器 |
JP2016-037522 | 2016-02-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107135002A CN107135002A (zh) | 2017-09-05 |
CN107135002B true CN107135002B (zh) | 2021-10-26 |
Family
ID=59679016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710110341.8A Active CN107135002B (zh) | 2016-02-29 | 2017-02-27 | 开关电容输入电路、开关电容放大器和开关电容电压比较器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10277175B2 (zh) |
JP (1) | JP6675882B2 (zh) |
KR (1) | KR20170101815A (zh) |
CN (1) | CN107135002B (zh) |
TW (1) | TWI695580B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968653A (zh) * | 2017-12-18 | 2018-04-27 | 深圳大学 | 一种降低开关电容电路非线性误差的时钟优化电路 |
US10291252B1 (en) | 2018-05-31 | 2019-05-14 | Shenzhen GOODIX Technology Co., Ltd. | Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension |
US10333529B1 (en) | 2018-08-24 | 2019-06-25 | Semiconductor Components Industries, Llc | Method of forming a conversion circuit and structure therefor |
CN109639261B (zh) * | 2018-11-16 | 2022-12-30 | 无锡芯朋微电子股份有限公司 | 比较电路、延时消除方法 |
US10897592B1 (en) * | 2019-09-16 | 2021-01-19 | Foveon, Inc. | Combined programmable gain amplifier and comparator for low power and low area readout in image sensor |
JP2022148473A (ja) * | 2021-03-24 | 2022-10-06 | 株式会社ミツトヨ | フロントエンド回路及びエンコーダ |
TWI768965B (zh) * | 2021-06-11 | 2022-06-21 | 瑞昱半導體股份有限公司 | 用以改進準位提升的切換電容放大裝置及方法 |
US20240048870A1 (en) * | 2022-08-05 | 2024-02-08 | Samsung Electronics Co., Ltd. | Analog-digital converting circuit including comparator, and image sensor including the analog-digital converting circuit |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9224238D0 (en) * | 1992-11-19 | 1993-01-06 | Vlsi Technology Inc | Pipelined analog to digital converters and interstage amplifiers for such converters |
US5392043A (en) * | 1993-10-04 | 1995-02-21 | General Electric Company | Double-rate sampled signal integrator |
GB2299472B (en) * | 1995-03-25 | 1999-10-27 | Motorola Inc | Switched capacitor differential circuits |
JP3852721B2 (ja) * | 1997-07-31 | 2006-12-06 | 旭化成マイクロシステム株式会社 | D/a変換器およびデルタシグマ型d/a変換器 |
US6169427B1 (en) * | 1998-12-10 | 2001-01-02 | National Semiconductor Corporation | Sample and hold circuit having single-ended input and differential output and method |
JP4694687B2 (ja) * | 2000-11-24 | 2011-06-08 | セイコーNpc株式会社 | サンプル・ホールド回路およびa/d変換器 |
JP3497495B2 (ja) * | 2001-11-21 | 2004-02-16 | 株式会社半導体理工学研究センター | サンプルホールド回路 |
US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
US7046046B2 (en) * | 2004-03-23 | 2006-05-16 | Microchip Technology Incorporated | Switched capacitor signal scaling circuit |
US6909388B1 (en) | 2004-06-23 | 2005-06-21 | Microchip Technology Incorporated | Fractal sequencing schemes for offset cancellation in sampled data acquisition systems |
US7102558B2 (en) * | 2004-08-20 | 2006-09-05 | Microchip Technology Incorporated | Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter |
US6972705B1 (en) * | 2004-12-14 | 2005-12-06 | Cirrus Logic, Inc. | Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs |
US7002506B1 (en) * | 2004-12-23 | 2006-02-21 | Texas Instruments Incorporated | Providing pipe line ADC with acceptable bit error and power efficiency combination |
CN100386964C (zh) * | 2005-03-04 | 2008-05-07 | 清华大学 | 开关电容电路中用交流电源供电的放大器 |
DE602005017256D1 (de) * | 2005-06-09 | 2009-12-03 | St Microelectronics Srl | Einschleifiger Sigma-Delta Analog/Digital-Wandler mit geschalteten Kondensatoren |
CN1928766A (zh) * | 2005-09-07 | 2007-03-14 | 株式会社瑞萨科技 | 参考电压产生电路、半导体集成电路及其装置 |
JP4654998B2 (ja) * | 2005-11-08 | 2011-03-23 | 株式会社デンソー | サンプルホールド回路およびマルチプライングd/aコンバータ |
US7446602B2 (en) * | 2006-02-06 | 2008-11-04 | Seiko Instruments Inc. | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit |
JP2007208924A (ja) * | 2006-02-06 | 2007-08-16 | Seiko Instruments Inc | スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法 |
DE102006014925B3 (de) * | 2006-03-30 | 2007-09-27 | Infineon Technologies Ag | Schaltungsanordnung mit einer Abtast-Halte-Einrichtung und Verfahren zur Signalverarbeitung in einer Abtast-Halte-Einrichtung |
CN101295983B (zh) * | 2007-04-25 | 2010-06-09 | 中国科学院微电子研究所 | 一种双采样全差分采样保持电路 |
JP2009284338A (ja) * | 2008-05-23 | 2009-12-03 | Toshiba Corp | サンプルホールド回路及びアナログ−デジタル変換器 |
TWI382669B (zh) * | 2009-07-16 | 2013-01-11 | Ralink Technology Corp | 用於管線式類比數位轉換器之比較器及相關訊號取樣方法 |
JP5503271B2 (ja) * | 2009-12-09 | 2014-05-28 | キヤノン株式会社 | 入力回路及びそれを備えたアナログ/デジタルコンバータ |
US8599053B2 (en) * | 2010-12-22 | 2013-12-03 | Microchip Technology Incorporated | Switched-capacitance gain amplifier with improved input impedance |
US8680915B1 (en) * | 2011-11-29 | 2014-03-25 | Agilent Technologies, Inc. | Techniques to reduce memory effect or inter-symbol interference (ISI) in circuits using op-amp sharing |
US8810283B2 (en) * | 2012-05-22 | 2014-08-19 | Analog Devices, Inc. | CMOS transistor linearization method |
US8907829B1 (en) * | 2013-05-17 | 2014-12-09 | Cirrus Logic, Inc. | Systems and methods for sampling in an input network of a delta-sigma modulator |
-
2016
- 2016-02-29 JP JP2016037522A patent/JP6675882B2/ja active Active
-
2017
- 2017-02-22 TW TW106105817A patent/TWI695580B/zh active
- 2017-02-24 US US15/442,008 patent/US10277175B2/en active Active
- 2017-02-27 CN CN201710110341.8A patent/CN107135002B/zh active Active
- 2017-02-27 KR KR1020170025510A patent/KR20170101815A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN107135002A (zh) | 2017-09-05 |
TWI695580B (zh) | 2020-06-01 |
US20170250661A1 (en) | 2017-08-31 |
JP6675882B2 (ja) | 2020-04-08 |
JP2017157939A (ja) | 2017-09-07 |
TW201806314A (zh) | 2018-02-16 |
KR20170101815A (ko) | 2017-09-06 |
US10277175B2 (en) | 2019-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107135002B (zh) | 开关电容输入电路、开关电容放大器和开关电容电压比较器 | |
US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
KR100824793B1 (ko) | 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터 | |
US7868810B2 (en) | Amplifier circuit and A/D converter | |
TW201943211A (zh) | 類比數位轉換器與方法 | |
US10312925B1 (en) | Multiplying DAC of pipelined ADC | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
KR100801962B1 (ko) | 병합 캐패시터 스위칭 구조의 멀티-비트 파이프라인아날로그-디지털 변환기 | |
CN104052475B (zh) | 改进开关电容放大器中的速度和功率的系统和方法 | |
EP3228012B1 (en) | Load current compensation for analog input buffers | |
CN108347248B (zh) | 采样保持电路 | |
US8947289B2 (en) | Method of producing low-power switched-capacitor amplifier, circuit and a pipeline analog-to-digital converter including the same | |
JP4391502B2 (ja) | 差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
US10333506B2 (en) | High-speed current comparator suitable for nano-power circuit design | |
JP4488302B2 (ja) | パイプライン型a/d変換器 | |
CN107483052B (zh) | 一种高反馈系数高增益的乘法数模转换器 | |
CN111030650A (zh) | 增强型时钟控制比较器失调误差的后台校正电路及方法 | |
CN108512550B (zh) | 差分采样电路 | |
US9350306B2 (en) | Amplification circuit, amplification device, AFE circuit, and signal processing system | |
Ghaderi et al. | ANovel MDAC SUITABLE FOR A 14B, 120MS/S ADC, USING ANew FOLDED CASCODE OP-AMP | |
CN117439602A (zh) | 一种运放共享倍乘数模转换电路 | |
WO2018041557A1 (en) | Differential gain-stage circuit and method for multiplying a voltage | |
Hu et al. | A practical integrated 1.5-bit MDAC for pipeline ADCs | |
Park et al. | Multi-stage variable gain amplifier for low-voltage CCD analog-front end using CDA technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information |
Address after: Chiba County, Japan Applicant after: ABLIC Inc. Address before: Chiba County, Japan Applicant before: DynaFine Semiconductor Co.,Ltd. |
|
CB02 | Change of applicant information | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: Nagano Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: ABLIC Inc. |
|
CP02 | Change in the address of a patent holder |