CN104052475B - 改进开关电容放大器中的速度和功率的系统和方法 - Google Patents

改进开关电容放大器中的速度和功率的系统和方法 Download PDF

Info

Publication number
CN104052475B
CN104052475B CN201410091523.1A CN201410091523A CN104052475B CN 104052475 B CN104052475 B CN 104052475B CN 201410091523 A CN201410091523 A CN 201410091523A CN 104052475 B CN104052475 B CN 104052475B
Authority
CN
China
Prior art keywords
amplifier
nmos
input
coupled
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410091523.1A
Other languages
English (en)
Other versions
CN104052475A (zh
Inventor
W·T·博莱斯
M·R·埃里奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104052475A publication Critical patent/CN104052475A/zh
Application granted granted Critical
Publication of CN104052475B publication Critical patent/CN104052475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

通过改善反馈因子而降低MDAC的功耗至少2.3倍的乘法模数转换器（“DAC”）。放大器包括前馈方法，其中输入电容（也称为“采样电容器”）通过从全局反馈损失去除输入和寄生电容而由共同栅极放大器缓冲，以提高带宽。放大器也可使用局部补偿的替换形式，例如共源共栅补偿。放大器可进一步包括替换方式以使用缓冲器降低寄生电容。

Description

改进开关电容放大器中的速度和功率的系统和方法
技术领域
本发明涉及一种放大器，更具体地说，它涉及改进开关电容放大器中的速度和功率，诸如乘法的数字-模拟转换器（MDAC）。
背景技术
模拟-数字转换器（ADC）可用于电子设备，以将模拟信号转换为数字信号。ADC可被设计成许多不同的架构。一个长棍的ADC架构是流水线ADC。如图1A所示，流水线ADC对离散时间信号进行操作，因此可以在单一的开关式电容电路（诸如MDAC）进行数学运算、采样和保持、DAC、增益。MDAC是采用电容反馈的高增益和高带宽的放大器。
在模拟设计中，理想的是减少电力消耗并最大限度地提高速度。然而，在现代高速开关电容的CMOS流水线ADC中，MDAC是功耗和时钟速率限制的主要贡献者。不论单级或多级，MDAC放大器的当前架构本质上具有有限的效率，因为环路增益由反馈中的显著损耗削弱，部分由于求和节点（诸如，图1C的节点N3）上的显著寄生电容。如果环路增益可以随着寄生电容的拓扑变化或减少而增加，则可构造更有效的放大器，其中减小（增加带宽）稳定时间被并最小化功率。
传统技术由于非主导极点具有稳定响应的限制。此外，这些非主导极点通常在具有采样电容器和反馈电容的全局反馈环路内，从而大大提高了系统的灵敏度和控制该系统的难度。因此，还需要例如通过从反馈环路内消除磁极，以减少该系统的灵敏度和提高系统的稳定性。
发明内容
本发明提供了一种MDAC，通过消除全局反馈和改善局部反馈因子而降低MDAC的功耗至少2.3倍。在第一实施例中，放大器包括前馈方法，其中输入电容（也称为“采样电容器”）通过从全局反馈损失去除输入和寄生电容而由共同栅极放大器缓冲，以提高带宽。在第二实施例中，其可包括与第一实施例中的相同特征，本地补偿由共源共栅补偿来实现。在第三个实施例中，其可包括与第一和第二实施例的相同特征，带宽通过使用缓冲器降低寄生电容进行改善。
附图说明
图1A示出了常规的流水线ADC。
图1B是可用于图1A的流水线ADC的常规MDAC的框图。
图1C是常规MDAC的电路图。
图2是根据本发明实施例的MDAC的简化电路图。
图3A是根据本发明实施例的具有缓冲输入电容器的MDAC的简化电路图。
图3B是根据本发明实施例的差分MDAC的简化电路图。
图4是根据本发明实施例的具有共源共栅补偿的MDAC的简化电路图。
图5是根据本发明实施例的具有共源共栅补偿和第二级缓冲器的MDAC的简化电路图。
图6A是MDAC的增强放大器的根据本发明的一个实施例的简化电路图。
图6B是根据本发明实施例的MDAC的增强放大器的简化电路图。
图6C是根据本发明实施例的MDAC的增强放大器的简化电路图。
图7A是根据本发明实施例可用作MDAC中二级缓冲器的NMOS跟随器的电路图。
图7B是根据本发明实施例的MDAC中的二级缓冲器的简化电路图。
图8是根据本发明实施例的MDAC中的二级放大器的简化电路图。
具体实施方式
图1A示出了常规流水线ADC。几个低分辨率级（级1、2、...，N）级联以获得高的整体分辨率。每级并行运行并执行粗略的模拟到数字的转换，并计算它的量化误差（如称为“残基”）。量化误差被分解成数据对齐器和组合器102，其输出数字信号DOUT。缺点在于，吞吐量受到单级速度的限制。然而，模拟电路非理想性可以通过数字校正进行校正。
图1B是可用于图1A的流水线ADC的常规MDAC的框图。该级包括虚线内所示的MDAC。该MDAC有增益模块GM（也被称为“跨级增益元件”），用于在流水线ADC中改善噪音，随后的匹配和功率耗散。然而，如上所讨论的，G（有源增益块）是功耗和时钟速率限制的主要贡献者。
图1C是常规MDAC的电路图。在常规架构中，残留增益通过具有跨导值Gm，采样电容Ci和反馈电容CF的放大器产生。在总结交界N3的寄生由电容器Cp建模。CP通常以输入采样电容Ci的顺序，并可更糟糕的分裂DAC电容和交叉结构。假设负载电容CL>>CF，图1C中的MDAC的传递函数表示为：
其中，单位增益带宽极点由下式给出：
以及有效电容由下式给出：
因为反馈因子由反馈电容和所有电容总和的比值给出，即F=CF/（CF+Ci+CP），因此，对带宽有惩罚。例如，当在MDAC阶段（2.5位的级别）中存在4增益，反馈系数大约为1/7。例如，如果增益为8，反馈系数降低更多。
本发明提供了一种具有改善效率的MDAC。在实施例中，该放大器包括前馈方法，其中输入电容（也称为“采样电容器”）通过从全局反馈损失去除输入和寄生电容（图1C中的Ci和Cp）由共同的栅极放大器缓冲，以提高带宽。在另一个实施例中，局部补偿由共源共栅补偿来实现。本发明的MDAC具有约1/3的反馈因子。这对于增益4提高了带宽至少2.3倍，并对于高增益的MDAC级提高地更多。与其中第二级的非主导极点放置在主导极点之上的三到四倍的Gm对比，本发明缓和了Gm，因为两极点不在反馈回路内，对于两个极点的稳定性要求是放松的。在第三实施例中，以效率为代价，通过使用缓冲器减少寄生电容而改进MDAC带宽。
图2是根据本发明实施例的MDAC200的简化电路图。MDAC200可以包括具有跨导gm2的放大器202、共栅放大器206、电流源218、输入电容器Ci和反馈电容器Cf。共栅放大器206可包括NMOS214和电流源212。电路210中的求和点N3的寄生由放大器202的第一输入端的寄生电容Cp2建模。下一级别的电容（诸如，设备和寄生电容）和当前级设备中任何自加载由在放大器202的输出的负载电容器CL建模。第一电流源212可连接到参考电压和NMOS214的漏极。电流源218可连接到NMOS214的源极。输入电容器可以耦合到节点N1，该节点连接NMOS214的源极和电流源218。放大器202的第一输入可连接到节点N2，该节点连接电流源212和NMOS214的漏极。放大器的第二输入可连接到地。反馈电容Cf可以耦合到放大器202的输出和放大器202的第一输入端。负载电容器CL可以耦合到放大器202的（在节点N3）的输出。在操作中，共栅放大器缓冲输入电容器Ci与反馈电容Cf，从而使MDAC增益gm2被保持，但反馈系数（因此，对于给定功率的速度）得以提高。
因为有效电容不包含输入电容（公式如下），该反馈系数得到提高。相对于传统MDAC的CP1，电路210还具有减少的CP2。图2A的MDAC的传递函数表示为：
假设在第一级不限制带宽，极点由下式给出：
以及有效电容由下式给出：
因此，和图1C的常规MDAC相比，电路210具有改进的速度。
图3A是根据本发明实施例的MDAC的简化电路图。MDAC310可包括第一级340和第二级360。第一级340可包括共栅放大器306、电流源318、输入电容器Ci。第二级可以包括缓冲器304、放大器302和反馈电容Cf。共栅极放大器306可包括NMOS314和电流源312。电路310中在求和点N3的寄生由在缓冲器304的输入的寄生电容CP3建模。下一级的电容（诸如，设备和寄生电容）和在当前级的设备中的任何自加载电容由在放大器302的输出的负载电容器（CL）建模。除非在本文其它地方描述，组件与图2中具有相同功能，并且以相同方式连接。缓冲器304可以耦合在节点N3和放大器302的输入端之间。电流源318可以与NMOS、电阻器或NMOS和电阻器的组合来实现。
由于缓冲器304可以通过数量级降低寄生电容，即，CP3<<CP2（下面给出方程），与图2的MDAC相比，该电路310具有改进的速度。因此，如果CP3<Cf，CL的效果大大降低。图3A的MDAC的传递函数如下所示：
假设第一级不限制带宽，主级由下式给出：
以及有效电容由下式给出：
图3B实施例的MDAC350是差分系统。系统从输入信号Vip和Vin开发模拟残输出（VOP和Von）。输入由闪存（未示出）进行量化，然后从输入信号减去，以及剩余信号与该级增益相乘以产生残余。除非在本文其它地方描述，MDAC350的部件具有和图3A的相同功能，并以相同方式连接。MDAC350可以包括采样网络320（也称为“DAC”），用于取样输入信号、第一级340和第二级360。采样网络320可采样输入信号，然后由随后的第一级340和第二级360处理以输出具有成分Von和的Vop的模拟信号。第一级340可以缓冲采样电容332.1和332.2，以提高反馈系数。第二级缓冲器364.1和364.2缓冲寄生输入电容gm2，以进一步提高效率。电容器CP3366.1和366.2可小于CP2的上限。
在实施例中，采样网络320可包括输入开关324.1和324.2、DAC开关326.1和326.2、选择开关328.1和328.1、采样开关323和采样电容器332.1和332.2。寄生电容（如上所述）被模型化为CP1。输入开关324.1和324.2可连接输入电压到采样电容332.1和332.2的第一终端（为方便起见，“输入端”）。选择开关328.1和328.2可连接采样电容332.1和332.2的节点N2和N4的第二端子（为方便起见，“输出端”）。采样开关323可以连接采样电容332.1和332.2到彼此的输出端。DAC开关326.1和326.2可连接采样电容332.1和332.2是输入端到参考电压XVref和YVref。
图3B还示出了示例性第一级340的部件，其可以包括增强放大器344.1和344.2，NMOS346.1、346.2、348.1和348.2，电流源342.1和342.2，共模控制器345和第一钳位开关343。图3B还示出了示例性第二级360的元件，MDAC350可包括第二级360，其可以包括放大器362，缓冲器364.1和354.2，反馈电容（表示为Cf）和第二钳位开关363。寄生电容（如上所述）被建模为CP3，以及负载电容（如上所述）被建模为CL。第二钳位开关363连接反馈电容器372.1和372.2到彼此以及放大器362的输出。在另一实施例中，在第一级340中，共模控制器345被耦合到NMOS348.1、348.2的漏极，以及第一钳位开关343连接节点N5和N6到彼此。
该MDAC350可以在操作的多个阶段运行。在钳位/获取阶段，输入开关324.1、324.2、采样开关323、第一钳位开关343和第二钳位开关363可以被关闭，使得采样电容332.1和332.2的输入端子上拉至输入电压的Vip和Vin，反馈电容372.1和372.2的输入端基本上隔离于采样电容器332.1和332.2的影响，以及反馈电容372.1和372.2在相同电位。该操作存储采样电容332.1和332.2的输入样本，而不影响反馈电容372.1和372.2。输入开关324.1、324.2、采样开关323、第一钳位开关343和第二钳位开关363然后被打开。在增益（也称为保持或扩增）阶段，DAC开关326.1和326.2被关闭，使得采样电容332.1和332.2的输入端被短路到由闪存（未示出）提供的输入信号XVref和YVref的适当量化版本。选择开关328.1和328.2然后被关闭以允许存储在采样电容器332.1和332.2的电荷被转移到反馈电容372.1和372.2，以开发输出电压Von和VOP。只要需要，MDAC350的操作可以重复。
图4是根据本发明的另一实施例的MDAC400的简化电路图。除非在本文其它地方描述，组件具有图2的相同功能，并且以相同方式连接。MDAC400还可以包括NMOS418。NMOS418的源极可连接到NMOS416的源极和节点N4的电流源422。与图3A相比，反馈电容Cf可以通过连接到放大器424和节点N4的输出而级联补偿两级放大器。
在其中共源共栅缓冲器是理想的理想情况下，主导极点由在有效电容除去+1项进行改进（见下面的公式）。当共源共栅是真实时，如果它的带宽远离主导极点，性能得以改进。图4的MDAC400的传递函数由下式表示：
假设在第一阶段不限制带宽，磁极由下式给出：
以及有效电容由下式给出：
图5是根据本发明的另一实施例的MDAC500的简化电路图。除非在本文其它地方描述，组件具有图4中的相同功能，并且以相同方式连接。MDAC500可以进一步包括缓冲器526。缓冲器526的输入端连接到节点N3，以及缓冲器526的输入端被连接到放大器524的输入端。
与图4的MDAC相比，因为CP3<<CP2，该电路500提高了速度。图5的MDAC500的传递函数由下式表示：
其中带宽由下式给出：
以及有效电容由下式给出：
图6A-6C是根据本发明实施例的增强放大器610、630和650的简化电路图。它们每一个都可以用作MDAC中的第一级放大器（诸如，图3B中所示的放大器344.1和344.2）。增强放大器610可以包括连接至NMOS614的漏极的电流源612。增强放大器630可包括与增强放大器610的相同部件，并且还可以包括连接NMOS634和638的源极的第二NMOS638和第二电流源636。NMOS638的栅极可以连接到偏置电压Vbias。增强放大器630可有利地设计，使得Vgs脱钩于设定DC电压在Vipa。增强放大器650可包括和增强放大器610的相同部件，并且还可以包括选择开关652、第一钳位开关656、第二钳位开关654和电容器658，使得该设备Gmea是的偏移自动归零到钳相位。增强放大器650可有利地设计成具有低偏移量。增强放大器也可以被设计为增强放大器630和增强放大器650（未示出）的组合，以有利地具有更少的偏移量。
图7A和7B是根据本发明实施例的缓冲器710和730的简化电路图。它们每一个都可以用作在MDAC的第二级缓冲器（诸如，图3B中所示的缓冲器364.1和364.2）。缓冲器710可以是具有连接至NMOS712的源极的NMOS712和电流源714的NMOS跟随器。缓冲器730可包括和缓冲器710的相同组件，并且还可以包括电容器716和钳位开关718，以具有DC电平移位。电容器716和钳位开关718的每一个可以连接到NMOS的栅极。
图8是根据本发明实施例可用作MDAC中第二级放大器（诸如，图3B中所示的放大器362）的放大器800的简化电路图。放大器800可以是共源差分对共源共栅以增加增益。放大器800可包括共模控件822和NMOS816、818、836和838。在实施例中，共模控件822可以由发声电路来实现。在另一个实施例中，放大器可以有利地设计成进一步包括电流源812和832。这些电流源通过增加不必要的共源共栅器件（816/836）提高gm2（818/838），而不惩罚放大器输出的自负载。
上述实施例的描述和说明应被理解为示例性的而不是限制性的。例如，在上述实施例中，NMOS可以使用PMOS或其它晶体管来实现。根据上文教导和如下权利要求并在本发明的精神和范围内，修改，变化和改进是可能的。

Claims (18)

1.一种改进具有采样电容和反馈电容的开关电容放大器的效率的方法，所述方法包括：
从所述反馈电容缓冲采样电容，以使得通过从反馈因子去除所述采样电容的电容而维持所述放大器的增益并增加所述放大器的反馈因子。
2.根据权利要求1所述的方法，进一步包括：执行级联补偿。
3.根据权利要求1所述的方法，进一步包括：通过使用缓冲器减小寄生电容。
4.根据权利要求1所述的方法，其中，所述反馈因子是所述反馈电容的电容与所述反馈电容和寄生电容的电容总和的比率。
5.根据权利要求1所述的方法，其中，所述开关电容放大器具有耦合到所述采样电容的输入开关，耦合到所述采样电容和基准电压的DAC开关，耦合到所述采样电容的选择开关，耦合到所述选择开关和所述采样电容的采样开关，和耦合到所述反馈电容的钳位开关，所述方法包括：
在第一操作模式中，闭合所述输入开关、所述采样开关和所述钳位开关；
在第二操作模式中，断开所述输入开关、所述采样开关和所述钳位开关；以及
在所述第二操作模式中，闭合所述DAC开关和所述选择开关。
6.一种乘法数-模转换器，包括：
第一级，包括：
耦合到所述乘法数-模转换器的输入端的输入电容器；和
耦合到所述输入电容器和第一电流源的共栅放大器，以及
耦合到所述第一级的输出端的第二级，所述第二级包括：
具有耦合到所述共栅放大器的中间节点的输入端的放大器；和
耦合到所述放大器的输入端和所述放大器的输出端的反馈电容。
7.根据权利要求6所述的乘法数-模转换器，其中，所述共栅放大器包括：
具有连接到第二电流源的漏极和连接到所述第一电流源的源极的NMOS。
8.根据权利要求6所述的乘法数-模转换器，进一步包括：
NMOS，具有连接到所述共栅放大器的漏极；和
增强放大器，具有连接到所述NMOS的栅极的输出端和连接到所述NMOS的源极和所述第一电流源的输入端。
9.根据权利要求6所述的乘法数-模转换器，还包括：耦合到所述共栅放大器的中间节点与所述放大器的输入端的缓冲器。
10.根据权利要求8所述的乘法数-模转换器，还包括：耦合到所述共栅放大器的中间节点与所述放大器的输入端的缓冲器。
11.一种乘法数-模转换器，包括：
第一级，包括：
输入电容器，耦合到所述乘法数-模转换器的输入端；
共栅放大器，耦合到NMOS；和
NMOS，具有耦合到所述共栅放大器的漏极以及耦合到第一电流源的源极；和
耦合到所述第一级的输出端的第二级，所述第二级包括：
放大器，具有耦合到所述共栅放大器的中间节点的输入端；和
反馈电容，具有耦合到所述共栅放大器和所述NMOS的漏极的输入端以及耦合到所述放大器的输出端的输出端。
12.根据权利要求11所述的乘法数-模转换器，进一步包括：耦合到所述共栅放大器的中间节点与所述放大器的输入端的缓冲器。
13.根据权利要求10所述的乘法数-模转换器，进一步包括：
采样网络，包括：
连接到乘法数-模转换器和输入电容器的输入端的至少一个输入开关；
连接到所述输入电容器和第一级的输入端的至少一个选择开关；
连接到所述输入电容器和参考电压的至少一个DAC开关；
连接到所述输入电容器和所述至少一个选择开关的采样开关；和
连接到所述第一级的输出端和第二级的输入端的第一钳位开关；
其中，第一级还包括连接到所述共栅放大器的输出端与第一级的输出端的共模控制器；并且
第二级还包括：连接到所述放大器的输出端的第二钳位开关。
14.根据权利要求13所述的乘法数-模转换器，其中，所述增强放大器包括：
具有耦合到所述乘法数-模转换器的输入端的栅极并具有源极的第一NMOS；
具有耦合到所述第一NMOS的源极并具有连接到偏置电压的栅极的第二NMOS；
耦合到所述第一NMOS的漏极的第一电流源，以及
耦合到所述第一NMOS和第二NMOS的各自的源极的第二电流源。
15.根据权利要求13所述的乘法数-模转换器，其中，所述增强放大器包括：
电流源；
具有耦合到所述电流源的漏极的NMOS；
连接到所述乘法数-模转换器的输入端的选择开关；
连接到所述NMOS的栅极和漏极的第一钳位开关；
连接到偏置电压的第二钳位开关；
电容器，具有连接到所述第二钳位开关和所述NMOS的栅极的第一端子，以及连接到所述选择开关和所述第一钳位开关的第二端子。
16.根据权利要求13所述的乘法数-模转换器，其中，所述缓冲器包括：
NMOS；
连接到所述NMOS的源极的电流源；
连接到所述NMOS的栅极的电容器；和
连接到所述电容器和偏置电压的钳位开关。
17.根据权利要求13所述的乘法数-模转换器，其中，所述第二级的放大器包括：
共模控制器；
具有第一端子和第二端子的第一电流源；
具有耦合到所述第一电流源的所述第一端子的第一端子的第二电流源；
具有连接到所述第一电流源的第二端子的漏极的第一NMOS；
具有连接到所述第二电流源的第二端子的漏极的第二NMOS；
具有连接到所述第一NMOS的源极的漏极和连接到所述共模控制器的源极的第三NMOS，以及
具有连接到所述第二NMOS的源极的漏极和连接到所述共模控制器的源极的第四NMOS。
18.根据权利要求13所述的乘法数-模转换器，其中，所述第二级的放大器进一步包括：
第三电流源，具有耦合到所述第一和第二电流源的各自第一端子的第一端子以及耦接到节点的第二端子，所述节点连接所述第一NMOS的源极和所述第三NMOS的漏极；和
第四电流源，具有耦合到所述第一、第二和第三电流源的各自第一端子的第一端子以及耦接到节点的第二端子，所述节点连接所述第二NMOS的源极和所述第四NMOS的漏极。
CN201410091523.1A 2013-03-13 2014-03-13 改进开关电容放大器中的速度和功率的系统和方法 Active CN104052475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/801,317 US8803721B1 (en) 2013-03-13 2013-03-13 System and method for improving speed and power in a switched-capacitor amplifier
US13/801,317 2013-03-13

Publications (2)

Publication Number Publication Date
CN104052475A CN104052475A (zh) 2014-09-17
CN104052475B true CN104052475B (zh) 2019-01-22

Family

ID=50189599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410091523.1A Active CN104052475B (zh) 2013-03-13 2014-03-13 改进开关电容放大器中的速度和功率的系统和方法

Country Status (3)

Country Link
US (1) US8803721B1 (zh)
EP (1) EP2779465A3 (zh)
CN (1) CN104052475B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276468B2 (en) 2013-08-13 2016-03-01 Analog Devices, Inc. Low-noise current source
EP4207593A1 (en) * 2017-11-06 2023-07-05 Imec VZW Multiplying digital-to-analog conversion circuit
US10541702B1 (en) * 2018-09-26 2020-01-21 Analog Devices Global Unlimited Company Auxiliary input for analog-to-digital converter input charge
US10854306B1 (en) 2019-09-19 2020-12-01 Analog Devices, Inc. Common-gate comparator and fuse reader

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658495A (zh) * 2005-03-04 2005-08-24 清华大学 开关电容电路中用交流电源供电的放大器
CN101364800A (zh) * 2008-09-26 2009-02-11 海芯科技(厦门)有限公司 一种带内置放大器的低噪声开关电容电路
CN102195579A (zh) * 2010-03-12 2011-09-21 马克西姆综合产品公司 一种带钳位的开关电容放大电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275392C (zh) * 2002-06-18 2006-09-13 模拟设备股份有限公司 开关电容级和流水线式模电转换器
US7012463B2 (en) 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
US7157955B2 (en) * 2004-12-03 2007-01-02 Silicon Laboratories, Inc. Switched capacitor sampler circuit and method therefor
US7279986B2 (en) * 2005-05-23 2007-10-09 Analog Devices, Inc. Buffer amplifiers with enhanced efficiency
US7639073B2 (en) * 2007-11-16 2009-12-29 Omnivision Technologies, Inc. Switched-capacitor amplifier with improved reset phase
US7889004B1 (en) 2009-09-30 2011-02-15 Analog Devices, Inc. Operational amplifiers with enhanced parameters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658495A (zh) * 2005-03-04 2005-08-24 清华大学 开关电容电路中用交流电源供电的放大器
CN101364800A (zh) * 2008-09-26 2009-02-11 海芯科技(厦门)有限公司 一种带内置放大器的低噪声开关电容电路
CN102195579A (zh) * 2010-03-12 2011-09-21 马克西姆综合产品公司 一种带钳位的开关电容放大电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《A 14b 150MS/s 140mW 2.0 mm2 0.13μm CMOS A/D converter for software-defined radio systems》;Hee-Cheol Choi et al;《INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS》;20110201;第39卷(第2期);第135-147页

Also Published As

Publication number Publication date
US8803721B1 (en) 2014-08-12
CN104052475A (zh) 2014-09-17
EP2779465A3 (en) 2014-11-05
EP2779465A2 (en) 2014-09-17

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
US7724063B1 (en) Integrator-based common-mode stabilization technique for pseudo-differential switched-capacitor circuits
US7924206B2 (en) Switched capacitor circuit and pipeline A/D converter
CN104052475B (zh) 改进开关电容放大器中的速度和功率的系统和方法
US20080218265A1 (en) Amplifier structures that enhance transient currents and signal swing
US10277175B2 (en) Switched-capacitor input circuit, switched-capacitor amplifier, and switched-capacitor voltage comparator
US6441769B1 (en) Overcoming finite amplifier gain in a pipelined analog to digital converter
TW200935203A (en) Voltage regulator and the compensation method thereof
CN106301375B (zh) 获得高dc增益和宽输出电压范围的放大器拓扑结构
US7405625B1 (en) Common-mode control structures and signal converter systems for use therewith
US7126523B2 (en) Reducing errors and power consumption in a multi-stage analog to digital converter (ADC) using amplifier sharing techniques
US10574255B2 (en) Multiplying digital-to-analog conversion circuit
CN111030650B (zh) 增强型时钟控制比较器失调误差的后台校正电路及方法
CN106888017B (zh) 切换电容电路与其补偿方法，模拟数字转换器
KR101322411B1 (ko) 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법
JP2006074084A (ja) 増幅回路
US9154091B2 (en) OP-AMP sharing technique to remove memory effect in pipelined circuit
JP4961159B2 (ja) 増幅回路及びその応用回路
JP4121969B2 (ja) アナログデジタル変換器
Pierce et al. Low-distortion correlated level shifting sample-and-hold stage
TW201603478A (zh) 減輕記憶效應之分離式運算放大器共享技術電路
CN117792362A (zh) 一种基于pid控制的开关电容电路及其控制方法
CN116320806A (zh) 一种用于cmos图像传感器的高速列读出电路及方法
TW201841473A (zh) 差動採樣電路
WO2018041557A1 (en) Differential gain-stage circuit and method for multiplying a voltage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant