CN109639261B - 比较电路、延时消除方法 - Google Patents

Abstract

一种比较电路、延时消除方法，比较电路包括：控制电路、电容电路和跨导放大器电路，其中：控制电路，适于接收输入信号，并基于输入信号和比较电路的输出信号，控制比较电路处于不同的工作阶段；电容电路，适于在自动校零阶段，存储直流失调电压信号；在测量阶段、且输出信号翻转的时刻，存储输入信号；在延时采样阶段，存储等效延时电压信号；跨导放大器电路，适于在自动校零阶段，将直流失调电压信号存储至电容电路；在测量阶段，对正负输入端的电压信号进行比较，并生成比较电路的输出信号；在延时采样阶段，将等效延时电压信号存储至所述电容电路。应用上述比较电路，可以消除比较电路的固有延时。

Description

比较电路、延时消除方法

技术领域

本发明实施例涉及电路领域，尤其涉及一种比较电路、延时消除方法。

背景技术

在电路领域，比较电路的应用非常广泛。比较电路的基本原理为：将输入信号与参考电压进行实时的、快速而准确的比较与判断，并输出判断结果以供其他电路处理。例如，一旦输入信号由低于参考电压变化到高于参考电压时，或者由高于参考电压变化到低于参考电压时，则立即输出判断结果给后续电路作处理。

在现有技术中，通过对比较电路的结构、器件参数进行不断的改善，可以使得比较电路快速且准确地输出比较结果。但是，由于固有延时(通常为几十纳秒)的存在，导致比较电路始终存在一定的固有误差。

故现有的比较电路，其固有的响应延时使比较结果产生误差。

发明内容

本发明实施例解决的技术问题是如何消除现有的比较电路中的固有延时。

为解决上述技术问题，本发明实施例提供一种比较电路，包括：控制电路、电容电路和跨导放大器电路，其中：所述控制电路，适于接收输入信号，并基于所述输入信号和所述比较电路的输出信号，控制所述比较电路处于不同的工作阶段，其中所述工作阶段包括：自动校零阶段、测量阶段和延时采样阶段；所述电容电路，适于在所述自动校零阶段，存储所述跨导放大器电路的直流失调电压信号；在所述测量阶段、且所述输出信号翻转的时刻，存储所述输入信号；在所述延时采样阶段，存储所述跨导放大器电路的等效延时电压信号，其中所述等效延时电压信号与所述测量阶段存储的所述输入信号相关；所述跨导放大器电路，适于在所述自动校零阶段，将所述跨导放大器电路的直流失调电压信号存储至所述电容电路；在所述测量阶段，对正负输入端的电压信号进行比较，并生成所述比较电路的输出信号；在所述延时采样阶段，对正负输入端的电压信号进行比较，并将所述等效延时电压信号存储至所述电容电路。

可选地，所述跨导放大器电路包括：跨导放大器及其对应的直流失调电压，其中：所述直流失调电压，正参考端为所述跨导放大器电路的负输入端，负参考端与所述跨导放大器的负输入端耦接；所述跨导放大器，正输入端为所述跨导放大器电路的正输入端，输出端为所述跨导放大器电路的输出端。

可选地，所述比较电路还包括：电压缓冲电路，适于传输电压信号并输出所述比较电路的输出信号；所述控制电路包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关和第九开关，所述电容电路包括：第一电容、第二电容和第三电容，所述电压缓冲电路包括：第一电压缓冲器、第二电压缓冲器和第三电压缓冲器，其中：所述第一开关，所述第一开关的第一端口为所述比较电路的第一输入端，用于接收待比较的输入信号，所述第一开关的第二端口与所述第一电容的正参考电位端、所述第二开关的第一端口、所述第一电压缓冲器的输入端均相互耦接；所述第一电容，所述第一电容的负参考电位端接地；所述第二开关，所述第二开关的第二端口与所述第二电压缓冲器的输入端耦接，为所述比较电路的第二输入端，用于接收参考信号；所述第一电压缓冲器，所述第一电压缓冲器的输出端与所述第二电容的负参考电位端、所述第五开关的第一端口耦接；所述第二电容，所述第二电容的正参考电位端与所述第四开关的第一端口、所述第三开关的第一端口均耦接；所述第四开关，所述第四开关的第二端口与所述跨导放大器电路的正输入端、所述第五开关的第二端口耦接；所述第二电压缓冲器，第二电压缓冲器的输出端与所述第三电容的负参考电位端耦接；所述第三电容，所述第三电容的正参考电位端与所述第六开关的第一端口、所述跨导放大器电路的负输入端耦接；所述第三开关，所述第三开关的第二端口与所述跨导放大器电路的输出端、所述第六开关的第二端口、所述第七开关的第一端口均耦接；所述第七开关，所述第七开关的第二端口与所述第八开关的第一端口、所述第九开关的第一端口、所述第三电压缓冲器的输入端均耦接；所述第八开关，所述第八开关的第二端口与所述第九开关的第二端口均接地；所述第三电压缓冲器，所述第三电压缓冲器的输出端为所述比较电路的输出端，适于输出信号。

可选地，所述控制电路，适于通过打开或者闭合不同的开关，控制所述比较电路处于不同的工作阶段。

可选地，所述控制电路，适于闭合所述第二开关、所述第五开关、所述第六开关、所述第八开关，断开所述第一开关、所述第三开关、所述第四开关、所述第七开关、所述第九开关，控制所述比较电路处于自动校零阶段，使得所述第三电容存储所述跨导放大器电路的直流失调电压信号；闭合所述第一开关、所述第四开关、所述第七开关，断开所述第二开关、所述第三开关、所述第五开关、所述第六开关、所述第八开关、所述第九开关，控制所述比较电路处于测量阶段，使得所述第一电容在所述输出信号翻转的时刻，存储所述输入信号；闭合所述第三开关、所述第五开关和所述第九开关，断开所述第一开关、所述第二开关、所述第四开关、所述第六开关、所述第七开关和所述第八开关，使得所述第二电容电路存储所述跨导放大器电路的等效延时电压信号。

可选地，所述输入信号为周期信号。

可选地，所述周期信号为低频周期信号。

可选地，所述周期信号的周期大于所述比较电路的固有延时信号的周期。

本发明实施例提供一种延时消除方法，采用上述任一种所述的比较电路，消除所述比较电路的固有延时。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供的比较电路，通过控制电路、电容电路和跨导放大器电路联合工作，控制比较电路处于不同的工作阶段，尽管仍存在系统的固有延时，但通过人为构造一个输入信号的偏移量，可以使得比较电路可以在信号比较的过程中，更早地输出比较结果，以此等效地消除比较电路的固有延时。

附图说明

图1是现有比较电路产生的比较误差的示意图；

图2是本发明实施例提供的一种比较电路的结构示意图；

图3是本发明实施例提供的另一种比较电路的结构示意图；

图4是本发明实施例提供的一种处于自动校零阶段的比较电路的结构示意图；

图5是本发明实施例提供的一种处于测量阶段的比较电路的结构示意图；

图6是本发明实施例提供的一种处于延时采样阶段的比较电路的结构示意图；

图7是本发明实施例提供的一种比较电路的时序关系的示意图；

图8是本发明实施例提供的一种比较电路的时序关系的示意图；

图9是本发明实施例提供的一种延时消除方法的详细流程图。

具体实施方式

在现有的技术中，比较电路始终存在一定的固有延时，导致比较结果产生误差。例如，如图1所示，在输入信号VIN上升的过程中，当输入信号VIN等于参考电压VREF时，VOUT应立即在A时刻翻转为高电平，但是由于比较器的固有延时，使得当VOUT在B时刻翻转为高电平时，而此时输入信号VIN的电压已经不等于参考电压VREF，从而造成误差。

本发明实施例提供的比较电路，通过控制电路、电容电路和跨导放大器电路联合工作，控制比较电路处于不同的工作阶段，尽管仍存在系统的固有延时，但通过人为构造一个输入信号的偏移量，可以使得比较电路可以在信号比较的过程中，更早地输出比较结果，以此等效地消除系统固有延时。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参见图2，本发明实施例提供了一种比较电路20，可以包括：控制电路21、电容电路22和跨导放大器电路23，其中：

所述控制电路21，适于接收输入信号，并基于所述输入信号和所述比较电路的输出信号，控制所述比较电路处于不同的工作阶段，其中所述工作阶段包括：自动校零阶段、测量阶段和延时采样阶段。

所述电容电路22，适于在所述自动校零阶段，存储所述跨导放大器电路23的直流失调电压信号；在所述测量阶段、且所述输出信号翻转的时刻，存储所述输入信号；在所述延时采样阶段，存储所述跨导放大器电路23的等效延时电压信号，其中所述等效延时电压信号与所述测量阶段存储的所述输入信号相关。

所述跨导放大器电路23，适于在所述自动校零阶段，将所述跨导放大器电路23的直流失调电压信号存储至所述电容电路22；在所述测量阶段，对正负输入端的电压信号进行比较，并生成所述比较电路20的输出信号；在所述延时采样阶段，对正负输入端的电压信号进行比较，并将所述等效延时电压信号存储至所述电容电路22。

例如，所述跨导放大器电路23，在所述自动校零阶段，利用其构成的负反馈环路，把跨导放大器的直流失调电压存储至所述电容电路22，以便在所述测量阶段和所述延时采样阶段使用跨导放大器时消除直流失调电压；在所述测量阶段，对正负输入端的电压信号进行比较，并结合buffer电路生成所述比较电路20的输出信号；在延时采样阶段，对正负输入端电压进行比较，并将表征固定延时的电压信号存储至所述电容电路22。

在具体实施中，所述跨导放大器电路23可以由跨导放大器和直流失调电压组成。例如，所述跨导放大器电路23可以由理想跨导放大器OTA1和直流失调电压VOS来构成。

在本发明一实施例中，所述跨导放大器电路23包括：跨导放大器及其对应的固有的等效在跨导放大器负输入端的直流失调电压，其中：所述直流失调电压，正参考端为所述跨导放大器电路23的负输入端，负参考端与所述跨导放大器的负输入端耦接；所述跨导放大器，正输入端为所述跨导放大器电路23的正输入端，输出端为所述跨导放大器电路23的输出端。

在具体实施中，所述比较电路20还可以包括：电压缓冲电路(未示出)，适于传输电压信号或输出所述比较电路20的输出信号。

在具体一实施例中，所述比较电路20还可以包括：电压缓冲电路(未示出)，适于传输电压信号并输出所述比较电路的输出信号；所述控制电路21包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关和第九开关，所述电容电路包括：第一电容、第二电容和第三电容，所述电压缓冲电路包括：第一电压缓冲器、第二电压缓冲器和第三电压缓冲器，其中：所述第一开关，所述第一开关的第一端口为所述比较电路的第一输入端，用于接收待比较的输入信号，所述第一开关的第二端口与所述第一电容的正参考电位端、所述第二开关的第一端口、所述第一电压缓冲器的输入端均相互耦接；所述第一电容，所述第一电容的负参考电位端接地；所述第二开关，所述第二开关的第二端口与所述第二电压缓冲器的输入端耦接，为所述比较电路的第二输入端，用于接收参考信号；所述第一电压缓冲器，所述第一电压缓冲器的输出端与所述第二电容的负参考电位端、所述第五开关的第一端口耦接；所述第二电容，所述第二电容的正参考电位端与所述第四开关的第一端口、所述第三开关的第一端口均耦接；所述第四开关，所述第四开关的第二端口与所述跨导放大器电路的正输入端、所述第五开关的第二端口耦接；所述第二电压缓冲器，第二电压缓冲器的输出端与所述第三电容的负参考电位端耦接；所述第三电容，所述第三电容的正参考电位端与所述第六开关的第一端口、所述跨导放大器电路的负输入端耦接；所述第三开关，所述第三开关的第二端口与所述跨导放大器电路的输出端、所述第六开关的第二端口、所述第七开关的第一端口均耦接；所述第七开关，所述第七开关的第二端口与所述第八开关的第一端口、所述第九开关的第一端口、所述第三电压缓冲器的输入端均耦接；所述第八开关，所述第八开关的第二端口与所述第九开关的第二端口均接地；所述第三电压缓冲器，所述第三电压缓冲器的输出端为所述比较电路的输出端，适于输出信号。

在具体实施中，所述输入信号可以为周期信号。

在本发明一实施例中，所述周期信号为低频周期信号。

在具体实施中，所述周期信号的周期可以大于所述比较电路的固有延时信号的周期。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了另一种比较电路的结构示意图，如图3所示。

参见图3，所述比较电路包括：控制电路、电容电路、跨导放大器电路和电压缓冲电路，其中，所述控制电路包括：第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6、第七开关SW7、第八开关SW8、第九开关SW9；所述电容电路包括：第一电容C1、第二电容C2、第三电容C3；所述电压缓冲电路包括：第一电压缓冲器VBUF1、第二电压缓冲器VBUF2、第三电压缓冲器VBUF3；所述跨导放大器电路OTA包括：直流失调电压VOS和理想跨导放大器OTA1，其中：

第一开关SW1的第一端口为所述比较电路的第一输入端VIN，第二端口分别和第一电容C1的正参考电位端、第二开关SW2的第一端口、第一电压缓冲器VBUF1的输入端相耦接。

第一电容C1的负参考电位端接地。

第二开关SW2的第二端口与所述第二电压缓冲器的输入端耦接，为所述比较电路的第二输入端VREF。

第一电压缓冲器VBUF1的输出端与第二电容C2的负参考电位端、第五开关SW5的第一端口耦接。

第二电容C2的正参考电位端与第四开关SW4的第一端口、第三开关SW3的第一端口均耦接。

第四开关SW4的第二端口与跨导放大器电路OTA的正输入端、第五开关SW5的第二端口耦接。

第二电压缓冲器VBUF2的输出端与第三电容C3的负参考电位端耦接。

第三电容C3的正参考电位端与第六开关SW6的第一端口、跨导放大器电路OTA的负输入端耦接。

第三开关SW3的第二端口与跨导放大器电路OTA的输出端、第六开关SW6的第二端口、第七开关SW7的第一端口均耦接。

第七开关SW7的第二端口与第八开关SW8的第一端口、第九开关SW9的第一端口、第三电压缓冲器VBUF3的输入端均耦接。

第八开关SW8的第二端口与第九开关SW9的第二端口均接地。

第三电压缓冲器VBUF3的输出端为所述比较电路的输出端，适于输出信号。

所述直流失调电压VOS，正参考端为所述跨导放大器电路OTA的负输入端，负参考端与所述跨导放大器OTA1的负输入端耦接。

所述跨导放大器OTA1，正输入端为所述跨导放大器电路OTA的正输入端，输出端为所述跨导放大器电路OTA的输出端。

在具体实施中，所述控制电路，适于通过打开或者闭合不同的开关，控制所述比较电路处于不同的工作阶段。

以图3为例，第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5、第六开关SW6、第七开关SW7、第八开关SW8、第九开关SW9分别由控制信号MEA、SAM_AZ、SAM_DC、MEA、SAM_AZ/SAM_DC、SAM_AZ、MEA、SAM_AZ、SAM_DC来控制开关的断开和连接。当控制信号为高电平时，其控制的开关闭合，而当控制信号为低电平时，其控制的开关断开。

在具体实施中，所述第五开关SW5由控制信号SAM_AZ和SAM_DC共同控制，当控制信号SAM_AZ和SAM_DC中的任意一个为高电平时，所述第五开关SW5闭合，否则所述第五开关SW5断开。

在本发明一实施例中，所述控制电路，适于闭合所述第二开关、所述第五开关、所述第六开关、所述第八开关，断开所述第一开关、所述第三开关、所述第四开关、所述第七开关、所述第九开关，控制所述比较电路处于自动校零阶段，使得所述第三电容存储所述跨导放大器电路的直流失调电压信号；闭合所述第一开关、所述第四开关、所述第七开关，断开所述第二开关、所述第三开关、所述第五开关、所述第六开关、所述第八开关、所述第九开关，控制所述比较电路处于测量阶段，使得所述第一电容在所述输出信号翻转的时刻，存储所述输入信号；闭合所述第三开关、所述第五开关和所述第九开关，断开所述第一开关、所述第二开关、所述第四开关、所述第六开关、所述第七开关和所述第八开关，使得所述第二电容电路存储所述跨导放大器电路的等效延时电压信号。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种处于自动校零阶段的比较电路的结构示意图，如图4所示。

参见图4，在自动校零阶段，控制信号SAM_AZ为高电平，其他控制信号为低电平，第二开关SW2、第五开关SW5、第六开关SW6、第八开关SW8闭合，其他开关断开。

在具体实施中，跨导放大器电路OTA存在直流失调电压，可以将该直流失调电压定量地表征为VOS。

在自动校零阶段，第一电压缓冲器VBUF1、第二电压缓冲器VBUF2的输入端电位都等于参考电压VREF，而短接的跨导放大器电路OTA的负输入端和输出端构成负反馈环路，根据“虚短”原则，使跨导放大器电路OTA的正输入端电位等于理想跨导放大器OTA1的负输入端电位，也即理想跨导放大器OTA1的负输入端电位也等于参考电压VREF，这样在第三电容C3上就存储了与直流失调电压VOS相等的电压量。

例如，当直流失调电压VOS为+10mV，在第三电容C3上也会存储10mV，这样直流失调电压VOS被完全抵消，参考电压VREF就能不变地输入到理想跨导放大器OTA1的负输入端。此后，当系统处于测量阶段或延时采样阶段时，第三电容C3上存储的电压与直流失调电压VOS将相互抵消，从而消除了跨导放大器电路OTA的直流失调误差。

在具体实施中，当自动校零阶段经过一定时间后，自行结束。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种处于测量阶段的比较电路的结构示意图，如图5所示。

参见图5，在测量阶段，控制信号MEAS为高电平，其他控制信号为低电平，第一开关SW1、第四开关SW4和第七开关SW7闭合，而其他开关断开。

在测量阶段，当输入信号VIN一个新的周期开始后，再经过一段固定时间(例如，防重叠时间)后，系统开始进行输入信号VIN与参考电压的比较。一旦输出信号VOUT翻转，第一开关SW1将立即断开，从而把此时的瞬时输入信号VIN存在第一电容C1上。第一电容C1上的电压与参考电压VREF的压差(可称为输入余量)与系统的等效延时成比例，压差越大，表明系统的等效延时越大。从开始比较到输出信号VOUT翻转，此段时间为测量阶段。

在具体实施中，防重叠(No-overlap)时间是为了避开输入信号的不稳定的阶段。

在具体实施中，输入信号VIN可以为低频周期信号，例如周期为大于10*T的周期信号，其中T为比较电路的固有延时。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种处于延时采样阶段的比较电路的结构示意图，如图6所示。

参见图6，在延时采样阶段，控制信号SAM_DC为高电平，其他控制信号为低电平，第三开关SW3、第五开关SW5、第九开关SW9闭合，而其他开关断开。

在延时采样阶段，跨导放大器电路OTA的输出连接到了第二电容C2的正参考电位端，由第一电容C1上电压与参考电压VREF的压差的极性来决定是给第二电容C2充电还是放电，经过一定时间后，此延时采样阶段自行结束，而系统的等效延时信息被存储在第二电容C2上，其值记为VC1。这样在下一个测量阶段，通过人为地给跨导放大器电路OTA的正输入端构造一个直流失调电压(其值等于第二电容C2上电压)来使输出端VOUT更早地翻转，从而抵消系统的固有延时。经过多个周期之后，第二电容C2上电压将趋于稳定，这时系统的等效延时也就被减到最小。

例如，第二电容C2上电压趋于稳定后，输入信号VIN将被叠加一个第二电容C2上电压后被输入到跨导放大器电路OTA的正输入端，相当于输入信号VIN被人为地叠加一个直流失调电压，这样在测量阶段，从输入信号VIN上升的过程中系统会更早地使输出信号VOUT翻转。

如图7所示，在现有的方案中，在A时刻输出信号VOUT翻转，但经过比较电路的固有延时后会在B时刻翻转，导致比较结果产生误差。

应用本发明实施例提供的比较电路后，由于叠加了VC1，比较电路在C时刻输出信号VOUT翻转，但经过比较电路的固有延时后会在A时刻翻转，这样系统的等效延时就等于零。

可以理解的是，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，即所述比较电路所有的实现单元引入，但这并不表明本发明实施方式中不存在其它的实现单元。

应用上述比较电路，通过控制电路、电容电路和跨导放大器电路联合工作，控制比较电路处于不同的工作阶段，尽管仍存在系统的固有延时，但通过人为构造一个输入信号的偏移量，可以使得比较电路可以在信号比较的过程中，更早地输出比较结果，以此等效地消除比较电路的固有延时。

同时，本发明实施例有效克服了现有技术中的种种缺点而具有快速、准确、无误差的优点。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种比较电路的时序逻辑的示意图，如图8所示。

参见图8，RST为复位信号，TO_MEA为与输入信号相关的信号，输入信号在周期的前段时间内出现，然后就不再出现，直至下一个周期。当没有输入信号输入时，TO_MEA信号也为低电平，SAM_AZ、MEA和SAM_DC为控制电路的控制信号，以打开或者闭合开关，VOUT为输出信号。

为了增加时序逻辑图的可读性，根据输入信号，将时序逻辑图分为四个时间段，分别为“重置”、“准备”、“输入信号的周期1”、“输入信号的周期2”。

在“重置”时间段，RST为高电平，此时间段进行系统的初始化；当RST变为低电平，此时进入“准备”时间段，TO_MEA的下降沿触发SAM_AZ的上升沿，此时进入“自动校零”阶段，固定时间后“自动校零”阶段自行结束。此后系统等待，直至开始进入“输入信号的周期1”时间段时“准备”时间段才结束，此时TO_MEA触发上升沿，经过很小的一段固定的防重叠时间后，系统进入“测试”阶段来对输入信号VIN与参考电压VREF进行比较，一旦经过比较后输出信号VOUT翻转，MEA触发下降沿，MEA的下降沿又触发SAM_DC的上升沿，此时进入“延时采样”阶段，固定时间后“延时采样”阶段自行结束。“延时采样”阶段结束后直到TO_MEA触发下降沿便触发SAM_ZA的上升沿，此时进入“自动校零”阶段，固定时间后“自动校零”阶段自行结束。当输入信号VIN的“输入信号的周期1”时间段结束后便进入“输入信号的周期2”时间段，此后重复“输入信号的周期1”时间段的过程。

本发明实施例提供一种延时消除方法，采用上述任一种所述的比较电路，消除所述比较电路的固有延时。

为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种应用上述比较电路的延时消除方法，如图9所示。

参见图9，所述延时消除方法可以包括如下步骤：

步骤S901，进入自动校零阶段。

在具体实施中，系统开始工作后，进入自动校零阶段，以此来消除跨导放大器电路OTA的输入偏移，使参考电压VREF完整地被比较。本阶段经历固定时间后自行结束；

步骤S902，判断固定时间的自动校零阶段是否超时，如果固定时间的自动校零阶段超时，执行步骤S903，否则循环执行步骤S902。

步骤S903，判断输入信号的新周期是否开始(即TO_MEA的信号是否为上升沿)，如果输入信号的新周期开始，执行步骤S904，否则循环执行步骤S903。

步骤S904，判断防重叠时间是否超时，如果防重叠时间超时，执行步骤S905，否则循环执行步骤S904。

步骤S905，进入测量阶段。

步骤S906，判断输出信号VOUT是否翻转，如果输出信号VOUT翻转，执行步骤S907，否则循环执行步骤S906。

步骤S907，存储输入信号VIN至第一电容C1，同时测试阶段结束。

在具体实施中，当自动校零阶段完成后，当输入信号VIN一个新的周期开始，TO_MEA触发上升沿后，再经历固定时间的防重叠时间后，也即进入测量阶段，在此阶段进行输入电压和参考电压的比较。一旦输出信号VOUT翻转，立即存储此时的输入信号VIN在第一电容C1上，其值与参考电压的压差(可称为输入余量)与系统的等效延时成比例，压差越大，表明系统的等效延时越大。

步骤S908，进入延时采样阶段。

在具体实施中，在延时采样阶段，根据第一电容C1上存储的电压，等效延时信息转换成电压存储至第二电容C2上。

在具体实施中，测量阶段结束后即进入延时采样阶段。此阶段根据第一电容C1上的电压，通过跨导放大器电路OTA把等效延时信息转换成电压存储在第二电容C2上，作为下次测量阶段中输入信号VIN的偏移量，来参与输入信号VIN与参考电压VREF的比较。延时采样阶段经历固定时间后，此阶段自行结束。

步骤S909，判断固定时间的延时采样阶段是否超时，如果固定时间的延时采样阶段超时，执行步骤S910，否则循环执行步骤S909。

步骤S910，判断TO_MEA是否为低电平，如果TO_MEA为低电平，执行步骤S901，否则循环执行步骤S910。

在具体实施中，延时采样结束后直到TO_MEA触发下降沿，就会第二次进入自动校零阶段，之后重复上述步骤，直到经过多个周期之后，第二电容C2上电压将趋于稳定，这时“输入余量”将被减到最小，从而系统的等效延时也就被减到最小。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种比较电路，其特征在于，包括：控制电路、电容电路和跨导放大器电路，其中：

所述控制电路，适于接收输入信号，并基于所述输入信号和所述比较电路的输出信号，控制所述比较电路处于不同的工作阶段，其中所述工作阶段包括：自动校零阶段、测量阶段和延时采样阶段；

所述电容电路，适于在所述自动校零阶段，存储所述跨导放大器电路的直流失调电压信号；在所述测量阶段、且所述输出信号翻转的时刻，存储所述输入信号；在所述延时采样阶段，存储所述跨导放大器电路的等效延时电压信号，其中所述等效延时电压信号与所述测量阶段存储的所述输入信号相关；

所述跨导放大器电路，适于在所述自动校零阶段，将所述跨导放大器电路的直流失调电压信号存储至所述电容电路；在所述测量阶段，对正负输入端的电压信号进行比较，并生成所述比较电路的输出信号；在所述延时采样阶段，对正负输入端的电压信号进行比较，并将所述等效延时电压信号存储至所述电容电路。

2.根据权利要求1所述的比较电路，其特征在于，所述跨导放大器电路包括：跨导放大器及其对应的直流失调电压，其中：

所述直流失调电压，正参考端为所述跨导放大器电路的负输入端，负参考端与所述跨导放大器的负输入端耦接；

所述跨导放大器，正输入端为所述跨导放大器电路的正输入端，输出端为所述跨导放大器电路的输出端。

3.根据权利要求2所述的比较电路，其特征在于，还包括：

电压缓冲电路，适于传输电压信号并输出所述比较电路的输出信号；

所述控制电路包括：第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关和第九开关，所述电容电路包括：第一电容、第二电容和第三电容，所述电压缓冲电路包括：第一电压缓冲器、第二电压缓冲器和第三电压缓冲器，其中：

所述第一开关，所述第一开关的第一端口为所述比较电路的第一输入端，用于接收待比较的输入信号，所述第一开关的第二端口与所述第一电容的正参考电位端、所述第二开关的第一端口、所述第一电压缓冲器的输入端均相互耦接；

所述第一电容，所述第一电容的负参考电位端接地；

所述第二开关，所述第二开关的第二端口与所述第二电压缓冲器的输入端耦接，为所述比较电路的第二输入端，用于接收参考信号；

所述第一电压缓冲器，所述第一电压缓冲器的输出端与所述第二电容的负参考电位端、所述第五开关的第一端口耦接；

所述第二电容，所述第二电容的正参考电位端与所述第四开关的第一端口、所述第三开关的第一端口均耦接；

所述第四开关，所述第四开关的第二端口与所述跨导放大器电路的正输入端、所述第五开关的第二端口耦接；

所述第二电压缓冲器，第二电压缓冲器的输出端与所述第三电容的负参考电位端耦接；

所述第三电容，所述第三电容的正参考电位端与所述第六开关的第一端口、所述跨导放大器电路的负输入端耦接；

所述第三开关，所述第三开关的第二端口与所述跨导放大器电路的输出端、所述第六开关的第二端口、所述第七开关的第一端口均耦接；

所述第七开关，所述第七开关的第二端口与所述第八开关的第一端口、所述第九开关的第一端口、所述第三电压缓冲器的输入端均耦接；

所述第八开关，所述第八开关的第二端口与所述第九开关的第二端口均接地；

所述第三电压缓冲器，所述第三电压缓冲器的输出端为所述比较电路的输出端，适于输出信号。

4.根据权利要求3所述的比较电路，其特征在于，所述控制电路，适于通过打开或者闭合不同的开关，控制所述比较电路处于不同的工作阶段。

5.根据权利要求4所述的比较电路，其特征在于，所述控制电路，适于

闭合所述第二开关、所述第五开关、所述第六开关、所述第八开关，断开所述第一开关、所述第三开关、所述第四开关、所述第七开关、所述第九开关，控制所述比较电路处于自动校零阶段，使得所述第三电容存储所述跨导放大器电路的直流失调电压信号；

闭合所述第一开关、所述第四开关、所述第七开关，断开所述第二开关、所述第三开关、所述第五开关、所述第六开关、所述第八开关、所述第九开关，控制所述比较电路处于测量阶段，使得所述第一电容在所述输出信号翻转的时刻，存储所述输入信号；

闭合所述第三开关、所述第五开关和所述第九开关，断开所述第一开关、所述第二开关、所述第四开关、所述第六开关、所述第七开关和所述第八开关，使得所述第二电容电路存储所述跨导放大器电路的等效延时电压信号。

6.根据权利要求5所述的比较电路，其特征在于，所述输入信号为周期信号。

7.根据权利要求6所述的比较电路，其特征在于，所述周期信号为低频周期信号。

8.根据权利要求6所述的比较电路，其特征在于，所述周期信号的周期大于所述比较电路的固有延时信号的周期。

9.一种延时消除方法，其特征在于，采用如权利要求1至8任一项所述的比较电路，消除所述比较电路的固有延时。

Images