JP4488302B2 - パイプライン型a/d変換器 - Google Patents
パイプライン型a/d変換器 Download PDFInfo
- Publication number
- JP4488302B2 JP4488302B2 JP2004256614A JP2004256614A JP4488302B2 JP 4488302 B2 JP4488302 B2 JP 4488302B2 JP 2004256614 A JP2004256614 A JP 2004256614A JP 2004256614 A JP2004256614 A JP 2004256614A JP 4488302 B2 JP4488302 B2 JP 4488302B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- sub
- processing stage
- error amplifier
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
2001 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS, p134-135 ; A 3V 340mW 14b 75MSPS CMOS ADC with 85dB SFDR at Nyquist
K=(Cf35 +Cf33 )/Cf33 ・・・・・・・・・・(1)
したがって、誤差増幅器7の増幅率G7 は、この縮小度Kを用いると次式(2)となる。 G7 =(Cin32+Cf33 )/(Cf33 ×K)
=2/K (但し、Cin32=Cf33 ) ・・・・・・(2)
Vout =(2×Vin−Vref )/K (Vin>Vref /4)
Vout =(2×Vin)/K (Vref /4>Vin>−Vref /4)
Vout =(2×Vin+Vref )/K (Vin<−Vref /4) ・・・・・・(3)
Vout =2×Vin (K=1) ・・・・・・・・・・・(4)
Vout =Vin (K=2) ・・・・・・・・・・・・・(5)
L=1+Cin38/(Cin32+Cf33 ) ・・・・・・・・(6)
したがって、誤差増幅器16の増幅率G16は、この拡大度Lを用いると次式(7)となる。 G16={(Cin32+Cf33 )/Cf33 }・L
=2・L (但し、Cin32=Cf33 ) ・・・・・・(7)
Vout =(2×Vin−Vref /K)・L (Vin>Vref /4K)
Vout =(2×Vin)・L (Vref /4K>Vin>−Vref /4K)
Vout =(2×Vin+Vref /K)・L (Vin<−Vref /4K) ・・・(8)
ここで、Vinが±Vref /4Kの範囲内の場合(但し、K=2)、次式(9),(10)のようになる。
Vout =2Vin (L=1) ・・・・・・・・・・・・(9)
Vout =4Vin (L=2) ・・・・・・・・・・・・(10)
2,5,8,14 第1のサブA/D変換器
3,6,9,15 サブD/A変換器
4,7,10,16 誤差増幅器
11 リファレンス回路
12 第1の調整回路
13 第2の調整回路
21 第1段の処理ステージ
22 第2段の処理ステージ
23 第3段の処理ステージ
24 第4段の処理ステージ
25 第k段の処理ステージ
26 第2のサブA/D変換器
31,34,36 スイッチ
32 入力容量
33 第1の帰還容量
35 第2の帰還容量
37 オペアンプ
38 第2の入力容量
Claims (6)
- アナログ入力信号を、リファレンス電圧に基づいてデジタル信号に変換する第1のサブA/D変換器と、該第1のサブA/D変換器から出力されたデジタル信号を、リファレンス電圧に基づいてアナログ信号に変換するサブD/A変換器と、前記アナログ入力信号と前記サブD/A変換器から出力されたアナログ信号との差分を増幅して次段のアナログ入力信号として出力する誤差増幅器とを有する処理ステージを複数段、縦続接続すると共に、最終段の処理ステージに、アナログ入力信号を、リファレンス電圧に基づいてデジタル信号に変換する第2のサブA/D変換器が接続されたパイプライン型A/D変換器であって、所定段の処理ステージにおける前記誤差増幅器の増幅率を、前記所定段の処理ステージに後行する処理ステージにおける前記誤差増幅器の増幅率よりも低い第1の増幅率に設定すると共に、前記後行する処理ステージ及び前記第2のサブA/D変換器に対する前記リファレンス電圧を、前記第1の増幅率に応じたリファレンス電圧に変換する第1の調整回路を有することを特徴とするパイプライン型A/D変換器。
- 前記処理ステージは、前記誤差増幅器として、Telescopic 型のオペアンプを用いていることを特徴とする請求項1に係るパイプライン型A/D変換器。
- 前記所定段の処理ステージは、複数段の処理ステージの内、初段又は第2段の処理ステージに設定されていることを特徴とする請求項1又は2に係るパイプライン型A/D変換器。
- 前記最終段の処理ステージは、その誤差増幅器の増幅率として、先行する処理ステージの増幅率より高い第2の増幅率に設定されると共に、前記第2のサブA/D変換器に対する前記リファレンス電圧を、前記第2の増幅率に応じたリファレンス電圧に変換する第2の調整回路を有することを特徴とする請求項1〜3のいずれか1項に係るパイプライン型A/D変換器。
- 前記第1の調整回路は、変換後のリファレンス電圧の中点電位が、変換前のリファレンス電圧の中点電位と等しくなるように変換することを特徴とする請求項1〜4のいずれか1項に係るパイプライン型A/D変換器。
- 前記第2の調整回路は、変換後のリファレンス電圧の中点電位が、変換前のリファレンス電圧の中点電位と等しくなるように変換することを特徴とする請求項4に係るパイプライン型A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004256614A JP4488302B2 (ja) | 2004-09-03 | 2004-09-03 | パイプライン型a/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004256614A JP4488302B2 (ja) | 2004-09-03 | 2004-09-03 | パイプライン型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074549A JP2006074549A (ja) | 2006-03-16 |
JP4488302B2 true JP4488302B2 (ja) | 2010-06-23 |
Family
ID=36154652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004256614A Expired - Lifetime JP4488302B2 (ja) | 2004-09-03 | 2004-09-03 | パイプライン型a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4488302B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4961159B2 (ja) * | 2006-04-14 | 2012-06-27 | オリンパス株式会社 | 増幅回路及びその応用回路 |
WO2009019744A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | アナログデジタル変換セル及びアナログデジタル変換器 |
JP4756095B2 (ja) * | 2007-08-03 | 2011-08-24 | 富士通株式会社 | アナログデジタル変換セル及びアナログデジタル変換器 |
JP4564558B2 (ja) * | 2008-09-19 | 2010-10-20 | 株式会社半導体理工学研究センター | 差動演算増幅回路とそれを用いたパイプライン型a/d変換装置 |
JP5515126B2 (ja) * | 2010-02-26 | 2014-06-11 | 国立大学法人東京工業大学 | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 |
-
2004
- 2004-09-03 JP JP2004256614A patent/JP4488302B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006074549A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397409B2 (en) | Multi-bit pipeline analog-to-digital converter having shared amplifier structure | |
US7030804B2 (en) | Switched-capacitor circuit and pipelined A/D converter | |
US7911370B2 (en) | Pipeline analog-to-digital converter with programmable gain function | |
US8040271B2 (en) | A/D conversion apparatus, A/D conversion method, and communication apparatus | |
JP5155103B2 (ja) | スイッチトキャパシタ回路およびパイプライン型a/dコンバータ | |
US7683819B2 (en) | Analog-to-digital converting circuit | |
US20140184434A1 (en) | Analog/digital converter | |
JP2002074976A (ja) | サンプルホールド増幅回路とそれを用いたパイプライン型ad変換器およびパイプライン型da変換器 | |
JP2010074636A (ja) | 差動演算増幅回路とそれを用いたパイプライン型a/d変換装置 | |
US20140062736A1 (en) | Circuitry and method for reducing area and power of a pipeline adc | |
TWI508459B (zh) | 1-bit cell circuit for pipeline analog-to-digital converters | |
US6229472B1 (en) | A/D converter | |
US8497794B2 (en) | Analog-digital converter and signal processing system | |
US20070247348A1 (en) | Switched-capacitor reset architecture for opamp | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
US6859158B2 (en) | Analog-digital conversion circuit | |
JP4488302B2 (ja) | パイプライン型a/d変換器 | |
US7161521B2 (en) | Multi-stage analog to digital converter architecture | |
JP2006173807A (ja) | アナログデジタル変換器 | |
CN113271102A (zh) | 流水线模数转换器 | |
US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
KR101122734B1 (ko) | 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기 | |
US20120092203A1 (en) | Analog to digital converter and signal processing system | |
JP4961159B2 (ja) | 増幅回路及びその応用回路 | |
JP4121969B2 (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |