CN108347248B - 采样保持电路 - Google Patents
采样保持电路 Download PDFInfo
- Publication number
- CN108347248B CN108347248B CN201710059068.0A CN201710059068A CN108347248B CN 108347248 B CN108347248 B CN 108347248B CN 201710059068 A CN201710059068 A CN 201710059068A CN 108347248 B CN108347248 B CN 108347248B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- switch
- sub
- circuit
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种采样保持电路，包括差分信号正输入端、差分信号负输入端和电路输出端、可变电容、第二电容、第一二选一开关、第二二选一开关、第三开关和运算放大器；所述第一二选一开关的第一输入端接入所述差分信号正输入端，所述第一二选一开关的第二输入端以及所述运算放大器的正向输入端接入一预设的参考电压，所述第一二选一开关的输出端与所述可变电容的一端电连接，所述可变电容的另一端与所述第二二选一开关的输出端电连接。本发明提供的采样保持电路通过改变可变电容的容值来实现采样保持电路不同的采样增益，相比于传统的PGA进行双端变单端转换加采样保持电路的方案结构简单，且能够降低芯片的面积，从而降低芯片的成本。
Description
技术领域
本发明涉及电子技术领域，特别涉及一种采样保持电路。
背景技术
在马达驱动(如风扇，电瓶车等)正弦控制MCU(Microcontroller Unit，微控制单元)中，需要在同一时刻监测不同点的电压，使得在传统方波控制系统中的用同一个ADC(模数变换器)多路分时采样解决方案无法满足新系统的要求。目前的替代解决方案是使用多路ADC进行模数转换或者为了降低成本可以用多路采样保持电路搭配一个ADC进行模数转换。新的控制方案中仍然需要多路PGA(Programmable Gain Amplifier，可编程增益放大器)电路来调节进入ADC的电压幅值。新方案增加的多路ADC或者采样保持电路使得其成本和复杂度比旧方案大幅提升。
发明内容
本发明要解决的技术问题是为了克服现有技术中马达驱动的控制系统中的采样保持电路实现方案复杂且成本较高的缺陷，提供一种电路结构简单、占用芯片面积小且成本较低的采样保持电路。
本发明是通过下述技术方案来解决上述技术问题：
一种采样保持电路，包括差分信号正输入端、差分信号负输入端和电路输出端，其特点在于，所述采样保持电路还包括可变电容、第二电容、第一二选一开关、第二二选一开关、第三开关和运算放大器；所述第一二选一开关的第一输入端接入所述差分信号正输入端，所述第一二选一开关的第二输入端以及所述运算放大器的正向输入端接入一预设的参考电压，所述第一二选一开关的输出端与所述可变电容的一端电连接，所述可变电容的另一端与所述第二二选一开关的输出端电连接；所述第二二选一开关的第一输入端接入所述差分信号负输入端，所述第二二选一开关的第二输入端与所述运算放大器的反向输入端、所述第三开关的一端以及所述第二电容的一端电连接；所述第二电容的另一端、所述第三开关的另一端以及所述运算放大器的输出端接至所述电路输出端。
本方案中，通过改变可变电容的容值来实现采样保持电路不同的采样增益。
本方案中，采样过程如下，当第一二选一开关选择接入差分信号正输入端、第二二选一开关选择接入差分信号负输入端且第三开关接通时，可变电容两端分别接到差分输入信号的正负输入端进行采样，第二电容由于被第三开关短路使得电荷被清空。
本方案中，采样值更新过程如下，可变电容的一端通过第一二选一开关接入预设的参考电压，可变电容的另一端通过第二二选一开关连接到运算放大器的负输入端，第三开关断开连接，运算放大器的输入与输出间由第二电容形成负反馈回路，使得运算放大器的负输入端电压近似等于正输入端电压，也就是预设的参考电压值。这时候可变电容上的电荷被清空并且全部转移到第二电容中。最终使得运算放大器的输出电压等于参考电压与差分信号正输入端和差分信号负输入端电压差乘以采样保持电路的增益的和，而采样保持电路的增益为可变电容和第二电容的比值。通过调整可变电容的容值实现采样保持电路的增益的可变。
本方案提供的采样保持电路相比于传统的PGA进行双端变单端转换加采样保持电路的方案结构简单，且能够降低芯片的面积，从而降低芯片的成本。
较佳地，所述可变电容包括多个并联的电容子电路，所述电容子电路包括子电容和子二选一开关，所述子电容的一端与所述第一二选一开关的输出端电连接，所述子电容的另一端与所述子二选一开关的输出端电连接，所述子二选一开关的第一输入端与所述第二二选一开关的输出端电连接，所述子二选一开关的第二输入端接入所述参考电压。
本方案中，通过对每个电容子电路中的子二选一开关的控制能够实现对可变电容的电容值的调节，从而改变采样保持电路的增益。
较佳地，所述可变电容包括四个并联的所述电容子电路，分别为第一电容子电路、第二电容子电路、第三电容子电路和第四电容子电路，所述第一电容子电路的电容的容值与所述第二电容的容值相等，所述第二电容子电路的电容的容值为所述第一电容子电路的电容的容值的两倍，所述第三电容子电路的电容的容值和所述第四电容子电路的电容的容值分别为所述第一电容子电路的电容的容值的四倍。
本方案中，通过对每个电容子电路中的子二选一开关的控制实现可变电容的电容值的调整，能够实现增益从1倍，2倍，3倍一直到11倍的变化。
较佳地，所述运算放大器的输入对管为PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管。
本方案中，运算放大器的输入对管采用PMOS管，此时参考电压使用比较低的电平值，能够使得运算放大器的输出端的输出信号有更高的摆动范围。
较佳地，所述第一二选一开关和所述第二二选一开关分别包括两个一对一开关。
本发明的积极进步效果在于：本发明提供的采样保持电路通过改变可变电容的容值来实现采样保持电路不同的采样增益，相比于传统的PGA进行双端变单端转换加采样保持电路的方案结构简单，且能够降低芯片的面积，从而降低芯片的成本。
附图说明
图1为本发明一较佳实施例的采样保持电路的模块示意图。
图2为图1的采样保持电路的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图1和图2所示，一种采样保持电路，包括差分信号正输入端INP、差分信号负输入端INN和电路输出端SH_OUT、可变电容C1、第二电容C2、第一二选一开关1、第二二选一开关2、第三开关4和运算放大器3。
本实施例中，第一二选一开关1的第一输入端接入差分信号正输入端INP，第一二选一开关1的第二输入端以及运算放大器3的正向输入端接入一预设的参考电压VCM，第一二选一开关1的输出端与可变电容C1的一端电连接，可变电容C1的另一端与第二二选一开关2的输出端电连接；第二二选一开关2的第一输入端接入差分信号负输入端INN，第二二选一开关2的第二输入端与运算放大器3的反向输入端、第三开关4的一端以及第二电容C2的一端电连接；第二电容C2的另一端、第三开关4的另一端以及运算放大器3的输出端接至电路输出端SH_OUT。
本实施例中，可变电容C1包括四个并联的电容子电路5，电容子电路包括子电容501和子二选一开关502，子电容5的一端与第一二选一开关1的输出端电连接，子电容5的另一端与子二选一开关502的输出端电连接，子二选一开关502的第一输入端与第二二选一开关2的输出端电连接，子二选一开关502的第二输入端接入参考电压VCM。四个并联的电容子电路5分别为第一电容子电路、第二电容子电路、第三电容子电路和第四电容子电路，其中第一电容子电路的电容的容值与第二电容C2的容值相等，均为C；第二电容子电路的电容的容值为2C，是第一电容子电路的电容的容值的两倍，第三电容子电路的电容的容值和第四电容子电路的电容的容值分别为4C，是第一电容子电路的电容的容值的四倍。
本实施例中，运算放大器3的输入对管为PMOS管。第一二选一开关1和第二二选一开关2分别包括两个一对一开关。
本实施例中，通过改变可变电容C1的电容值来实现采样保持电路不同的采样增益。
本实施例中，采样过程如下，当开关控制信号Φ1为高时，第一二选一开关1选择接入差分信号正输入端INP、第二二选一开关2选择接入差分信号负输入端INN且第三开关4接通，可变电容C1两端分别接到两个输入信号进行采样，第二电容C2由于被第三开关4短路使得其上电荷被清空。此时可变电容C1上的电荷量Qc1＝C1*(Vinp-Vinn)，第二电容C2上电荷量Qc2＝0，其中Vinn为差分信号负输入端INN的电压，Vinp为差分信号正输入端INP的电压。
本实施例中，采样值更新过程如下，当开关控制信号Φ2为高，Φ1为低时，可变电容C1的一端通过第一二选一开关1选择接入预设的参考电压VCM、可变电容C1的另一端通过第二二选一开关2选择接入运算放大器3的反向输入端，第三开关4断开连接，运算放大器3的输入与输出间由于第二电容C2形成负反馈回路，使得运算放大器3的负输入端的电压近似等于正输入端电压，也就是预设的参考电压VCM，所以此时可变电容C1里的电荷被清空且全部转移到第二电容C2中。最终使得运算放大器3的输出电压等于参考电压VCM与差分信号正输入端INP和差分信号负输入端INN电压差乘以采样保持电路的增益的和，而采样保持电路的增益为可变电容C1和第二电容C2的比值。通过调整可变电容C1的容值实现采样保持电路的增益的可变。此时可变电容C1上的电荷量Qc1＝0，第二电容C2上的电荷量Qc2＝C2*(Vout–VCM)，Vout＝VCM+C1/C2(Vinp–Vinn)，其中Vout为电路输出端SH_OUT输出的电压。
本实施例中，可变电容C1和第二电容C2的比例为采样保持电路的增益，参考电压VCM是加在采样值的直流电平，为了电路输出端SH_OUT输出的信号有更高的摆动范围，参考电压VCM需要使用比较低的电平值，运算放大器3需要使用PMOS作为输入对管。
本实施例中，通过开关控制可变电容C1的电容值，可以实现增益从1倍，2倍，3倍一直到11倍的变化。
需要说明的是，本发明中可变电容C1的实现方式不局限于本实施例，本实施例中分别采用四个电容子电路的实现方式，分别为1倍、2倍、4倍和4倍的比例关系，本发明不排除使用其他倍数比如全1倍、全2倍的实现方式；本发明目前电路为四个子电容电路，也可以增加或者减少子电容电路的支路数，只要满足具体的应用需求即可。
本实施例提供的可变增益双端变单端的采样保持电路替代传统的PGA进行双端变单端转换加采样保持电路方案，简化了系统结构，降低了芯片面积，降低了芯片的成本。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (3)
1.一种采样保持电路，包括差分信号正输入端、差分信号负输入端和电路输出端，其特征在于，所述采样保持电路还包括可变电容、第二电容、第一二选一开关、第二二选一开关、第三开关和运算放大器；
所述第一二选一开关的第一输入端接入所述差分信号正输入端，所述第一二选一开关的第二输入端以及所述运算放大器的正向输入端接入一预设的参考电压，所述第一二选一开关的输出端与所述可变电容的一端电连接，所述可变电容的另一端与所述第二二选一开关的输出端电连接；所述第二二选一开关的第一输入端接入所述差分信号负输入端，所述第二二选一开关的第二输入端与所述运算放大器的反向输入端、所述第三开关的一端以及所述第二电容的一端电连接；所述第二电容的另一端、所述第三开关的另一端以及所述运算放大器的输出端接至所述电路输出端；
所述可变电容包括四个并联的电容子电路，所述电容子电路包括子电容和子二选一开关，所述子电容的一端与所述第一二选一开关的输出端电连接，所述子电容的另一端与所述子二选一开关的输出端电连接，所述子二选一开关的第一输入端与所述第二二选一开关的输出端电连接，所述子二选一开关的第二输入端接入所述参考电压；
所述四个并联的电容子电路，分别为第一电容子电路、第二电容子电路、第三电容子电路和第四电容子电路，所述第一电容子电路的电容的容值与所述第二电容的容值相等，所述第二电容子电路的电容的容值为所述第一电容子电路的电容的容值的两倍，所述第三电容子电路的电容的容值和所述第四电容子电路的电容的容值分别为所述第一电容子电路的电容的容值的四倍。
2.如权利要求1所述的采样保持电路，其特征在于，所述运算放大器的输入对管为PMOS管。
3.如权利要求1所述的采样保持电路，其特征在于，所述第一二选一开关和所述第二二选一开关分别包括两个一对一开关，所述一对一开关为单刀单掷开关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710059068.0A CN108347248B (zh) | 2017-01-23 | 2017-01-23 | 采样保持电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710059068.0A CN108347248B (zh) | 2017-01-23 | 2017-01-23 | 采样保持电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108347248A CN108347248A (zh) | 2018-07-31 |
| CN108347248B true CN108347248B (zh) | 2023-03-24 |
Family
ID=62963099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710059068.0A Active CN108347248B (zh) | 2017-01-23 | 2017-01-23 | 采样保持电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108347248B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110336565A (zh) * | 2019-06-20 | 2019-10-15 | 深圳市德赛微电子技术有限公司 | 一种输入范围可调的低失调Sigma-delta调制器 |
| CN114593844B (zh) * | 2022-02-25 | 2023-12-19 | 深圳市森世泰科技有限公司 | 电容值比测量电路及电容式压力传感器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026249A (ja) * | 2006-07-25 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 可変容量値検出回路およびその駆動方法 |
| CN104467841A (zh) * | 2013-09-20 | 2015-03-25 | 株式会社电装 | A/d 转换系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190961B1 (en) * | 2014-04-29 | 2015-11-17 | Hong Kong Applied Science & Technology Research Institute Company, Limited | Digitally-programmable gain amplifier with direct-charge transfer and offset cancellation |
-
2017
- 2017-01-23 CN CN201710059068.0A patent/CN108347248B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026249A (ja) * | 2006-07-25 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 可変容量値検出回路およびその駆動方法 |
| CN104467841A (zh) * | 2013-09-20 | 2015-03-25 | 株式会社电装 | A/d 转换系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108347248A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107135002B (zh) | 开关电容输入电路、开关电容放大器和开关电容电压比较器 | |
| US20090185406A1 (en) | Switched-Capacitor Circuit Having Two Feedback Capacitors | |
| CN101051832B (zh) | 具有误差平均功能的切换式电容电路与其方法 | |
| CN104485897B (zh) | 一种失调补偿的相关双采样开关电容放大器 | |
| US8514123B2 (en) | Compact SAR ADC | |
| US7564273B2 (en) | Low-voltage comparator-based switched-capacitor networks | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN102098049A (zh) | 开关电容输入电路和包含开关电容输入电路的模数转换器 | |
| US20080180136A1 (en) | Pre-charge sample-and-hold circuit | |
| US7969204B1 (en) | Sample hold circuit and method thereof for eliminating offset voltage of analog signal | |
| CN108347248B (zh) | 采样保持电路 | |
| CN107968656B (zh) | 一种逐次逼近型模拟数字转换器及其应用切换方法 | |
| CN106301376B (zh) | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 | |
| DE102011050230A1 (de) | Shared operational transconductance amplifier pipelined ADC incorporating a sample/hold amplifier and multiple MDAC stages | |
| CN108696279B (zh) | 电压信号到时间信号的转换器 | |
| CN109995369B (zh) | 模拟至数字转换器及适用于模拟至数字转换器的界面电路 | |
| US20090167362A1 (en) | Comparator | |
| US20130234685A1 (en) | Highly linear programmable v-i converter using a compact switching network | |
| US20100225509A1 (en) | Analog-digital converter with pipeline architecture associated with a programmable gain amplifier | |
| CN108880548B (zh) | 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器 | |
| CN111162791B (zh) | 一种零静态功耗的开关电容采样电路及其采样方法 | |
| TWI829190B (zh) | 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統 | |
| US10686459B2 (en) | Programmable gain amplifier (PGA) embedded pipelined analog to digital converters (ADC) for wide input full scale range | |
| TWI672914B (zh) | 前端接收電路及用於其之前端接收方法 | |
| CN108123720B (zh) | 一种模数转换器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |