CN104467841A - A/d 转换系统 - Google Patents

A/d 转换系统 Download PDF

Info

Publication number
CN104467841A
CN104467841A CN201410482606.3A CN201410482606A CN104467841A CN 104467841 A CN104467841 A CN 104467841A CN 201410482606 A CN201410482606 A CN 201410482606A CN 104467841 A CN104467841 A CN 104467841A
Authority
CN
China
Prior art keywords
sampling
capacitor
loop filter
sampling capacitor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410482606.3A
Other languages
English (en)
Other versions
CN104467841B (zh
Inventor
根塚智裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104467841A publication Critical patent/CN104467841A/zh
Application granted granted Critical
Publication of CN104467841B publication Critical patent/CN104467841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/384—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

输入信号(Vin)在通过多个环路滤波器(13，14)传递之后，由量化器(7)量化。最末级环路滤波器(14)由用于产生输出信号的运算放大器(15)、用于对输入信号(Vin)采样的采样电容器(Cs)、用于对采样电容器(Cs)采样的信号积分的积分电容器(Cf)和多个用于切换信号路径的开关(S1到S7)形成。控制电路(20)控制开关(S1至S7)的开/关状态，以对采样电容器(Cs)和积分电容器(Cf)放电，且使得环路滤波器(14)重复采样操作和积分操作多次。控制电路(20)最后将采样电容器(Cs)和积分电容器(Cf)连接到与积分操作时的状态相反的状态并接通转换开关(S8)，使得A/D转换器(12)对环路滤波器(14)的输出信号进行A/D转换。

Description

A/D 转换系统
技术领域
本发明涉及一种A/D转换系统，其通过采用德耳塔-西格玛(ΔΣ)调制器而被配置为级联型。
背景技术
在通过采用德耳塔-西格玛调制器而配置的A/D转换系统中，由环路滤波器对输入信号，即电压信号进行滤波，并由量化器对环路滤波器的输出进行量化。在环路滤波器中使用的电容器的电容值有误差(变化)的情况下，包括电容器的环路滤波器的增益变得有错误，因此A/D转换结果变得有错误。在由无级联配置的单环路型的A/D转换系统对输入信号进行A/D转换的情况下，上述误差是可忽略的。不过，这需要很多操作周期和更长的时间以输出A/D转换结果。
在通过切换输入信号来对从多个传感器输出的输入信号相继进行A/D转换时，需要通过针对每个输入信号划分A/D转换周期来切换输入信号。因此，亦即，为了以高速切换输入信号，使用级联型的A/D转换系统。与没有级联配置的单环路型的A/D转换系统相比，级联型的A/D转换系统问题在于A/D转换误差的影响变得较大。
例如，JP 4862943(专利文献)公开了一种混合递增型德耳塔-西格玛A/D转换系统，这是级联型的一个范例。这种A/D转换系统消除了预定A/D转换周期末尾的转换误差。
然而，该专利文献的配置具有以下问题。根据该专利文献，利用输入信号对电容器充电，对输入信号进行采样，并根据执行量化操作的量化器的输出信号，反复将用作D/A转换操作中的参考信号的转换信号连接到电容器，从而执行一级德耳塔-西格玛调制。集成量化器的输出以产生A/D转换结果的较高位比特(更有效比特)。使用第一级德耳塔-西格玛调制的A/D转换系统容易出现因运算放大器增益限制造成的误差。需要放大器具有高增益，以对误差影响较不敏感。这样的放大器消耗更多功率，并需要大的电路面积。此外，为了改善第一级德耳塔-西格玛调制器A/D转换的分辨率，相对于更高级德耳塔-西格玛调制器需要更多的操作周期。于是难以增加转换比特数。
在该专利文献中，德耳塔-西格玛A/D转换系统被配置成混合递增型。亦即，在德耳塔-西格玛转换之后对积分器的输出进行A/D转换，以产生A/D转换结果的较低位比特，并将这样产生的较低位比特增加到由德耳塔-西格玛调制产生的较高位比特。根据混合递增型德耳塔-西格玛A/D转换器(这是级联型的一个范例)，用于德耳塔-西格玛调制的积分器输出中的误差影响A/D转换的精确度。因此，执行消除积分器误差的操作，从而改进A/D转换的精确度。然而，这种误差消除需要额外的操作周期，并增加了A/D转换所需的周期。
根据该专利文献，向所有的采样电容器供应转换信号，输入信号被输入到采样电容器。结果，满量程的A/D转换(A/D转换器能够转换输入信号的输入信号范围)和一定范围的转换信号变得相等。通常，输入信号的范围很少会超过电源电压的范围(电源和地之间的电压)。例如，在前级(pre-stage)提供放大器电路的情况下，输入信号的范围受到放大器电路的输出信号范围的限制(通常在电源电压的1/2和3/4)。
在输入信号的范围比电源电压范围窄的情况下，将转换信号的范围设置成比电源电压的范围更窄，以使得A/D转换的满量程与输入信号范围匹配。在将转换信号设置成电源电压的情况下，仅有A/D转换满量程的一部分用于输入信号。在将转换信号设置在窄范围而不设置成电源电压和地的情况下，需要单独提供调压器来稳定转换信号。在将转换信号设置成电源电压的情况下，仅将A/D转换器满量程的一部分用作输入信号范围。结果，降低分辨率或增加转换周期的数量以补偿分辨率的降低。
作为用于调节A/D转换满量程以消除上述问题的方法，提出将转换信号设置成电源电压，并向采样电容器的仅一部分输入转换信号，从而等价地减少转换信号。不过，在这种情况下，通过误差消除操作从环路滤波器的输出去除误差是不完善的。亦即，在级联型德耳塔-西格玛A/D转换器中，去除来自环路滤波器的输出的误差仍然不够。
此外，由于放大器(这是A/D转换系统的结构部件)的输出信号范围受限(通常约为电源电压的1/2到3/4)，这就必须要限制放大器的输出信号在A/D转换期间不超过极限。为了保持放大器的输出信号不超过极限，可以缩窄输入信号的范围和转换信号的范围。这种缩窄的范围导致A/D转换器的满量程也缩窄。如果A/D转换系统的满量程缩窄，噪声变得影响更大。为了应对这个问题，需要增大电容器和放大器需要的电路面积，而功耗将会增大。
可以通过增大德耳塔-西格玛调制器的积分电容器的电容值至大于采样电容器电容值之和来缩窄在A/D转换期间从放大器输出的信号的范围。通过如专利文献中公开那样设置采样电容器的电容值，将调制器的增益设置成1/2，由此缩窄放大器的输出信号范围。不过，在进行误差消除时，增益变得加倍，成为1/2的倒数。此外，由于两个第一级德耳塔-西格玛调制器的输出相加，所以放大器的输出信号范围变得更宽。如果使用具有较宽输出信号范围的放大器来解决上述问题，则需要增大电路面积和功耗。
发明内容
因此，目的是提供一种德耳塔-西格玛类型的A/D转换系统，该系统即使在需要在短时间内完成A/D转换的情况下，也能以高精确度执行A/D转换。
根据一个方面，A/D转换系统包括多个环路滤波器、量化器和A/D转换器。多个环路滤波器至少包括输入输入信号的第一级环路滤波器和输入前级环路滤波器的输出信号作为要处理的对象信号的最末级环路滤波器。量化器连接到最末级环路滤波器。A/D转换器通过转换开关连接到最末级环路滤波器，从而基于所述量化器的输出形成较高位比特并由所述A/D转换器的输出形成较低位比特。
最末级环路滤波器包括采样电容器、积分电容器、放大器电路、多个路径切换开关和控制电路。采样电容器对对象信号采样。积分电容器对采样电容器采样的对象信号积分。放大器电路以增益放大所述对象信号，所述增益是由所述采样电容器的电容值和所述积分电容器的电容值之间的比率确定的。布置多个路径切换开关以在用于放电操作、采样操作、积分操作和误差消除操作的信号路径上进行切换。控制电路控制转换开关和多个路径切换开关的开/关状态。
控制电路针对所述放电操作将所述采样电容器和所述积分电容器的每一个的两者的端部都连接到模拟地。所述控制电路为所述采样操作将所述采样电容器的一个端部连接到所述前级环路滤波器的输出，将所述采样电容器的另一个端部连接到所述模拟地，以在所述采样电容器中对所述对象信号采样。所述控制电路为所述积分操作将所述采样电容器的一个端部连接到所述模拟地，将所述采样电容器的另一个端部连接到所述放大器电路的输入端子，将所述积分电容器的一个端部连接到所述放大器电路的输入端子，并将所述采样电容器的另一个端部连接到所述放大器电路的输出端子，由此维持输入到所述采样电容器的所述对象信号的积分结果。所述控制电路为所述误差消除操作将所述采样电容器的一个端部连接到所述放大器电路的输出端子，将所述采样电容器的另一个端部连接到所述放大器电路的输入端子，将所述积分电容器的一个端部连接到所述放大器电路的输入端子，并将所述采样电容器的另一个端部连接到所述模拟地，由此消除所述采样电容器和所述积分电容器的电容值误差，并从所述放大器电路的输出端子输出所述环路滤波器的输出信号。所述控制电路在控制所述最末的多个路径切换开关之后接通所述转换开关，以执行所述最末的放电操作，然后重复所述采样操作和所述积分操作并最终执行所述误差消除操作。
附图说明
图1A到1D是电路图，示出了在一个实施例中每个切换开关对应于A/D转换系统最末级环路滤波器每个运行阶段的开/关状态；
图2是电路图，示出了图1A到1D所示的A/D转换系统的第一级环路滤波器；
图3是时间图，示出了图1中所示的最末级环路滤波器的开关的开/关状态切换；以及
图4是示出A/D转换系统的功能方框图。
具体实施方式
根据一个实施例，如图4所示，2-0级联递增型的德耳塔-西格玛(ΔΣ)A/D转换系统17由多级环路滤波器(至少两个滤波器)形成。向加法器1输入输入信号(电压)Vin。将加法器1的输出信号通过放大器2输入到第一级积分器3，放大器2的增益是1/4。将积分器3的输出信号通过放大器4输入到最末级积分器5，放大器4的增益是1。将积分器5的输出信号通过加法器6输入到量化器7。还将积分器3的输入信号Vin和输出信号输入到加法器6，以增加到积分器5的输出信号。在必要时，分别对加法器6的输入信号进行加权和相加。根据量化器7的输出控制D/A转换器(DAC)20的输出信号。D/A转换器20的输出信号被输入到加法器1并从输入信号Vin被减去。
量化器7的量化比特数量例如是1比特。不过它可以是1.5比特、2比特或更多。通过两个串联连接的积分器8和9向加法器10中输入量化器7的输出信号。积分器8、9和加法器10的每个都被配置成数字电路。设置积分器8和9，使得积分器9的比特数大于积分器8的比特数。通过转换开关S8将积分器5的输出信号输入到A/D转换器(ADC)12。将A/D转换器12的输出输入到加法器10。在加法器10中，积分器9的输出形成A/D转换结果的较高位比特，A/D转换器12的输出形成较低位比特。例如，A/D转换器12的转换比特的数量大约为8至10。
在由多个环路滤波器形成的A/D转换系统17中，放大器2和积分器3形成第一级环路滤波器13，放大器4和积分器5形成最末级环路滤波器14。可以在环路滤波器13和14之间提供更多环路滤波器作为中间环路滤波器，其最后一个是用于环路滤波器14的前级环路滤波器。利用图4中放大器4和积分器5的符号将环路滤波器14示为功能块。不过，如图1A到1D所示那样具体配置环路滤波器14。在图1A到1D中，图4中所示的配置的一部分(D/A转换器20等)未示出。
最末级环路滤波器14由最末的运算放大器(最末的放大电路)15、最末电容器Cs、Cf和最末开关S1到S7形成。前一级环路滤波器的输出端子，亦即，在本范例中，第一级环路滤波器13的第一积分器3，通过开关S1和电容器Cs连接到运算放大器15的倒相输入端子(-)。这种倒相输入端子通过电容器Cf和开关S连接到模拟地。运算放大器15的非倒相输入端子(+)连接到模拟地。
电容器Cs的两个端部分别通过开关S2和S4连接到模拟地。开关S1和S2的公共连接点通过开关S7连接到运算放大器15的输出端子(加法器6的输入侧)。电容器Cf和开关S6的公共连接点通过开关S5连接到运算放大器15的输出端子。亦即，积分器5配置有开关式电容器电路。控制开关S1到S7(路径切换开关)和开关S8(转换开关)中的每个开关通过控制电路20而被控制为接通和关断。
如图2所示，第一级环路滤波器13由第一运算放大器(第一放大器电路)16、用于第一采样操作的第一采样电容器Cs1、用于第一积分操作的第一积分电容器Cf1和第一多个切换开关S11到S18形成。运算放大器16的非倒相输入端子(+)连接到模拟地。运算放大器16的倒相输入端子(-)通过开关S11连接到电容器Cs1的一个端部。电容器Cs1的一个端部通过开关S12连接到模拟地。
向电容器Cs1的另一个端部施加多个转换电压信号Vref+(电源电压VDD)、Vcm(VDD/2，与模拟地相同的电势)、Vref-(0V)和输入信号Vin。将转换电压信号Vref+、Vcm和Vref-用作参考电压信号。
运算放大器16的倒相输入端子连接到电容器Cf1的一个端部。运算放大器16的输出端子通过开关17连接到电容器Cf1的另一个端部。电容器Cf1的另一个端部通过开关S18连接到模拟地。除开关S13到S15以外的开关是路径切换开关。
在环路滤波器13中，类似于环路滤波器14，在通过将每个电容器的两端连接到模拟地(Vcm)而对其放电之后，执行第一采样操作。在采样操作中，接通开关S12和S16以将输入信号Vin采样到电容器Cs1。然后接通开关S16，关断开关S12和S16，以开始第一积分操作。根据量化器7的输出将转换信号Vref+、Vref-和Vcm的任一个供应给电容器Cs1的输入侧端子。于是，同时，亦即，并行地执行积分操作和D/A转换操作。这种D/A操作对应于图4中所示的D/A转换器20。在图2中所示的环路滤波器13中，图4中所示的D/A转换器20和加法器1被归入一个开关式电容器电路中。开关S11至S18中的每个开关也通过控制电路20被控制为接通和关断。
如上所述配置的德耳塔-西格玛型A/D转换系统17工作如下。
最末级环路滤波器14具有四个操作阶段，即，最末的重置操作(最末的放电操作)、最末的采样操作、最末的积分操作和误差消除操作。
<重置操作>
如图1A所示，接通开关S2至S4和S6以对电容器Cs和Cf存储的电荷进行放电。在这一重置操作中，同时还重置积分器8、9和环路滤波器13。
<采样操作>
如图1B所示，接通开关S1至S4和S5以利用环路滤波器13的输出信号(要处理的对象信号)为采样电容器Cs充电，由此在电容器Cs中对输出信号采样。此时，积分电容器Cf连接于运算放大器15的倒相输入端子和输出端子之间。于是维持了前一操作阶段(重置操作或积分操作)中的电荷。
<积分操作>
如图1C所示，接通开关S2、S3和S5以向积分电容器Cf传送在采样操作中采样到电容器Cs的电荷，由此对环路滤波器13的输出信号进行积分。利用增益(Cs/Cf倍)对环路滤波器13的输出信号积分。图4的方框图中所示的放大器4的增益1是环路滤波器14的增益。在这里，将电容器Cs和Cf的电容值设置成相等。
电容器Cs和Cf的电容值可以不同。不过，对于相等的电容值，积分操作中环路滤波器14的增益和误差消除操作中环路滤波器14的增益变得大致相等。结果，运算放大器15用于积分操作和误差消除操作所需的诸如带宽和输出信号范围之类的性能要求变得大致相等，且能够减小运算放大器的功耗。
如图3所示，控制电路20交替重复环路滤波器14的采样操作和积分操作多次。在A/D转换周期的末尾，采样操作之后在末尾继之以误差消除操作。
<误差消除操作>
如图1D所示，接通开关S3和S6到S8以向A/D转换器12输入环路滤波器14的输出信号。此时，环路滤波器14的增益为Cf/Cs，这是积分操作增益的倒数。于是，即使在由于电容值变化造成环路滤波器14在采样操作和积分操作中的增益(Cs/Cf)有误差时，也可以消除误差。如上所述完成了A/D转换周期的一个循环。
由误差消除操作消除的误差水平一般取决于从环路滤波器13输出的信号的平均值和交替重复采样操作和积分操作的次数。只要平均值保持相同，由误差消除操作消除的累积误差的最大值就会增大，重复次数增加。交替采样操作和积分操作的重复次数例如是10次或更多。不过，可以基于A/D转换器需要的转换精确度、诸如第一级环路滤波器13(在最末级环路滤波器14之前)的环路滤波器增益的假定误差水平、A/D转换器12的比特数等，设置它。
在此将利用数学方程描述由误差消除操作消除误差的优点。假设在环路滤波器13的重置操作之后，完成“n”次循环的积分操作时输出的信号为VLFout(n)，如下表达完成环路滤波器13的“m”次积分操作时环路滤波器14的输出信号vout。
[方程1]
V out = C s C f &Sigma; n = 1 m V LFout ( n ) . . . ( 1 )
假设电容器Cs和Cf的电容值分别具有误差α和β，如下表达受这种误差影响的环路滤波器14的输出信号Vout'。
[方程2]
V out &prime; = ( C s + &alpha; C f + &beta; ) &Sigma; n = 1 m V LFout ( n ) . . . ( 2 )
于是，电容值误差的影响导致环路滤波器14增益的误差。
如下表达完成误差消除操作之后环路滤波器14的输出信号Vout”。
[方程3]
V out &prime; &prime; = ( C f + &beta; C s + &alpha; ) ( C s + &alpha; C f + &beta; ) &Sigma; n = 1 m V LFout ( n ) = &Sigma; n = 1 m V LFout ( n ) . . . ( 3 )
不论电容值Cs和Cf如何，与环路滤波器13的输出信号VLFout(n)的积分值相关的增益都是1。这样就消除了电容值误差的影响。
根据本实施例，如上所述，在通过环路滤波器13和14传递之后，由量化器7对输入信号Vin进行量化。为环路滤波器14提供有对环路滤波器13的输出信号进行采样的采样电容器Cs，对电容器Cs采样的信号进行积分的积分电容器Cf和路径切换开关S1至S7。
控制电路20控制开关S1至S7的开/关状态，以使得电容器Cs和Cf放电且环路滤波器14重复采样操作和积分操作多次。电容器Cs和Cf在与积分操作时相反的状态下连接到运算放大器15，从而最后执行误差消除操作。接通切换开关S8，以使得A/D转换器12对环路滤波器14的输出信号进行A/D转换。
如果电容器Cs和Cf的电容值有误差，这种误差导致环路滤波器14的增益和输出信号有误差。因此，电容器Cs和Cf在与积分操作时状态相反的状态连接的环路滤波器14的信号被A/D转换器12进行A/D转换，从而产生A/D转换结果的较低位比特。将产生的较低位比特增加到由德耳塔-西格玛转换产生的较高位比特，以输出A/D转换结果，其没有电容值误差的不利效果。A/D转换器12由乃奎斯特A/D转换器形成，其响应于输入的一次采样而输出一个A/D转换结果。与执行过采样的德耳塔-西格玛A/D转换器相比，形成A/D转换器的结构元件的误差一般会对A/D转换结果造成更不利影响。不过，如果A/D转换器12具有大约8到10比特，A/D转换器12一般可能具有充分高的转换精度。只要A/D转换器12的精确度足够高，就可以改进转换的速度或转换的分辨率，而不会影响A/D转换系统17的转换精度。
控制电路20被配置为在最后一次重复的采样操作之后，开始误差消除操作而不执行积分操作。亦即，在量化时，环路滤波器14不进行D/A转换操作(积分操作)，这与专利文献的装置或使用转换信号的环路滤波器13相反。结果，可以通过直接从环路滤波器13输出信号采样状态(采样操作)开始误差消除操作来消除环路滤波器14的增益误差。可以通过由A/D转换器12对环路滤波器14的输出信号进行A/D转换来产生较低位比特。因此，更简化了控制电路20对开关的开/关控制。由于减小了A/D转换所需的周期数，所以可以提高转换速度。此外，可以减小因运算放大器15有限增益造成的误差影响或噪声。
也就是说，根据本实施例的A/D转换系统17是递增型的，其在每次产生一个A/D转换结果时执行重置操作。A/D转换系统17也是级联(混合)配置的德耳塔-西格玛A/D转换器。于是，A/D转换系统17的特征在于，仅在A/D转换周期的最末阶段，向A/D转换器12输入一次滤波器14的输出。结果，仅需要在向A/D转换器12输出环路滤波器14的输出时，执行一次误差消除操作。此外，根据该递增型，在完成A/D转换时，不需要维持环路滤波器14输入信号的积分结果。根据该配置，像在本实施例中那样，不需要环路滤波器14进行D/A转换操作，在最后一次采样操作之后，无需积分操作，立即开始误差消除操作。于是，可以有效率地消除误差而不会增加特殊循环的次数。
即使对于一般级联型德耳塔-西格玛A/D转换系统而言，它不是递增型的且在长时间内连续输入信号，可以通过与递增型类似的方式配置环路滤波器。因此，可以使用与环路滤波器14相似的配置消除误差。不过，在A/D转换周期期间需要连续执行误差消除操作。此外，在执行误差消除操作时，继采样操作之后开始误差消除操作之后，在每次误差消除操作时都需要维持环路滤波器积分结果的积分操作。于是，大大增加了循环次数。
此外，图4中所示的配置是2-0级联递增型(德耳塔-西格玛调制侧的阶数为2)。结果，与使用第一阶德耳塔-西格玛调制的配置相比，它具有更高阶德耳塔-西格玛调制的特征，亦即，受到因运算放大器15增益有限造成的误差影响较小且以更少循环次数提供了高分辨率。此外，由于它还实现了环路滤波器14误差的消除，所以能够容易地增加转换比特的数量。
此外，这样配置A/D转换系统17，以使得环路滤波器13包括采样电容器Cs1和积分电容器Cf1，并通过切换这些电容器的信号通路来执行放电(重置)操作、采样操作和积分操作。配置A/D转换系统17，使得对应于电源电压或地信号的信号Vref+或Vref-能够连接到电容器Cs1的输入侧端子，控制电路20控制每个开关以在放电操作之后相继执行采样操作和积分操作。于是利用这种配置能够执行A/D转换而无需像在环路滤波器14中那样使用与环路滤波器13中电源电压不同电平的转换信号，环路滤波器14不使用转换信号。结果，不需要提供特定调压器并将外部电容器连接到调压器的输出端子。可以将A/D转换系统17的尺寸设计得较小。
根据本实施例，与专利文献相反，在环路滤波器13中不必在积分操作时向所有采样电容器输入转换信号。因此，通过增加在积分操作时不输入转换信号的采样电容器，等效地放大了输入信号，或者等效地减小了转换信号。结果，即使在输入信号Vin的范围窄时，也能够执行A/D转换而不会缩窄转换信号的范围或降低分辨率。
即使像专利文献中那样在积分操作时向所有采样电容器输入转换信号的配置，第二阶德耳塔-西格玛调制器也由环路滤波器13和14形成。因此，自然将输入信号Vin的范围限制到例如电源电压的大约1/2到3/4，以维持环路滤波器整体的稳定性。即使通过例如前级的放大器电路将A/D转换系统17的输入信号范围限制到电源电压的大约1/2到3/4，输入信号的范围也变得相当于A/D转换系统17原本可用的输入信号范围。因此，限制了A/D转换系统17本来能够获得的分辨率，使其不会下降很多。此外，即使输入信号Vin的范围窄于A/D转换系统本来可用的输入范围，与第一阶德耳塔-西格玛调制器相比，也可以将补偿分辨率所需的循环次数增加维持得很小。
本发明不仅限于上文所述和附图所示的实施例，而是可以进行如下变型或变化。
可以根据环路滤波器中使用的运算放大器的输出范围或环路滤波器的配置任意改变放大器2和4的增益。可以根据个体设计任意改变积分器8，9和A/D转换器12的比特数。可以利用十中抽一滤波器替代积分器8和9。
环路滤波器13和14的信号的传输形式可以是单端的或完全差分的。
可以在2-0或更高阶的级联型(混合类型)中配置环路滤波器。如果环路滤波器阶数为2或更高，像图2中所示的环路滤波器13那样，仅需要并行执行积分操作和D/A转换操作的环路滤波器在包括至少第一级的一个环路滤波器中。量化器的量化比特数可以是多个比特(包括1.5个比特)。

Claims (3)

1.一种A/D转换系统，包括：
多个环路滤波器(13，14)，所述多个环路滤波器(13，14)至少包括第一级环路滤波器(13)和最末级环路滤波器(14)，输入信号被输入到所述第一级环路滤波器(13)，并且前级环路滤波器的输出信号被输入到最末级环路滤波器(14)作为待处理的对象信号；
量化器(7)，所述量化器(7)连接到所述最末级环路滤波器；以及
A/D转换器(12)，所述A/D转换器(12)通过最末的转换开关(S8)连接到所述最末级环路滤波器，以使得基于所述量化器的输出形成较高位比特并由所述A/D转换器的输出形成较低位比特，
其中，所述最末级环路滤波器(14)包括：
用于对所述对象信号进行采样的最末的采样电容器(Cs)；
用于对由所述最末的采样电容器采样的所述对象信号进行积分的最末的积分电容器(Cf)；
用于以增益放大所述对象信号的最末的放大器电路(15)，所述增益由所述最末的采样电容器的电容值与所述最末的积分电容器的电容值之间的比率确定；
最末的多个路径切换开关(S1到S7)，所述最末的多个路径切换开关(S1到S7)被布置为在用于最末的放电操作、最末的采样操作、最末的积分操作和误差消除操作的信号路径上进行切换；以及
控制电路(20)，所述控制电路(20)用于控制所述最末的转换开关和所述最末的多个路径切换开关的开/关状态，
所述控制电路针对所述最末的放电操作而将所述最末的采样电容器和所述最末的积分电容器中的每一个电容器的两个端部都连接到模拟地，
所述控制电路针对所述最末的采样操作而将所述最末的采样电容器的一个端部连接到所述前级环路滤波器的输出且将所述最末的采样电容器的另一个端部连接到所述模拟地，由此在所述最末的采样电容器中对所述对象信号采样，
所述控制电路针对所述最末的积分操作而将所述最末的采样电容器的所述一个端部连接到所述模拟地，将所述最末的采样电容器的所述另一个端部连接到所述最末的放大器电路的输入端子，将所述最末的积分电容器的一个端部连接到所述最末的放大器电路的所述输入端子，并将所述最末的采样电容器的另一个端部连接到所述最末的放大器电路的输出端子，由此维持输入到所述最末的采样电容器的所述对象信号的积分结果，
所述控制电路针对所述误差消除操作而将所述最末的采样电容器的所述一个端部连接到所述最末的放大器电路的所述输出端子，将所述最末的采样电容器的所述另一个端部连接到所述最末的放大器电路的所述输入端子，将所述最末的积分电容器的所述一个端部连接到所述最末的放大器电路的所述输入端子，并将所述最末的积分电容器的所述另一个端部连接到所述模拟地，由此消除所述最末的采样电容器和所述最末的积分电容器的电容值的误差，并从所述最末的放大器电路的所述输出端子输出所述最末级环路滤波器的输出信号，并且
所述控制电路在控制所述最末的多个路径切换开关之后接通所述最末的转换开关，以执行所述最末的放电操作，然后重复所述最末的采样操作和所述最末的积分操作并最终执行所述误差消除操作。
2.根据权利要求1所述的A/D转换系统，其中：
所述控制电路(20)在重复所述最末的采样操作和所述最末的积分操作时，在所述最末的采样操作之后开始所述误差消除操作而不进行最末的积分操作。
3.根据权利要求1或2所述的A/D转换系统，其中，所述第一级环路滤波器包括：
用于对所述输入信号进行采样的第一采样电容器(Cs1)；
用于对由所述第一采样电容器采样的所述输入信号进行积分的第一积分电容器(Cf1)；
用于以增益放大输入信号的第一放大器电路(16)，所述增益由所述第一采样电容器的电容值与所述第一积分电容器的电容值之间的比率确定；
第一多个路径切换开关(S11，S12，S16到S18)，所述第一多个路径切换开关(S11，S12，S16到S18)被布置为在用于所述第一采样电容器和所述第一积分电容器的第一放电操作、所述第一采样电容器的第一采样操作、以及与所述第一积分操作一起的D/A转换操作的信号路径上进行切换；以及
第一多个转换开关(S13到S15)，所述第一多个转换开关(S13到S15)被布置为将对应于电源电压信号的转换信号连接到所述第一采样电容器的输入侧端子中的至少一个端子，
通过将所述第一采样电容器和所述第一积分电容器中的每一个电容器的两个端部都连接到所述模拟地来执行所述第一放电操作，
通过将所述输入信号施加给所述采样电容器的一个端部并将所述采样电容器的另一个端部连接到所述模拟地由此在所述采样电容器中对所述输入信号采样来执行所述第一采样操作，
通过将所述第一采样电容器的至少所述一个端部连接到D/A转换信号，将所述第一采样电容器的所述另一个端部连接到所述第一放大器电路，将所述第一采样电容器的未连接到所述D/A转换信号的一个端部连接到所述模拟地，将所述第一采样电容器的所述另一个端部连接到所述第一放大器电路的输入端子，将所述第一积分电容器的一个端部连接到所述第一放大器电路的所述输入端子，并将所述第一采样电容器的所述另一个端部连接到所述第一积分电容器的输出端子，由此对输入到所述第一采样电容器的信号进行积分来执行所述D/A转换操作，
所述控制电路20控制所述第一多个路径切换开关和所述第一转换开关以在执行所述第一放电操作之后，执行所述第一采样操作和与所述第一积分操作一起的所述D/A转换操作。
CN201410482606.3A 2013-09-20 2014-09-19 A/d转换系统 Active CN104467841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-195433 2013-09-20
JP2013195433A JP5811153B2 (ja) 2013-09-20 2013-09-20 Ａ／ｄ変換装置

Publications (2)

Publication Number Publication Date
CN104467841A true CN104467841A (zh) 2015-03-25
CN104467841B CN104467841B (zh) 2019-01-08

Family

ID=52690483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410482606.3A Active CN104467841B (zh) 2013-09-20 2014-09-19 A/d转换系统

Country Status (3)

Country Link
US (1) US9071259B2 (zh)
JP (1) JP5811153B2 (zh)
CN (1) CN104467841B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347248A (zh) * 2017-01-23 2018-07-31 上海贝岭股份有限公司 采样保持电路
CN111245438A (zh) * 2020-02-14 2020-06-05 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831864B2 (en) * 2014-05-30 2017-11-28 Cypress Semiconductor Corporation Programmable switched capacitor block
US9998105B2 (en) 2014-05-30 2018-06-12 Cypress Semiconductor Corporation Programmable switched capacitor block
US9800262B1 (en) * 2016-09-07 2017-10-24 Analog Devices Global Precision low noise continuous time sigma delta converter
JP7124653B2 (ja) * 2018-11-13 2022-08-24 株式会社デンソー Δς変調器、δς変調型ａ／ｄ変換器およびインクリメンタルδς変調型ａ／ｄ変換器
JP7176369B2 (ja) * 2018-11-20 2022-11-22 株式会社デンソー Ａ／ｄ変換器
US20240039554A1 (en) * 2022-07-29 2024-02-01 Cisco Technology, Inc. Error cancellation delta-sigma dac with an inverting amplifier-based filter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067455A (zh) * 2008-03-31 2011-05-18 松下电器产业株式会社 流水线a/d转换器
CN102204107A (zh) * 2008-10-30 2011-09-28 三美电机株式会社 逐次逼近型ad转换电路
CN102484479A (zh) * 2009-09-04 2012-05-30 富士通株式会社 开关电容电路以及ad转换电路
CN102751988A (zh) * 2011-04-20 2012-10-24 索尼公司 模拟数字转换器和信号处理系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101206A (en) 1989-12-05 1992-03-31 Hewlett-Packard Company Integrating analog to digital converter
SE502900C2 (sv) 1994-11-01 1996-02-19 Foersvarets Forskningsanstalt Analog-till-digitalomvandlare och sensoranordning innefattande sådan
US5936562A (en) 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
US6300892B2 (en) * 1998-07-07 2001-10-09 Infineon Technologies Ag Linearized multibit digital/analog converter and its use in a multibit delta-sigma analog/digital converter
US7129866B2 (en) * 2004-06-10 2006-10-31 Nordic Semiconductor Asa Method and apparatus for operating a delta sigma ADC circuit
US7289054B1 (en) 2006-06-13 2007-10-30 Toyota Jidosha Kabushiki Kaisha Parallel oversampling algorithmic A/D converter and method of using the same
US7362252B1 (en) * 2007-01-25 2008-04-22 Mstar Semiconductor, Inc. Bandwidth tunable sigma-delta ADC modulator
KR101565967B1 (ko) 2008-04-21 2015-11-06 삼성전자주식회사 시그마-델타 아날로그-디지털 변환 방법과 그 장치
JP5198427B2 (ja) * 2009-12-29 2013-05-15 ザインエレクトロニクス株式会社 シグマデルタ変調器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067455A (zh) * 2008-03-31 2011-05-18 松下电器产业株式会社 流水线a/d转换器
CN102204107A (zh) * 2008-10-30 2011-09-28 三美电机株式会社 逐次逼近型ad转换电路
CN102484479A (zh) * 2009-09-04 2012-05-30 富士通株式会社 开关电容电路以及ad转换电路
CN102751988A (zh) * 2011-04-20 2012-10-24 索尼公司 模拟数字转换器和信号处理系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347248A (zh) * 2017-01-23 2018-07-31 上海贝岭股份有限公司 采样保持电路
CN108347248B (zh) * 2017-01-23 2023-03-24 上海贝岭股份有限公司 采样保持电路
CN111245438A (zh) * 2020-02-14 2020-06-05 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器
CN111245438B (zh) * 2020-02-14 2022-05-20 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器

Also Published As

Publication number Publication date
US9071259B2 (en) 2015-06-30
JP2015061269A (ja) 2015-03-30
JP5811153B2 (ja) 2015-11-11
CN104467841B (zh) 2019-01-08
US20150084798A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
CN104467841A (zh) A/d 转换系统
US10790851B2 (en) Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter
US10340932B2 (en) Techniques for power efficient oversampling successive approximation register
CN100568737C (zh) 以低通滤波器为基础的三角积分调制器
KR101690564B1 (ko) 스위치형 커패시터 시그마-델타 변조기를 위한 2 단계 이득 교정과 스케일링 방식
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
JP3143567B2 (ja) デルタシグマ変調器
US7388533B2 (en) Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
CN102067457B (zh) 积分器、谐振器以及过采样a/d转换器
CN104247272A (zh) Δς调制器以及δς型a/d变换器
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
US8643524B1 (en) Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths
US20050052300A1 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
CN102983865A (zh) A/d转换器
US9077373B1 (en) Analog-to-digital conversion apparatus
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
CN105027448B (zh) 多电平电容性dac
EP2413499B1 (en) Switched capacitor circuit
JP2977643B2 (ja) アナログ‐ディジタル変換器
US10819360B2 (en) Delta-sigma modulator, delta-sigma modulation type A/D converter and incremental delta-sigma modulation type A/D converter
US6628217B1 (en) Signal scaling scheme for a delta sigma modulator
CN101621298A (zh) 一种能提高信噪比的δ-σ调制器
TWI437826B (zh) 共享之交換電容式積分器及三角積分調變器及其運作方法
WO2017208635A1 (ja) Ａ／ｄ変換器
CN102483794A (zh) 积分器及包括该积分器的过抽样a/d转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant