CN110336565A - 一种输入范围可调的低失调Sigma-delta调制器 - Google Patents
一种输入范围可调的低失调Sigma-delta调制器 Download PDFInfo
- Publication number
- CN110336565A CN110336565A CN201910540380.0A CN201910540380A CN110336565A CN 110336565 A CN110336565 A CN 110336565A CN 201910540380 A CN201910540380 A CN 201910540380A CN 110336565 A CN110336565 A CN 110336565A
- Authority
- CN
- China
- Prior art keywords
- input signal
- reference voltage
- module
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/488—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control
- H03M3/49—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及数字信号处理技术领域，具体公开了一种输入范围可调的低失调Sigma‑delta调制器，包括输入信号采样模块、参考电压采样模块一、参考电压采样模块二、输入信号范围调整模块一、输入信号范围调整模块二、积分模块和比较模块；所述输入信号范围调整模块一和输入信号范围调整模块二分别连接输入信号采样模块，所述输入信号采样模块连接积分模块，所述积分模块连接比较模块，所述参考电压采样模块一的两端分别连接积分模块和比较模块，所述参考电压采样模块二的两端分别连接积分模块和比较模块，本发明无需额外增加PGA的电路，能够有效的节省芯片的面积和功效，具有低失调的特点。
Description
技术领域
本发明涉及数字信号处理技术领域，尤其涉及一种输入范围可调的低失调Sigma-delta调制器。
背景技术
随着科学技术的飞速发展，数字信号处理技术越来越广泛的应用在各种科学和日常生活领域。数字系统处理的信号为数字信号，然而自然界中的信号，如温度、压力、速度、声音等这些在工业检测控制和生活中经常见到用到的物理量都是连续变化的模拟信号。为了使数字系统能够对这些模拟信号进行处理，就需要实现模拟和数字之间的相互转换，模数转换器(ADC)成为模拟系统与数字系统连接的关键部件。
常见的ADC结构为奈奎斯特速率ADC和过采样ADC两类，奈奎斯特速率ADC包括流水线结构、全并行结构、逐次逼近结构以及双斜结构等，对于流水线结构、全并行结构和逐次逼近结构这几种ADC结构能够实现较高的转换速度，但其转换精度取决于电路中电阻和电容的匹配程度，若要达到较高的转换精度，需要消耗较大的功耗和芯片面积；而对于双斜结构的ADC，由于其转换速度受到限制，通常只用于传感器直流信号的检测。对于直流、低频以及中频信号而言，过采样速率的Σ-Δ(Sigma-delta)ADC结构在转换速度、功耗、精度与芯片面积方面能够得到较好的折中。Σ-ΔADC结构由模拟调制器和数字滤波器组成，首先由模拟调制器将电路噪声调制到了信号带宽以外的高频处，再通过数字滤波器进行降采样处理，将这些高频噪声滤掉。因此，Σ-ΔADC对模拟电路部分的匹配性、线性度等要求大大降低，宽松的模拟电路设计要求在数字电路部分得以补偿。
伴随着传感器技术和音视频信号处理技术的发展，在强大的市场需求下，Σ-ΔADC也迅速发展成熟，被广泛用于工业测量、通信和音视频信号处理等领域。由于每一种自然界模拟信号都有各自的幅度范围，因此，经前端低噪声运放或者经过电荷积分器后的信号幅度也会有较大的差异。常见的Σ-ΔADC其量化输入范围是固定不变的，因此经初步放大后的信号需要可编程增益放大器(PGA)进行幅度调整后再传递给ADC，但这种结构需增加一个PGA电路，需要一个额外的运算放大器和采样、反馈电容及采样开关，增加了电路复杂度、功耗和面积。
发明内容
针对上述技术问题，本发明提供了一种输入范围可调的低失调Sigma-delta调制器，无需额外增加PGA的电路，能够有效的节省芯片的面积和功效，具有低失调的特点。
为了解决上述技术问题，本发明提供的具体方案如下：
一种输入范围可调的低失调Sigma-delta调制器，包括输入信号采样模块、参考电压采样模块一、参考电压采样模块二、输入信号范围调整模块一、输入信号范围调整模块二、积分模块和比较模块；
所述输入信号范围调整模块一和输入信号范围调整模块二分别连接输入信号采样模块所述输入信号采样模块连接积分模块，所述积分模块连接比较模块，所述参考电压采样模块一的两端分别连接积分模块和比较模块，所述参考电压采样模块二的两端分别连接积分模块和比较模块。
可选的，所述输入信号采样模块包括输入信号采样单元一和输入信号采样单元二；
所述输入信号采样单元一连接输入信号范围调整模块一和积分模块；
所述输入信号采样单元二连接输入信号范围调整模块二和积分模块。
可选的，所述输入信号采样单元一包括输入信号采样开关一、输入信号采样开关二和输入信号采样电容一；所述输入信号采样电容一的一端同时连接输入信号采样开关一和输入信号采样开关二，所述输入信号采样电容一的另一端连接积分模块；
所述输入信号采样单元二包括输入信号采样开关三、输入信号采样开关四和输入信号采样电容二；
所述输入信号采样电容二的一端同时连接输入信号采样开关三和输入信号采样开关四，所述输入信号采样电容二的另一端连接积分模块；
所述输入信号采样开关一和输入信号采样开关四分别连接输入信号Vin﹢，所述输入信号采样开关二和输入信号采样开关三分别连接输入信号Vin﹣；
所述输入信号采样开关一和输入信号采样开关三受时钟信号clk2的控制，所述输入信号采样开关二和输入信号采样开关四受时钟信号clk1的控制。
可选的，所述输入信号范围调整模块一包括并联连接的输入信号调整单元一、输入信号调整单元二和输入信号调整单元三，通过改变输入信号采样电容一的电容值，来调整输入信号范围。
可选的，所述输入信号调整单元一包括串联连接的输入信号调整开关一、输入信号调整电容一和输入信号调整开关二；
所述输入信号调整单元二包括串联连接的输入信号调整开关三、输入信号调整电容二和输入信号调整开关四；
所述输入信号调整单元三包括串联连接的输入信号调整开关五、输入信号调整电容三和输入信号调整开关六。
可选的，所述参考电压采样模块一包括参考电压采样单元一、参考电压采样单元二和反馈信号采样电容一，所述反馈信号采样电容一的一端同时连接参考电压采样单元一和参考电压采样单元二，反馈信号采样电容一的另一端连接积分模块。
可选的，所述参考电压采样单元一包括参考电压采样开关一、参考电压采样开关二和参考电压采样开关三，所述参考电压采样开关三的一端同时连接参考电压采样开关一和参考电压采样开关二；参考电压采样开关三的另一端连接反馈信号采样电容一；
所述参考电压采样单元二包括参考电压采样开关四、参考电压采样开关五和参考电压采样开关六，所述参考电压采样开关六的一端同时连接参考电压采样开关四和参考电压采样开关五，参考电压采样开关六的另一端连接反馈信号采样电容一；
所述参考电压采样开关一和参考电压采样开关五分别连接输入信号Vref﹢，所述参考电压采样开关二和参考电压采样开关四分别连接输入信号Vref﹣；
所述参考电压采样开关一和参考电压采样开关四受信号comn的控制，所述参考电压采样开关二和参考电压采样开关五受信号comp的控制，所述参考电压采样开关三受时钟信号clk2的控制，所述参考电压采样开关六受时钟信号clk1的控制，将输入信号采样模块中的输入信号采样电容一和输入信号采样电容二，分别与反馈信号采样电容一分开，这样可以灵活的调整输入信号采样电容一和输入信号采样电容二的电容值，用以调整输入电压范围，而不影响参考电压的采样。
可选的，所述积分模块包括运算放大器OPA、积分开关一、积分开关二、积分开关三、积分开关四、积分电容一和积分电容二；
所述积分开关二串联连接积分电容一，且与积分开关一同时并联于运算放大器OPA两端；
所述积分开关四串联连接积分电容二，且与积分开关三同时并联于运算放大器OPA两端。
可选的，所述比较模块包括比较器COMP，积分模块的输出作为比较器COMP的两个输入端，比较器COMP对积分模块的正负输出端进行比较，产生1bit数字码流，该输出既用来控制参考电压采样模块一和二，也是调制器的输出。
与现有技术相比，本发明的有益效果在于：本发明无需额外增加PGA的电路，能够有效的节省芯片的面积和功效，具有低失调的特点。
附图说明
图1为本发明实施例中提供的调制器的具体电路图。
图2为本发明实施例中提供的简化后的积分器电路图。
其中，101为输入信号采样模块；101-1为输入信号采样开关一；101-2为输入信号采样开关二；101-3为输入信号采样开关三；101-4为输入信号采样开关四；101-5为输入信号采样电容一；101-6为输入信号采样电容二；201为参考电压采样模块一；201-1为参考电压采样开关一；201-2为参考电压采样开关二；201-3为参考电压采样开关四；201-4为参考电压采样开关五；201-5为参考电压采样开关三；201-6为参考电压采样开关六；201-7为反馈信号采样电容一；202为参考电压采样模块二；202-1为参考电压采样开关七；202-2为参考电压采样开关八；202-3为参考电压采样开关十；202-4为参考电压采样开关十一；202-5为参考电压采样开关九；202-6为参考电压采样开关十二；202-7为反馈信号采样电容二；301为输入信号范围调整模块一；301-1为输入信号调整开关一；301-2为输入信号调整开关二；301-3为输入信号调整电容一；301-4为输入信号调整开关三；301-5为输入信号调整开关四；301-6为输入信号调整电容二；301-7为输入信号调整开关五；301-8为输入信号调整开关六；301-9为输入信号调整电容三；302为输入信号范围调整模块二；302-10为输入信号调整开关七；302-11为输入信号调整开关八；302-12为输入信号调整电容四；302-13为输入信号调整开关九；302-14为输入信号调整开关十；302-15为输入信号调整电容五；302-16为输入信号调整开关十一；302-17为输入信号调整开关十二；302-18为输入信号调整电容六；401为积分模块；401-1为积分开关一；401-2为积分开关二；401-3为积分电容一；401-4为积分开关三；401-5为积分开关四；401-6为积分电容二；401-7为运算放大器OPA；501为比较模块。
具体实施方式
为了详细说明本发明的技术方案，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
例如，一种输入范围可调的低失调Sigma-delta调制器，包括输入信号采样模块、参考电压采样模块一、参考电压采样模块二、输入信号范围调整模块一、输入信号范围调整模块二、积分模块和比较模块；所述输入信号范围调整模块一和输入信号范围调整模块二分别连接输入信号采样模块所述输入信号采样模块连接积分模块，所述积分模块连接比较模块，所述参考电压采样模块一的两端分别连接积分模块和比较模块，所述参考电压采样模块二的两端分别连接积分模块和比较模块。
本实施例无需额外增加PGA的电路，能够有效的节省芯片的面积和功效，具有低失调的特点。
在一些实施例中，如图1所示，提供一种输入范围可调的低失调Sigma-delta调制器，包括输入信号采样模块101、参考电压采样模块一201、参考电压采样模块二202、输入信号范围调整模块一301、输入信号范围调整模块二302、积分模块401和比较模块501；所述输入信号范围调整模块一301和输入信号范围调整模块二302分别连接输入信号采样模块101，所述输入信号采样模块101连接积分模块401，所述积分模块401连接比较模块501，所述参考电压采样模块一201的两端分别连接积分模块401和比较模块501，所述参考电压采样模块二202的两端分别连接积分模块401和比较模块501。
具体的，参考电压采样模块一和参考电压采样模块二均分别连接积分模块和比较模块，与输入信号采样模块分开，使得在调整输入电压范围时，不会影响参考电压的采样，相比于传统的Σ-Δ调制器前加可编程增益放大器来调整输入电压范围方的方式，本发明可节省很大的芯片面积，降低电路复杂度以及功耗。比较模块对积分模块的正负输出端进行比较，产生1bit数字码流，该输出既用来控制参考电压采样模块一和二，也是调制器的输出。
在一些实施例中，所述输入信号采样模块101包括输入信号采样单元一和输入信号采样单元二；所述输入信号采样单元一连接输入信号范围调整模块一301和积分模块401；所述输入信号采样单元二连接输入信号范围调整模块二302和积分模块401。
具体的，所述输入信号采样单元一包括输入信号采样开关一101-1、输入信号采样开关二101-2和输入信号采样电容一101-5；所述输入信号采样电容一101-5的一端同时连接输入信号采样开关一101-1和输入信号采样开关二101-2，所述输入信号采样电容一101-5的另一端连接积分模块401；所述输入信号采样单元二包括输入信号采样开关三101-3、输入信号采样开关四101-4和输入信号采样电容二101-6；所述输入信号采样电容二101-6的一端同时连接输入信号采样开关三101-3和输入信号采样开关四101-4，所述输入信号采样电容二101-6的另一端连接积分模块401；所述输入信号采样开关一101-1和输入信号采样开关四101-4分别连接输入信号Vin﹢，所述输入信号采样开关二101-2和输入信号采样开关三101-3分别连接输入信号Vin﹣；所述输入信号采样开关一101-1和输入信号采样开关三101-3受时钟信号clk2的控制，所述输入信号采样开关二101-2和输入信号采样开关四101-4受时钟信号clk1的控制。在时钟信号clk1和clk2的作用下，第一次采样和第二次采样的输入信号相反，达到斩波稳定的作用。
在一些实施例中，所述输入信号范围调整模块一301包括并联连接的输入信号调整单元一、输入信号调整单元二和输入信号调整单元三，通过改变输入信号采样电容一的电容值，来调整输入信号范围。
具体的，所述输入信号调整单元一包括串联连接的输入信号调整开关一301-1、输入信号调整电容一301-3和输入信号调整开关二301-2；所述输入信号调整单元二包括串联连接的输入信号调整开关三301-4、输入信号调整电容二301-6和输入信号调整开关四301-5；所述输入信号调整单元三包括串联连接的输入信号调整开关五301-7、输入信号调整电容三301-9和输入信号调整开关六301-8。输入信号调整开关一301-1、输入信号调整开关二301-2、输入信号调整开关三301-4、输入信号调整开关四301-5、输入信号调整开关五301-7和输入信号调整开关六301-8用于控制与输入信号采样电容一101-5并联的电容值，通过改变输入信号采样电容值，来调整输入信号范围。
同理的，输入信号范围调整模块二302包括并联连接的输入信号调整单元四、输入信号调整单元五和输入信号调整单元六，通过改变输入信号采样电容二的电容值，来调整输入信号范围。
具体的，所述输入信号调整单元四包括串联连接的输入信号调整开关七302-10、输入信号调整电容四302-12和输入信号调整开关八302-11；所述输入信号调整单元五包括串联连接的输入信号调整开关九302-13、输入信号调整电容五302-15和输入信号调整开关十302-14；所述输入信号调整单元六包括串联连接的输入信号调整开关十一302-16、输入信号调整电容六302-18和输入信号调整开关十二302-17。输入信号调整开关七302-10、输入信号调整开关八302-11、输入信号调整开关九302-13、输入信号调整开关十302-14、输入信号调整开关十一302-16和输入信号调整开关十二302-17用于控制与输入信号采样电容二101-6并联的电容值，通过改变输入信号采样电容值，来调整输入信号范围。
在一些实施例中，所述参考电压采样模块一201包括参考电压采样单元一、参考电压采样单元二和反馈信号采样电容一201-7，所述反馈信号采样电容一201-7的一端同时连接参考电压采样单元一和参考电压采样单元二，反馈信号采样电容一201-7的另一端连接积分模块401。
具体的，所述参考电压采样单元一包括参考电压采样开关一201-1、参考电压采样开关二201-2和参考电压采样开关三201-5，所述参考电压采样开关三201-5的一端同时连接参考电压采样开关一201-1和参考电压采样开关二201-2，参考电压采样开关三201-5的另一端连接反馈信号采样电容一201-7；所述参考电压采样单元二包括参考电压采样开关四201-3、参考电压采样开关五201-4和参考电压采样开关六201-6，所述参考电压采样开关六201-6的一端同时连接参考电压采样开关四201-3和参考电压采样开关五201-4，参考电压采样开关六201-6的另一端连接反馈信号采样电容一201-7；所述参考电压采样开关一201-1和参考电压采样开关五201-4分别连接输入信号Vref﹢，所述参考电压采样开关二201-2和参考电压采样开关四201-3分别连接输入信号Vref﹣；所述参考电压采样开关一201-1和参考电压采样开关四201-3受信号comn的控制，所述参考电压采样开关二201-2和参考电压采样开关五201-4受信号comp的控制，所述参考电压采样开关三201-5受时钟信号clk2的控制，所述参考电压采样开关六201-6受时钟信号clk1的控制，并与每一次输入采样时钟相反。
同理的，所述参考电压采样模块二202包括参考电压采样单元三、参考电压采样单元四和反馈信号采样电容二202-7，所述反馈信号采样电容二202-7的一端同时连接参考电压采样单元三和参考电压采样单元四，反馈信号采样电容二202-7的另一端连接积分模块401。
具体的，所述参考电压采样单元三包括参考电压采样开关七202-1、参考电压采样开关八202-2和参考电压采样开关九202-5，所述参考电压采样开关九202-5的一端同时连接参考电压采样开关七202-1和参考电压采样开关八202-2，参考电压采样开关九202-5的另一端连接反馈信号采样电容二202-7；所述参考电压采样单元四包括参考电压采样开关十202-3、参考电压采样开关十一202-4和参考电压采样开关十二202-6，所述参考电压采样开关十二202-6的一端同时连接参考电压采样开关十202-3和参考电压采样开关十一202-4，参考电压采样开关十二202-6的另一端连接反馈信号采样电容二202-7；所述参考电压采样开关七202-1和参考电压采样开关十一202-4分别连接输入信号Vref﹢，所述参考电压采样开关八202-2和参考电压采样开关十202-3分别连接输入信号Vref﹣；所述参考电压采样开关八202-2和参考电压采样开关十一202-4受信号comn的控制，所述参考电压采样开关七202-1和参考电压采样开关十202-3受信号comp的控制，所述参考电压采样开关十二202-6受时钟信号clk2的控制，所述参考电压采样开关九202-5受时钟信号clk1的控制，并与每一次输入采样时钟相反。
在一些实施例中，所述积分模块401包括运算放大器OPA401-7、积分开关一401-1、积分开关二401-2、积分开关三401-4、积分开关四401-5、积分电容一401-3和积分电容二401-6；所述积分开关二401-2串联连接积分电容一401-3，且与积分开关一401-1同时并联于运算放大器OPA401-7两端；所述积分开关四401-5串联连接积分电容二401-6，且与积分开关三401-4同时并联于运算放大器OPA401-7两端。所述比较模块501包括比较器COMP。积分模块的输出作为比较器COMP的两个输入端，比较器COMP对积分模块的正负输出端进行比较，产生1bit数字码流，该输出既用来控制参考电压采样模块一和二，也是调制器的输出。
积分器是Σ-Δ调制器的基础，其精度决定了ADC的转换精度，在一些实施例中，本发明的积分器的电路可简化为如图2所示，其具体实施过程如下：clk1相时，运算放大器OPA两端短接在一起，均为共模电平Vcm，运算放大器OPA输入端1和2点的电荷可表示为：
Q1＝(Vcm-Vin+)CS，
Q2＝(Vcm-Vin-)CS，
此时，clk2断开，积分电容一和积分电容二电荷保持不变。当clk2变为高电平，clk1为低电平时，
Q1＝(Vcm-Vin+)CS＝(V1-Vin-)CS+(V1-Vout-)CI，
Q2＝(Vcm-Vin-)CS＝(V2-Vin+)CS+(V2-Vout+)CI，
其中，V1和V2分别是运算放大器OPA的两个输入端，在运算放大器OPA的作用下，V1＝V2，上述两式相减，可得：
(Vout+-Vout-)CI＝2(Vin--Vin+)CS，
即，
因此，该积分器的输出，是在clk1相时，为共模电平Vcm，而在clk2相时，的量增加。
在电路内部存在很多失调误差来源，如运算放大器输入器件之间的不匹配，采样开关关闭时刻采样电容上的电荷注入以及EMI辐射干扰等。Σ-Δ调制器中的各种放大器带来的失调可以通过本地斩波或者自稳零放大器来消除，解决方案是对ADC内部的整个模拟信号通路进行斩波，这样可以消除任何失调和低频噪声，获得极地的失调误差和漂移。
在该示例中，对输入信号在clk1和clk2时钟交叉采样即采用了以上斩波方案，其失调和低频噪声消除分析如下：
若在运算放大器OPA输入正端存在Voff的失调电压，在clk1相时，Q1和Q2可表示为：
Q1＝(Voff+Vcm-Vin+)CS，
Q2＝(Vcm-Vin-)CS，
当clk2变为高电平，clk1变为低电平时：
Q1＝(Voff+Vcm-Vin+)CS＝(Voff+V1-Vin-)CS+(Voff+V1-Vout-)CI，
Q2＝(Vcm-Vin-)CS＝(V2-Vin+)CS+(V2-Vout+)CI，
并且V1＝V2，
将上述Q1和Q2两式相减可得，
由于运算放大器OPA的增益A是一个非常大的值，因此，Voff的影响可以消除掉。
在图1所示的调制器积分模块的输出如下式所示，其中Di表示比较器的输出，其值为1或者-1，由该式可以看出，该调制器的输入信号范围可以通过调整输入信号采样电容一101-5和输入信号采样电容二101-6的值即可，调整方法就是通过输入信号范围调整模块一301在输入信号调整开关一301-1、输入信号调整开关二301-2、输入信号调整开关三301-4、输入信号调整开关四301-5、输入信号调整开关五301-7和输入信号调整开关六301-8控制下并联进电容和通过输入信号范围调整模块二302在输入信号调整开关七302-10、输入信号调整开关八302-11、输入信号调整开关九302-13、输入信号调整开关十302-14、输入信号调整开关十一302-16和输入信号调整开关十二302-17控制下并联进电容。
与传统的Σ-Δ调制器不同，在该示例中，输入信号采样模块中的输入信号采样电容一、输入信号采样电容二与参考电压采样模块一中的反馈信号采样电容一、参考电压采样模块二中的反馈信号采样电容二是分开的，这样可以灵活调整输入信号采样电容一、输入信号采样电容二的电容值，用以调整输入电压范围，而不影响参考电压的采样，相比与于传统的Σ-Δ调制器前加可编程增益放大器来调整输入电压范围的方式，本实施例可节省很大的芯片面积，降低电路复杂度和功耗，且本示例中采用了斩波稳定的方法用以消除失调和电容噪声影响，提高电路精度，且本示例中所提到的电路既可以作为多级调制器的第一级，也可以直接接计数器构成1级Σ-ΔADC。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围，因此，本发明的保护范围应以所附权利要求为准。
Claims (9)
1.一种输入范围可调的低失调Sigma-delta调制器，其特征在于，包括输入信号采样模块（101）、参考电压采样模块一（201）、参考电压采样模块二（202）、输入信号范围调整模块一（301）、输入信号范围调整模块二（302）、积分模块（401）和比较模块（501）；
所述输入信号范围调整模块一（301）和输入信号范围调整模块二（302）分别连接输入信号采样模块（101），所述输入信号采样模块（101）连接积分模块（401），所述积分模块（401）连接比较模块（501），所述参考电压采样模块一（201）的两端分别连接积分模块（401）和比较模块（501），所述参考电压采样模块二（202）的两端分别连接积分模块（401）和比较模块（501）。
2.根据权利要求1所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述输入信号采样模块（101）包括输入信号采样单元一和输入信号采样单元二；
所述输入信号采样单元一连接输入信号范围调整模块一（301）和积分模块（401）；
所述输入信号采样单元二连接输入信号范围调整模块二（302）和积分模块（401）。
3.根据权利要求2所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述输入信号采样单元一包括输入信号采样开关一（101-1）、输入信号采样开关二（101-2）和输入信号采样电容一（101-5）；所述输入信号采样电容一（101-5）的一端同时连接输入信号采样开关一（101-1）和输入信号采样开关二（101-2），所述输入信号采样电容一（101-5）的另一端连接积分模块（401）；
所述输入信号采样单元二包括输入信号采样开关三（101-3）、输入信号采样开关四（101-4）和输入信号采样电容二（101-6）;
所述输入信号采样电容二（101-6）的一端同时连接输入信号采样开关三（101-3）和输入信号采样开关四（101-4），所述输入信号采样电容二（101-6）的另一端连接积分模块（401）；
所述输入信号采样开关一（101-1）和输入信号采样开关四（101-4）分别连接输入信号Vin﹢，所述输入信号采样开关二（101-2）和输入信号采样开关三（101-3）分别连接输入信号Vin﹣；
所述输入信号采样开关一（101-1）和输入信号采样开关三（101-3）受时钟信号clk2的控制，所述输入信号采样开关二（101-2）和输入信号采样开关四（101-4）受时钟信号clk1的控制。
4.根据权利要求1所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述输入信号范围调整模块一（301）包括并联连接的输入信号调整单元一、输入信号调整单元二和输入信号调整单元三。
5.根据权利要求4所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述输入信号调整单元一包括串联连接的输入信号调整开关一（301-1）、输入信号调整电容一（301-3）和输入信号调整开关二（301-2）；
所述输入信号调整单元二包括串联连接的输入信号调整开关三（301-4）、输入信号调整电容二（301-6）和输入信号调整开关四（301-5）；
所述输入信号调整单元三包括串联连接的输入信号调整开关五（301-7）、输入信号调整电容三（301-9）和输入信号调整开关六（301-8）。
6.根据权利要求1所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述参考电压采样模块一（201）包括参考电压采样单元一、参考电压采样单元二和反馈信号采样电容一（201-7），所述反馈信号采样电容一（201-7）的一端同时连接参考电压采样单元一和参考电压采样单元二，反馈信号采样电容一（201-7）的另一端连接积分模块（401）。
7.根据权利要求6所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述参考电压采样单元一包括参考电压采样开关一（201-1）、参考电压采样开关二（201-2）和参考电压采样开关三（201-5），所述参考电压采样开关三（201-5）的一端同时连接参考电压采样开关一（201-1）和参考电压采样开关二（201-2），参考电压采样开关三（201-5）的另一端连接反馈信号采样电容一（201-7）；
所述参考电压采样单元二包括参考电压采样开关四（201-3）、参考电压采样开关五（201-4）和参考电压采样开关六（201-6），所述参考电压采样开关六（201-6）的一端同时连接参考电压采样开关四（201-3）和参考电压采样开关五（201-4），参考电压采样开关六（201-6）的另一端连接反馈信号采样电容一（201-7）；
所述参考电压采样开关一（201-1）和参考电压采样开关五（201-4）分别连接输入信号Vref﹢，所述参考电压采样开关二（201-2）和参考电压采样开关四（201-3）分别连接输入信号Vref﹣；
所述参考电压采样开关一（201-1）和参考电压采样开关四（201-3）受信号comn的控制，所述参考电压采样开关二（201-2）和参考电压采样开关五（201-4）受信号comp的控制，所述参考电压采样开关三（201-5）受时钟信号clk2的控制，所述参考电压采样开关六（201-6）受时钟信号clk1的控制。
8.根据权利要求1所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述积分模块（401）包括运算放大器OPA（401-7）、积分开关一（401-1）、积分开关二（401-2）、积分开关三（401-4）、积分开关四（401-5）、积分电容一（401-3）和积分电容二（401-6）；
所述积分开关二（401-2）串联连接积分电容一（401-3），且与积分开关一（401-1）同时并联于运算放大器OPA（401-7）两端；
所述积分开关四（401-5）串联连接积分电容二（401-6），且与积分开关三（401-4）同时并联于运算放大器OPA（401-7）两端。
9.根据权利要求1所述的输入范围可调的低失调Sigma-delta调制器，其特征在于，所述比较模块（501）包括比较器COMP。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910540380.0A CN110336565A (zh) | 2019-06-20 | 2019-06-20 | 一种输入范围可调的低失调Sigma-delta调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910540380.0A CN110336565A (zh) | 2019-06-20 | 2019-06-20 | 一种输入范围可调的低失调Sigma-delta调制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110336565A true CN110336565A (zh) | 2019-10-15 |
Family
ID=68142780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910540380.0A Withdrawn CN110336565A (zh) | 2019-06-20 | 2019-06-20 | 一种输入范围可调的低失调Sigma-delta调制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110336565A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111510082A (zh) * | 2020-04-13 | 2020-08-07 | 苏州真感微电子科技有限公司 | 一种高分辨率可调增益的低噪声开关电容放大器及其设计方法 |
| CN111555727A (zh) * | 2020-04-24 | 2020-08-18 | 苏州真感微电子科技有限公司 | 一种高增益低噪声的开关电容可调增益放大器 |
| CN113507287A (zh) * | 2021-06-18 | 2021-10-15 | 深圳天德钰科技股份有限公司 | 采样保持电路及具有该电路的电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103873058A (zh) * | 2012-12-17 | 2014-06-18 | 达斯特网络公司 | 防混叠采样电路及模数转换器 |
| CN107395206A (zh) * | 2017-07-26 | 2017-11-24 | 中国科学技术大学 | 带反馈提前置位逐次逼近型数模转换器及相应的Delta‑SigmaADC架构 |
| CN108347248A (zh) * | 2017-01-23 | 2018-07-31 | 上海贝岭股份有限公司 | 采样保持电路 |
| CN109787633A (zh) * | 2018-12-24 | 2019-05-21 | 哈尔滨工程大学 | 带斩波稳定的适用于混合型adc结构的σδadc |
-
2019
- 2019-06-20 CN CN201910540380.0A patent/CN110336565A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103873058A (zh) * | 2012-12-17 | 2014-06-18 | 达斯特网络公司 | 防混叠采样电路及模数转换器 |
| CN108347248A (zh) * | 2017-01-23 | 2018-07-31 | 上海贝岭股份有限公司 | 采样保持电路 |
| CN107395206A (zh) * | 2017-07-26 | 2017-11-24 | 中国科学技术大学 | 带反馈提前置位逐次逼近型数模转换器及相应的Delta‑SigmaADC架构 |
| CN109787633A (zh) * | 2018-12-24 | 2019-05-21 | 哈尔滨工程大学 | 带斩波稳定的适用于混合型adc结构的σδadc |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111510082A (zh) * | 2020-04-13 | 2020-08-07 | 苏州真感微电子科技有限公司 | 一种高分辨率可调增益的低噪声开关电容放大器及其设计方法 |
| CN111510082B (zh) * | 2020-04-13 | 2023-11-03 | 芯浦(苏州)传感科技有限公司 | 一种高分辨率可调增益的低噪声开关电容放大器及其设计方法 |
| CN111555727A (zh) * | 2020-04-24 | 2020-08-18 | 苏州真感微电子科技有限公司 | 一种高增益低噪声的开关电容可调增益放大器 |
| CN111555727B (zh) * | 2020-04-24 | 2023-07-21 | 苏州真感微电子科技有限公司 | 一种高增益低噪声的开关电容可调增益放大器 |
| CN113507287A (zh) * | 2021-06-18 | 2021-10-15 | 深圳天德钰科技股份有限公司 | 采样保持电路及具有该电路的电子装置 |
| US11610638B2 (en) | 2021-06-18 | 2023-03-21 | Jadard Technology Inc. | Sample holding circuit of reduced complexity and electronic device using the same |
| TWI810598B (zh) * | 2021-06-18 | 2023-08-01 | 大陸商深圳天德鈺科技股份有限公司 | 採樣保持電路及具有該電路之電子裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110336565A (zh) | 一种输入范围可调的低失调Sigma-delta调制器 | |
| US8040265B2 (en) | Down-converter and up-converter for time-encoded signals | |
| CN116488594B (zh) | 音频放大器系统 | |
| US9762221B2 (en) | RC lattice delay | |
| US7414471B2 (en) | Common-mode technique for a digital I/P class D loop | |
| US7215202B2 (en) | Programmable gain amplifier and method | |
| DE102015117580A1 (de) | Schaltkondensator-Analog-Digital-Umsetzer in sehr hohem Dynamikbereich mit hoher Eingangsimpedanz für Anwendungen, die erhöhte Verzerrung und Rauschen bei hohen Eingangssignalpegeln tolerieren | |
| KR20060063891A (ko) | 적분기 리셋 메커니즘 | |
| US9413383B1 (en) | Delta sigma modulator apparatus and method to mitigate DAC error induced offset and even order harmonic distortion | |
| CN103684471A (zh) | 三角积分调变器以及三角积分调变方法 | |
| KR20130006424A (ko) | 디바이스 내의 팝업 노이즈 감소 | |
| KR20170131380A (ko) | 적분 회로 및 신호처리 모듈 | |
| TW201933787A (zh) | 類比數位轉換器和類比數位轉換器的控制方法 | |
| CN106658298A (zh) | 低音增强处理电路及终端设备 | |
| CN111697971A (zh) | Δ-σ模数转换器以及用于操作δ-σ模数转换器的方法 | |
| TWI722557B (zh) | 數位類比轉換電路及方法 | |
| Chen et al. | A 79-dB SNR 1.1-mW fully integrated hearing aid SoC | |
| US7443325B2 (en) | Sigma-delta modulator | |
| CN110504927A (zh) | D类功放的接口电路以及数字输入的d类功放电路 | |
| WO2022069852A1 (en) | Analog-to-digital converter and method | |
| DE102018109340A1 (de) | Sigma-Delta-Modulator für Sensoren | |
| KR20190021634A (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
| US9692444B1 (en) | Neutralizing voltage kickback in a switched capacitor based data converter | |
| Kovačević et al. | Class D audio amplifier with reduced distortion | |
| CN109861648A (zh) | 一种用于免滤波数字d类功放的功率级误差校正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191015 |