JP2007532011A - 積分器リセット機構 - Google Patents

Abstract

リセット機構付き積分器は、積分コンデンサと代わりの積分コンデンサとを有しており、積分コンデンサは、リセット動作中、代わりの積分コンデンサに置き換えられる。積分器をリセットする方法は、積分器のリセット動作中、積分コンデンサを一時的に切り離し、積分コンデンサをリセットコンデンサに置き換えることを有する。この方法は、積分器の単一のリセット動作中に、積分コンデンサを一時的に切り離し、積分コンデンサをリセットコンデンサに複数回置き換えることをさらに有していてもよい。

Description

本発明は概して積分回路に関し、特に差動積分回路のリセット機構に関する。

積分回路は、多くの用途の電子回路で広く使用されている。ある用途では、積分器は不安定状態になることがあるループの一部であり、回路が再び正常に機能するようにするリセットされる必要がある。例えば、通常高次であり、図１に示すように複数の積分段を有するデルタシグマ変調器が通常オーバーサンプリングアナログディジタル（Ａ／Ｄ）コンバータで用いられている。変調器の状態変数を、変調器の積分器をリセットすることによって、ゼロのような、安定状態内の値にリセットする必要がある不安定状態が生じたとき、リセットする必要がある、条件付きで安定な単一ループの高次デルタシグマ変調器がある。

積分器をリセットする従来の方法が図２に示されている。図２の積分回路は、反転および非反転入力と、反転および非反転出力とを持つ差動演算増幅器（オペアンプ）を有している。第１の積分コンデンサが反転入力と非反転出力の間に接続され、第２の積分コンデンサが非反転入力と反転出力の間に接続されている。この積分回路は、第１の積分コンデンサに並列に接続された第１のリセットスイッチと、第２の積分コンデンサに並列に接続された第２のリセットスイッチも含んでいる。図２の積分回路の動作時、積分器は、第１および第２のリセットスイッチを閉じて第１および第２の積分コンデンサを短絡させることによって安定状態にリセットされる。

しかし、図２に示すような、積分器をリセットする従来の方法は多くの欠点を持っている。例えば、リセット動作が終了すると、入力状態の同相電圧が、出力段の同相電圧と同じになる。あるオペアンプ構成では、オペアンプの入力同相電圧は、オペアンプが正しく動作するように出力同相電圧と異なるように設計されている。そのようなオペアンプ構成では、入力同相電圧が、正しい動作のための値に到達するために、積分器の追加の動作サイクルがリセット後に必要になることがある。

したがって、積分回路をリセットする他の方法および回路手段がこの技術には必要とされる。

本発明の一態様では、リセット機構付き積分回路は、積分コンデンサと、リセットコンデンサと、積分器の入力と積分コンデンサの入力側の間に接続された第１の積分スイッチと、積分コンデンサの出力側と積分器の出力の間に接続された第２の積分スイッチと、入力同相電圧とリセットコンデンサの入力側の間に接続された第３の積分スイッチと、リセットコンデンサの出力側と出力同相電圧の間に接続された第４の積分スイッチとを有している。積分回路は、積分器の入力とリセットコンデンサの入力側の間に接続された第１のリセットスイッチと、リセットコンデンサの出力側と積分器の出力の間に接続された第２のリセットスイッチと、入力同相電圧と積分コンデンサの入力側の間に接続された第３のリセットスイッチと、積分コンデンサの出力側と出力同相電圧の間に接続された第４のリセットスイッチとをさらに有しており、積分スイッチは積分モード中に閉じてリセットモード中に開き、リセットスイッチはリセットモード中に閉じて積分モード中に開く。

本発明の他の態様では、リセット機構付き積分器は、積分器のリセットモード中、積分コンデンサに取って代わる代わりの積分コンデンサを有している。本発明の他の態様では、積分コンデンサはリセットモード中に所定の電圧にチャージされる。

本発明の他の態様では、積分器をリセットする方法は、積分器のリセット動作中、積分コンデンサを一時的に切り離し、該積分コンデンサをリセットコンデンサに置き換えることを有する。この方法は、リセット動作中、積分コンデンサを所定の電圧にチャージすることをさらに有することができる。本発明の他の態様では、積分コンデンサを一時的に切り離し、該積分コンデンサをリセットコンデンサに置き換えることが、１回または２回以上繰り返される。

本発明の他の態様は、複数の積分段を有し、該複数の積分段の少なくとも１つは、積分用の第１のコンデンサと、少なくとも１つの積分段をリセットする際に第１のコンデンサの代わりとなる第２のコンデンサとを有しているデルタシグマ変調器である。

本発明のさらに他の態様では、差動積分器が１対の通常の積分コンデンサと１対のリセット積分コンデンサとを有しており、通常の積分コンデンサが積分器から切り離され、リセット積分コンデンサが積分器に組み込まれて積分器をリセットする。

本発明の他の態様では、積分器の状態変数出力をリセットする回路が、閉じているときには積分器が通常モードで動作する複数の積分スイッチと、該複数の積分スイッチが閉じているときに開いている複数のリセットスイッチと、複数のリセットスイッチが閉じ、複数の積分スイッチが開いているときに、積分器の入力と出力の間の積分コンデンサの代わりとなる少なくとも１つのリセットコンデンサとを有している。

本発明の他の態様は、少なくとも１つの積分器の状態変数出力をリセットする回路を有し、少なくとも１つの積分器は、積分用の第１のコンデンサと、少なくとも１つの積分器をリセットする際に第１のコンデンサの代わりとなる第２のコンデンサとを有しているデジタルマイクロホンである。

本発明のさらに他の態様は、トランスジューサと、該トランスジューサに接続されたデルタシグマ変調器と、該デルタシグマ変調器を安定状態に維持する手段とを有するマイクロホンである。デルタシグマ変調器を安定状態に維持する手段は、該デルタシグマ変調器の積分器の状態変数出力をリセットする回路を有することができ、該リセットする回路は、閉じているときには積分器が通常モードで動作する複数の積分スイッチと、複数の積分スイッチが閉じているときに開いている複数のリセットスイッチと、複数のリセットスイッチが閉じ、複数の積分スイッチが開いているときに、積分器の入力と出力の間の積分コンデンサの代わりとなる少なくとも１つのリセットコンデンサとを有している。デルタシグマ変調器を安定状態に維持する手段は、トランスジューサとデルタシグマ変調器の間に接続されたリミタをさらに有している。

次に、本発明の実施形態を、全体を通して類似の参照番号が類似の構成要素を示す添付の図面を参照して説明する。ここに示した説明に使用している用語は、単にそれを本発明のある特定の実施形態の詳細な説明に関連して使用しているだけであるので、なんら制限または限定的に解釈されること意図するものではない。さらに、本発明の実施形態は、どの１つもその望ましい特質に対して単独では寄与しないか、またはここに説明している本発明を実施するのに不可欠ないくつかの新規な特徴を含んでいてもよい。

本発明の実施形態は、オペアンプ積分回路を安定状態にリセットする方法と、そのような方法を行う積分回路とを有しており、ここに記載している方法は、単一の積分器および差動積分器の両者の構成に対して実施することができる。さらに、本発明の方法および回路は、有利なことに、複数の積分器を有する高次のデルタシグマ変調器で実施することができる。一実施形態では、積分器をリセットする方法は、積分器から積分コンデンサを一時的に切り離し、積分コンデンサをリセットコンデンサに取り換えることを有している。積分コンデンサは、積分器から切り離されている間所望の電圧にチャージされ、その後安定した動作のために積分器に組み込まれる。この交替は、積分回路の構成要素に対する所望のリセット電圧と、対応する安定した積分器状態とを得るために数回繰り返されてもよい。

リセット機構を実施する積分回路１００の一実施形態が図３に示されている。積分回路１００は差動構成であり、回路１００は、第１の入力１１２と、第１の出力１１４と、第２の入力１１６と、第２の出力１１８を持つオペアンプ１１０とを有している。入力信号（Ｖｉｎ）が、第１の入力１１２と第２の入力１１６でオペアンプ１１０の入力の両端に供給され、出力信号（Ｖｏｕｔ）が、入力信号Ｖｉｎに応答して第１の出力１１４と第２の出力１１８でオペアンプの出力の両端に生成される。

積分回路１００は、第１の入力１１２と第１の積分コンデンサ１２２間に接続された第１の積分スイッチ１２０をさらに有しており、第２の積分スイッチ１２４が、第１の積分コンデンサ１２２とオペアンプ１１０の第１の出力１１４間に接続されている。第３の積分スイッチ１２６が、第１の入力同相電圧（Ｖｃｍ＿ｉｎ１）１２８と第１のリセットコンデンサ１３０間に接続されており、第４の積分スイッチ１３２が、第１のリセットコンデンサ１３０と第１の出力同相電圧（Ｖｃｍ＿ｏｕｔ１）１３４間に接続されている。

積分回路１００は、オペアンプ１１０の第１の入力１１２と第１のリセットコンデンサ１３０間に接続された第１のリセットスイッチ１３６と、第１のリセットコンデンサ１３０とオペアンプ１１０の第１の出力１１４間に接続された第２のリセットスイッチ１３８と、第１の入力同相電圧１２８と第１の積分コンデンサ１２２間に接続された第３のリセットスイッチ１４０と、第１の積分コンデンサ１２２と第１の出力同相電圧１３４間に接続された第４のリセットスイッチ１４２とをさらに有している。

同様に、第５の積分スイッチ１５０が、第２の入力１１６と第２の積分コンデンサ１５２間に接続されており、第６の積分スイッチ１５４が、第２の積分コンデンサ１５２とオペアンプ１１０の第２の出力１１８間に接続されている。第７の積分スイッチ１５６が、第２の入力同相電圧（Ｖｃｍ＿ｉｎ２）１５８と第２のリセットコンデンサ１６０間に接続されており、第８の積分スイッチ１６２が、第２のリセットコンデンサ１６０と第２の出力同相電圧（Ｖｃｍ＿ｏｕｔ１）１６４間に接続されている。

さらに、第５のリセットスイッチ１６６が、オペアンプ１１０の第２の入力１１６と第２のリセットコンデンサ１６０間に接続され、第６のリセットスイッチ１６８が、第２のリセットコンデンサ１６０とオペアンプ１１０の第２の出力１１８間に接続され、第７のリセットスイッチ１７０が、第２の入力同相電圧１５８と第２の積分コンデンサ１５２間に接続され、第８のリセットスイッチ１７２が、第２の積分コンデンサ１５２と第２の出力同相電圧１６４間に接続されている。

積分回路１００の積分、すなわち通常の動作中、第１の積分コンデンサ１２２が第１の入力１１２とオペアンプ１１０の第１の出力１１４間に接続され、第２の積分コンデンサ１５２が第２の入力１１６とオペアンプ１１０の第２の出力１１８間に接続され、第１のリセットコンデンサ１３０が第１の入力同相電圧１２８と第１の出力同相電圧１３４間に接続され、第２のリセットコンデンサ１６０が第２の入力同相電圧１５８と第２の出力同相電圧１６４間に接続されるように、積分スイッチ１２０、１２４、１２６、１３２、１５０、１５４、１５６、１６２は閉じており、リセットスイッチ１３６、１３８、１４０、１４２、１６６、１６８、１７０、１７２は開いている。

積分回路１００のリセット動作中、第１のリセットコンデンサ１３０がオペアンプ１１０の第１の入力１１２と第１の出力１１４間に接続され、第２のリセットコンデンサ１６０がオペアンプ１１０の第２の入力１１６と第２の出力１１８間に接続され、第１の積分コンデンサ１２２が第１の入力同相電圧１２８と第１の出力同相電圧１３４間に接続され、第２の積分コンデンサ１５２が第２の入力同相電圧１５８と第２の出力同相電圧１６４間に接続されるように、リセットスイッチ１３６、１３８、１４０、１４２、１６６、１６８、１７０、１７２は閉じており、積分スイッチ１２０、１２４、１２６、１３２、１５０、１５４、１５６、１６２は開いている。

このように、リセット動作中、積分コンデンサは積分器から切り離されて所望の電圧にチャージされ、その後積分器に組み込まれる。リセットコンデンサが積分器に組み込まれると、これらリセットコンデンサは、コンデンサの両端の電圧レベルが所望のリセット値に近づいていくように、例えばオペアンプの入力および出力においてオペアンプに接続された追加のコンデンサのチャージを行う。さらに、リセット動作中、積分コンデンサがリセットコンデンサに取って代わることによって、オペアンプのオープンループ状態での動作が防止され、その後オペアンプの出力が電源電圧（power supply rail）まで駆動されることが防止される。

図３の積分器をリセットする方法の一実施形態において、積分コンデンサ１２２、１５２は、単一のリセット動作中、積分器から切り離されてリセットコンデンサ１３０、１６０に複数回置き換えられる。リセットスイッチおよび積分スイッチは、図４のタイミングチャートに示すように、重ならないクロックでクロック制御され、積分スイッチは、積分クロック信号２００がハイレベルのときは閉じ、積分クロック信号２００がロウレベルのときは開き、リセットスイッチは、リセットクロック信号２１０がロウレベルのときは開き、リセットクロック信号２１０がハイレベルのときは閉じる。このように、積分コンデンサは、リセット動作中、積分スイッチに印加されたクロック信号に重ならない多くのパルスをリセットスイッチに印加することによって、積分器から切り離され、リセットコンデンサに複数回置き換えられる。

大きな値を持つコンデンサは通常、集積回路上でかなりの面積を占めるので、より小さな値を持つリセットコンデンサを使用した、ここに説明したリセット機構を実現することが有利になる。例えば、上記のように、リセットコンデンサを複数回、積分器に組み込みおよび積分器から切り離すことによって、リセットコンデンサの大きさを小さくすることができ、かつリセット動作の全期間にわたりより大きなリセットコンデンサを用いて積分器に組み込んだ場合と比較して、同じリセット電圧を得ることができる。さらに、リセットスイッチに印加されるリセットパルスの数および周波数は、リセット機構の動作を最適に調整するように、積分器の特性およびコンデンサの大きさに応じて変えることができる。

上記した積分器リセット機構は有利なことに、デジタルマイクロホンのデルタシグマ変調器に好都合に実装することができる。図５は、増幅器２５４を介してリミタ２５６に接続され、リミタ２５６の出力がデルタシグマ変調器２５８に接続されているエレクトレットマイクロフォン２５２を有するデジタルマイクロホン２５０の典型的なブロック図である。音圧はエレクトレットマイクロフォントランスジューサによってアナログ信号に変換され、アナログ信号は増幅器２５４によって増幅される。増幅された信号は、制限された信号をデジタル信号に変換するデルタシグマ変調器２５８の安定性を維持するようにリミタ２５６によって制限される。上記したように、条件付きで安定であるデルタシグマ変調器のなかには、ある条件下で不安定になるものがある。デルタシグマ変調器に出力される信号の振幅を制限することによって、変調器に生じる不安定状態の可能性は減るが、それでもなお不安定状態が起こることがあるので、上記した積分器リセット機構を追加的に実装することによって、変調器の積分値を有利なことに安定状態へリセットすることができる。あるいは、リミタを取り除きデルタシグマ変調器の積分器リセット機構によって安定性を維持することができる。

前述の説明は、本発明のある実施形態を詳述している。しかし、いかに本発明の実施形態を本明細書で詳述したとしても、本発明を多くの方法で実施できることが理解できるであろう。例えば、上記した積分器リセット方法は、特定の電圧に設定される必要があり、かつ長い時間の間回路から切り離すことができないコンデンサを持つ回路に実施することもできる。上述したように、本発明のある特徴または態様を説明する際に使用している特定の用語は、その用語がここで再定義されて、その用語が関連する本発明の特徴または態様のいかなる特定の特性を含むものと限定されることを意味するように解釈されるべきではないことに注意されたい。したがって、本発明の範囲は、添付の請求項およびそのあらゆる等価物に従って解釈されるべきである。

デルタシグマ変調器の概略ブロック図である。 従来技術によるリセット機構付き積分回路の概略ブロック図である。 本発明のリセット機構付き積分回路の一実施形態の概略ブロック図である。 図３の積分回路で使用されるタイミングチャートである。 デジタルマイクロホンのブロック図である。

Claims (13)

1. リセット機構付き積分器であって、
   積分コンデンサと
   リセットコンデンサと、
   前記積分器の入力と前記積分コンデンサの入力側の間に接続された第１の積分スイッチと、
   前記積分コンデンサの出力側と前記積分器の出力の間に接続された第２の積分スイッチと、
   入力同相電圧と前記リセットコンデンサの入力側の間に接続された第３の積分スイッチと、
   前記リセットコンデンサの出力側と出力同相電圧の間に接続された第４の積分スイッチと、
   前記積分器の前記入力と前記リセットコンデンサの前記入力側の間に接続された第１のリセットスイッチと、
   前記リセットコンデンサの前記出力側と前記積分器の前記出力の間に接続された第２のリセットスイッチと、
   前記入力同相電圧と前記積分コンデンサの前記入力側の間に接続された第３のリセットスイッチと、
   前記積分コンデンサの前記出力側と前記出力同相電圧の間に接続された第４のリセットスイッチとを有し、前記積分スイッチ群は積分モード中に閉じてリセットモード中に開き、前記リセットスイッチ群は前記リセットモード中に閉じて前記積分モード中に開く、
   リセット機構付き積分器。
2. 前記積分器のリセットモード中、積分コンデンサに取って代わる代わりの積分コンデンサを有するリセット機構付き積分器。
3. 前記積分コンデンサは前記リセットモード中に所定の電圧に充電される、請求項２記載の積分器。
4. 積分器のリセット方法であって、前記積分器のリセット動作中、積分コンデンサを一時的に切り離し、前記積分コンデンサをリセットコンデンサに置き換えることを有する、積分器のリセット方法。
5. 前記リセット動作中、前記積分コンデンサを所定の電圧に充電することをさらに有する、請求項４記載の方法。
6. 前記積分コンデンサを一時的に切り離し、前記積分コンデンサを前記リセットコンデンサに置き換えることを１回または２回以上繰り返す、請求項４記載の方法。
7. 複数の積分段を有し、該複数の積分段の少なくとも１つが、積分用の第１のコンデンサと、前記少なくとも１つの積分段をリセットする際に前記第１のコンデンサに取って代わる第２のコンデンサとを有するデルタシグマ変調器。
8. 差動積分器であって、１対の通常の積分コンデンサと１対のリセット積分コンデンサとを有し、前記積分器をリセットするために前記通常の積分コンデンサが前記積分器から切り離されるとともに、前記リセット積分コンデンサが前記積分器に組み込まれる差動積分器。
9. 積分器の状態変数出力をリセットする回路であって、
   閉じているときには前記積分器が通常モードで動作する複数の積分スイッチと、
   前記複数の積分スイッチが閉じているときに開いている複数のリセットスイッチと、
   前記複数のリセットスイッチが閉じ、前記複数の積分スイッチが開いているときに、前記積分器の入力と出力の間の積分コンデンサの代わりとなる少なくとも１つのリセットコンデンサと、
   を有する回路。
10. マイクロホンであって、少なくとも１つの積分器の状態変数出力をリセットする回路を有し、前記少なくとも１つの積分器が、積分用の第１のコンデンサと、前記少なくとも１つの積分器をリセットする際に第１のコンデンサの代わりとなる第２のコンデンサとを有するマイクロホン。
11. トランスジューサと、
    前記トランスジューサに接続されたデルタシグマ変調器と、
    前記デルタシグマ変調器を安定状態に維持する手段と、
    を有するマイクロホン。
12. 前記デルタシグマ変調器を安定状態に維持する前記手段が、前記デルタシグマ変調器の積分器の状態変数出力をリセットする回路を有する、請求項１１に記載のマイクロホンであって、
    閉じているときには前記積分器が通常モードで動作する複数の積分スイッチと、
    前記複数の積分スイッチが閉じているときに開いている複数のリセットスイッチと、
    前記複数のリセットスイッチが閉じ、前記複数の積分スイッチが開いているときには、前記積分器の入力と出力の間の積分コンデンサの代わりとなる少なくとも１つのリセットコンデンサと、
    を有する請求項１１記載のマイクロホン。
13. 前記デルタシグマ変調器を安定状態に維持する前記手段が、前記トランスジューサと前記デルタシグマ変調器の間に接続されたリミタをさらに有する、請求項１２記載のマイクロホン。

Images