JP2001237706A - Δς型ａｄ変換器 - Google Patents
Δς型ａｄ変換器Info
- Publication number
- JP2001237706A JP2001237706A JP2000052189A JP2000052189A JP2001237706A JP 2001237706 A JP2001237706 A JP 2001237706A JP 2000052189 A JP2000052189 A JP 2000052189A JP 2000052189 A JP2000052189 A JP 2000052189A JP 2001237706 A JP2001237706 A JP 2001237706A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- local
- input
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
- H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
- H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/472—Shared, i.e. using a single converter for multiple channels
- H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
Abstract
(57)【要約】
【課題】ΔΣ型ＡＤ変換器において、複数の入力信号を
取り扱う場合、入力信号毎にΔΣ型ＡＤ変換器、可変ゲ
インアンプを配置するため回路規模が非常に大きくなっ
た。本発明はこのような課題に対して、変換レンジを任
意に設定でき、入力信号に応じた最適な変換レンジに設
定することができるΔΣ型ＡＤ変換器を提供する。 【解決手段】入力１の第１、第２のタイミングで動作す
るアナログスイッチと、入力２について第１、第２のタ
イミングで動作するアナログスイッチと、入力の選択に
関係無く第１、第２のタイミングで動作するアナログス
イッチと、これらアナログスイッチによって充放電され
るコンデンサと演算増幅器（２１）によって構成される
ＳＣ積分器と、比較器（２２）と、Ｄ形フリップフロッ
プ（２８）と、切り替え器（２９）と基準電圧源（３
０、３１）によって構成される局部ＤＡ変換器で構成さ
れる。
取り扱う場合、入力信号毎にΔΣ型ＡＤ変換器、可変ゲ
インアンプを配置するため回路規模が非常に大きくなっ
た。本発明はこのような課題に対して、変換レンジを任
意に設定でき、入力信号に応じた最適な変換レンジに設
定することができるΔΣ型ＡＤ変換器を提供する。 【解決手段】入力１の第１、第２のタイミングで動作す
るアナログスイッチと、入力２について第１、第２のタ
イミングで動作するアナログスイッチと、入力の選択に
関係無く第１、第２のタイミングで動作するアナログス
イッチと、これらアナログスイッチによって充放電され
るコンデンサと演算増幅器（２１）によって構成される
ＳＣ積分器と、比較器（２２）と、Ｄ形フリップフロッ
プ（２８）と、切り替え器（２９）と基準電圧源（３
０、３１）によって構成される局部ＤＡ変換器で構成さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明はΔΣ型ＡＤ変換器に
係り、特に測定レンジ及び入力信号を切り換えられるΔ
Σ型ＡＤ変換器に関する。
係り、特に測定レンジ及び入力信号を切り換えられるΔ
Σ型ＡＤ変換器に関する。
【０００２】
【従来の技術】測定レンジを切り換えられるΔΣ型ＡＤ
変換器については、公知例特開平１１−１４５８２９号
公報がある。これはＤ／Ａ変換手段の能力を変化させる
ことで利得調整をおこなうＡ／Ｄ変換器について記載さ
れている。すなわち、能力可変のＤ／Ａ変換器が設けら
れ、このＤ／Ａ変換器の制御端子に制御信号を供給する
ことで入力側に利得可変装置を設けることなくＤ／Ａ変
換器の能力を制御し、利得制御がなされるものである。
また、複数の入力を扱うΔΣ型ＡＤ変換器については特
開平１１−１５０７８４号公報がある。これは入力され
る音響エネルギーを、所定の部分帯域において電気信号
に変換する複数のマイクロフォンと、デジタル符号に変
換する複数のＡ／Ｄ変換素子と、その出力を合成する手
段について記載されている。
変換器については、公知例特開平１１−１４５８２９号
公報がある。これはＤ／Ａ変換手段の能力を変化させる
ことで利得調整をおこなうＡ／Ｄ変換器について記載さ
れている。すなわち、能力可変のＤ／Ａ変換器が設けら
れ、このＤ／Ａ変換器の制御端子に制御信号を供給する
ことで入力側に利得可変装置を設けることなくＤ／Ａ変
換器の能力を制御し、利得制御がなされるものである。
また、複数の入力を扱うΔΣ型ＡＤ変換器については特
開平１１−１５０７８４号公報がある。これは入力され
る音響エネルギーを、所定の部分帯域において電気信号
に変換する複数のマイクロフォンと、デジタル符号に変
換する複数のＡ／Ｄ変換素子と、その出力を合成する手
段について記載されている。
【０００３】
【発明が解決しようとする課題】上記従来技術において
は、測定レンジの切り換えや入力信号の切り換えに関す
る配慮が欠けている。まず、特開平１１−１４５８２９
に記載されている利得制御機能を有するＡＤ変換器は、
利得に関しては配慮しているが、オフセットに関しては
配慮がされていない。また、特開平１１−１５０７８４
に記載されている複数の部分帯域マイクロフォンからな
るマイクロフォン装置に関しては、複数の入力を取り扱
うために入力数と同じ数のＡ／Ｄ変換器を配置しなけれ
ばならない。
は、測定レンジの切り換えや入力信号の切り換えに関す
る配慮が欠けている。まず、特開平１１−１４５８２９
に記載されている利得制御機能を有するＡＤ変換器は、
利得に関しては配慮しているが、オフセットに関しては
配慮がされていない。また、特開平１１−１５０７８４
に記載されている複数の部分帯域マイクロフォンからな
るマイクロフォン装置に関しては、複数の入力を取り扱
うために入力数と同じ数のＡ／Ｄ変換器を配置しなけれ
ばならない。
【０００４】ΔΣ型ＡＤ変換器への入力が不特定である
場合、入力信号の振幅やオフセットは前もって分からな
い。また、複数の入力を切り替えて使う場合、それぞれ
の入力の振幅やオフセットは異なることが考えられる。
これに対応するためには可変ゲインアンプをΔΣ型ＡＤ
変換器の前段に入力信号毎に配置することが考えられ
る。しかしそれでは回路規模が非常に大きくなってしま
う。また、複数の入力をＡ／Ｄ変換する場合に、入力数
と同じ数のＡ／Ｄ変換器を配置したのでは回路規模が大
きくなってしまう。これらのことに関して上記従来技術
は考慮が欠けていた。
場合、入力信号の振幅やオフセットは前もって分からな
い。また、複数の入力を切り替えて使う場合、それぞれ
の入力の振幅やオフセットは異なることが考えられる。
これに対応するためには可変ゲインアンプをΔΣ型ＡＤ
変換器の前段に入力信号毎に配置することが考えられ
る。しかしそれでは回路規模が非常に大きくなってしま
う。また、複数の入力をＡ／Ｄ変換する場合に、入力数
と同じ数のＡ／Ｄ変換器を配置したのでは回路規模が大
きくなってしまう。これらのことに関して上記従来技術
は考慮が欠けていた。
【０００５】本発明の目的は、上記課題を解決し、変換
レンジを任意に設定でき、入力信号に応じた最適な変換
レンジに設定することができるΔΣ型ＡＤ変換器を提供
することにある。
レンジを任意に設定でき、入力信号に応じた最適な変換
レンジに設定することができるΔΣ型ＡＤ変換器を提供
することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明のΔΣ型ＡＤ変換器は、少なくとも第１の出力
電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ
変換器と、入力信号と前記局部ＤＡ変換器の出力との差
を積分する積分器と、前記積分器の出力を比較する比較
器と、前記比較器の出力に応じて前記局部ＤＡ変換器の
出力を変化させる手段とを有するΔΣ型ＡＤ変換器にお
いて、前記局部ＤＡ変換器の第１の出力電圧レベルと第
２の出力電圧レベルの切り替え手段を有することを特徴
とする。
に本発明のΔΣ型ＡＤ変換器は、少なくとも第１の出力
電圧レベルと第２の出力電圧レベルとを有する局部ＤＡ
変換器と、入力信号と前記局部ＤＡ変換器の出力との差
を積分する積分器と、前記積分器の出力を比較する比較
器と、前記比較器の出力に応じて前記局部ＤＡ変換器の
出力を変化させる手段とを有するΔΣ型ＡＤ変換器にお
いて、前記局部ＤＡ変換器の第１の出力電圧レベルと第
２の出力電圧レベルの切り替え手段を有することを特徴
とする。
【０００７】また前記局部ＤＡ変換器の出力信号の極性
反転手段を有するものであってもよい。また、複数の入
力信号を切り換える切換手段と、前記切換手段の出力信
号と前記局部ＤＡ変換器の出力との差を積分する積分器
と、前記積分器が積分値を保持するコンデンサを複数有
し、前記切換回路の切り換えに応じて、前記コンデンサ
を切り換える手段を有することを特徴とする。
反転手段を有するものであってもよい。また、複数の入
力信号を切り換える切換手段と、前記切換手段の出力信
号と前記局部ＤＡ変換器の出力との差を積分する積分器
と、前記積分器が積分値を保持するコンデンサを複数有
し、前記切換回路の切り換えに応じて、前記コンデンサ
を切り換える手段を有することを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【０００９】まず、本発明による第１の実施例であるΔ
Σ型ＡＤ変換器を図１により説明する。図1はそのＡ／
Ｄ変換器の構成を示している。
Σ型ＡＤ変換器を図１により説明する。図1はそのＡ／
Ｄ変換器の構成を示している。
【００１０】本ΔΣ型ＡＤ変換器は入力１をＡＤ変換す
る場合に、第１のタイミングで動作するアナログスイッ
チ１、３、６、８と第２のタイミングで動作するアナロ
グスイッチ４、５とがある。また入力２をＡＤ変換する
場合に第１のタイミングで動作するアナログスイッチ
９、１１、１４、１６と第２のタイミングで動作するア
ナログスイッチ１２、１３とがある。また、入力の選択
に関係無く第１のタイミングで動作するアナログスイッ
チ１７、２３、２５と第２のタイミングで動作するアナ
ログスイッチ１９、２０、２６、２７とがあり、これら
アナログスイッチのオンオフ動作によって充放電される
コンデンサ２、７、１０、１５、１８、２４と演算増幅
器２１によって構成されるＳＣ積分器と、比較器２２
と、Ｄ形フリップフロップ２８と、切り替え器２９と基
準電圧源３０、３１によって構成される局部ＤＡ変換器
によって構成される。
る場合に、第１のタイミングで動作するアナログスイッ
チ１、３、６、８と第２のタイミングで動作するアナロ
グスイッチ４、５とがある。また入力２をＡＤ変換する
場合に第１のタイミングで動作するアナログスイッチ
９、１１、１４、１６と第２のタイミングで動作するア
ナログスイッチ１２、１３とがある。また、入力の選択
に関係無く第１のタイミングで動作するアナログスイッ
チ１７、２３、２５と第２のタイミングで動作するアナ
ログスイッチ１９、２０、２６、２７とがあり、これら
アナログスイッチのオンオフ動作によって充放電される
コンデンサ２、７、１０、１５、１８、２４と演算増幅
器２１によって構成されるＳＣ積分器と、比較器２２
と、Ｄ形フリップフロップ２８と、切り替え器２９と基
準電圧源３０、３１によって構成される局部ＤＡ変換器
によって構成される。
【００１１】前記ＳＣ積分器は入力１が選択された場合
には入力１に比例した電荷をコンデンサ２に充放電さ
せ、この充放電させた電荷をコンデンサ７へ転送する。
には入力１に比例した電荷をコンデンサ２に充放電さ
せ、この充放電させた電荷をコンデンサ７へ転送する。
【００１２】また、入力２が選択された場合には入力２
に比例した電荷をコンデンサ１０に充放電させ、この充
放電させた電荷をコンデンサ１５へ転送する。このよう
に入力信号の切換に応じて積分用のコンデンサ７、１５
を切り換えるようにすることで、入力切り換え時に生じ
るΔΣ型ＡＤ変換器の遅延を短縮することが出来る。つ
まり、入力信号の切換を高速に行えるようになる。な
お、本方法では入力信号の数と同じ数のＡＤ変換器を配
置する方法と比べ、回路規模を非常に小さくすることが
出来る。
に比例した電荷をコンデンサ１０に充放電させ、この充
放電させた電荷をコンデンサ１５へ転送する。このよう
に入力信号の切換に応じて積分用のコンデンサ７、１５
を切り換えるようにすることで、入力切り換え時に生じ
るΔΣ型ＡＤ変換器の遅延を短縮することが出来る。つ
まり、入力信号の切換を高速に行えるようになる。な
お、本方法では入力信号の数と同じ数のＡＤ変換器を配
置する方法と比べ、回路規模を非常に小さくすることが
出来る。
【００１３】また、本ＳＣ積分器では第２のタイミング
でアナログスイッチ１９、２０をオンさせることでコン
デンサ１８に演算増幅器２１のオフセット電圧を充電
し、第１のタイミングでアナログスイッチ１７をオンさ
せることでコンデンサ２、１０を充放電させる電荷の演
算増幅器２１のオフセット電圧による影響を無くすよう
にしている。このオフセット電圧の補償手段により演算
増幅器２１のオフセット電圧をリアルタイムで補償する
ようにすることで、本ＳＣ積分器自身のオフセットを無
くしている。また、演算増幅器２１のゲイン不足によっ
て生じる演算増幅器２１の正相入力端子と反転入力端子
間の電圧の変動（出力電圧に比例する電圧）を無くすこ
とで、正相入力端子と反転入力端子間の電圧の変動によ
り生じるＳＮ比の劣化を低減させている。また、演算増
幅器２１で発生する１／ｆノイズについても同時に低減
している。
でアナログスイッチ１９、２０をオンさせることでコン
デンサ１８に演算増幅器２１のオフセット電圧を充電
し、第１のタイミングでアナログスイッチ１７をオンさ
せることでコンデンサ２、１０を充放電させる電荷の演
算増幅器２１のオフセット電圧による影響を無くすよう
にしている。このオフセット電圧の補償手段により演算
増幅器２１のオフセット電圧をリアルタイムで補償する
ようにすることで、本ＳＣ積分器自身のオフセットを無
くしている。また、演算増幅器２１のゲイン不足によっ
て生じる演算増幅器２１の正相入力端子と反転入力端子
間の電圧の変動（出力電圧に比例する電圧）を無くすこ
とで、正相入力端子と反転入力端子間の電圧の変動によ
り生じるＳＮ比の劣化を低減させている。また、演算増
幅器２１で発生する１／ｆノイズについても同時に低減
している。
【００１４】次に局部ＤＡ変換器について説明する。局
部ＤＡ変換器はＤフリップフロップ２８の出力信号に応
じて切り替え器２９の出力を基準電圧源３０と基準電圧
源３１に切り換える回路である。ここで基準電圧源３０
の電圧はこのΔΣ型ＡＤ変換器の上側の変換レンジに対
応する電圧であり、基準電圧源３１の電圧はΔΣ型ＡＤ
変換器の下側の変換レンジに対応する電圧になる。従っ
て、基準電圧源３０、３１の電圧を任意に設定出来るよ
うにすることで、このΔΣ型ＡＤ変換器の入力レンジを
任意に設定出来るようにすることができる。
部ＤＡ変換器はＤフリップフロップ２８の出力信号に応
じて切り替え器２９の出力を基準電圧源３０と基準電圧
源３１に切り換える回路である。ここで基準電圧源３０
の電圧はこのΔΣ型ＡＤ変換器の上側の変換レンジに対
応する電圧であり、基準電圧源３１の電圧はΔΣ型ＡＤ
変換器の下側の変換レンジに対応する電圧になる。従っ
て、基準電圧源３０、３１の電圧を任意に設定出来るよ
うにすることで、このΔΣ型ＡＤ変換器の入力レンジを
任意に設定出来るようにすることができる。
【００１５】また、ΔΣ型ＡＤ変換器の分解能は変換レ
ンジには関係しないため、ΔΣ型ＡＤ変換器の分解能を
１０ビット出るように設計しておけば、変換レンジが大
きいときでも、小さいときでも分解能１０ビットを得る
ことがでる。これは、局部ＤＡ変換器の振幅に変換レン
ジと比較器で生じる量子化ノイズの値が比例するため、
分解能を決める変換レンジと量子化ノイズの比が一定に
なるからである。つまり、分解能を維持しながら変換レ
ンジを大きくしたり小さくしたり出来る。従って、本実
施例で示す構成のように基準電圧源３０、３１の電圧を
任意に設定出来るようにすることで、変換レンジを任意
に設定することができ、且つ小さい変換レンジに於いて
も分解能を維持することができるようになる。
ンジには関係しないため、ΔΣ型ＡＤ変換器の分解能を
１０ビット出るように設計しておけば、変換レンジが大
きいときでも、小さいときでも分解能１０ビットを得る
ことがでる。これは、局部ＤＡ変換器の振幅に変換レン
ジと比較器で生じる量子化ノイズの値が比例するため、
分解能を決める変換レンジと量子化ノイズの比が一定に
なるからである。つまり、分解能を維持しながら変換レ
ンジを大きくしたり小さくしたり出来る。従って、本実
施例で示す構成のように基準電圧源３０、３１の電圧を
任意に設定出来るようにすることで、変換レンジを任意
に設定することができ、且つ小さい変換レンジに於いて
も分解能を維持することができるようになる。
【００１６】また、この基準電圧源３０、３１の値を任
意に設定できるようにすることで、このΔΣ型ＡＤ変換
器に接続される信号源に最適の変換レンジを設定できる
ようにすることができるようになる。
意に設定できるようにすることで、このΔΣ型ＡＤ変換
器に接続される信号源に最適の変換レンジを設定できる
ようにすることができるようになる。
【００１７】また、入力の切替に応じて基準電圧源３
０、３１の出力を切り換えることで、入力信号毎に最適
な変換レンジを設定できるようにすることができるよう
になる。
０、３１の出力を切り換えることで、入力信号毎に最適
な変換レンジを設定できるようにすることができるよう
になる。
【００１８】次に、本発明による第２の実施例であるΔ
Σ型ＡＤ変換器を図２、３について説明する。なお、図
２は第２の実施例の、ΔΣ型ＡＤ変換器の構成、図３は
第２の実施例の、ΔΣ型ＡＤ変換器の入出力特性を示し
ている。
Σ型ＡＤ変換器を図２、３について説明する。なお、図
２は第２の実施例の、ΔΣ型ＡＤ変換器の構成、図３は
第２の実施例の、ΔΣ型ＡＤ変換器の入出力特性を示し
ている。
【００１９】本ΔΣ型ＡＤ変換器は第１のタイミングで
動作するアナログスイッチ３２、３４、４１、４３、４
８、５０、５３、５５と、第２のタイミングで動作する
アナログスイッチ３５、３６、３９、４０、５１、５
２、５６、５７と、これらアナログスイッチによって充
放電されるコンデンサ３３、３７、４２、４５、４９、
５４と演算増幅器３８、４４によって構成されるＳＣ積
分器と、比較器４６と、Ｄ形フリップフロップ４７と、
切り替え器５８、６０と基準電圧源５９、６１によって
構成される局部ＤＡ変換器によって構成される。
動作するアナログスイッチ３２、３４、４１、４３、４
８、５０、５３、５５と、第２のタイミングで動作する
アナログスイッチ３５、３６、３９、４０、５１、５
２、５６、５７と、これらアナログスイッチによって充
放電されるコンデンサ３３、３７、４２、４５、４９、
５４と演算増幅器３８、４４によって構成されるＳＣ積
分器と、比較器４６と、Ｄ形フリップフロップ４７と、
切り替え器５８、６０と基準電圧源５９、６１によって
構成される局部ＤＡ変換器によって構成される。
【００２０】本ΔΣ型ＡＤ変換器は２個のＳＣ積分器を
設け、各々を差動動作させたΔΣ型ＡＤ変換器で、電源
ノイズの影響を低減できる効果がある。本ΔΣ型ＡＤ変
換器ではＳＣ積分器の差動動作に対応するため、局部Ｄ
Ａ変換器は切り替え器５８、６０の２個を有し、各々基
準電圧源５９、６１の電圧を逆相で切り換えるように動
作させている。この様に、局部ＤＡ変換器を動作させる
ことで、本ΔΣ型ＡＤ変換器の変換レンジは図３に示す
ように、基準電圧源５９、６１の電圧に応じて変化させ
ることが出来るようになる。つまり、本ΔΣ型ＡＤ変換
器では基準電圧源５９の出力電圧ＶＨと基準電圧源６１
の出力電圧ＶＬに応じて、変換レンジのスパンを任意に
設定できるようにすることができる。なお、オフセット
については基準電圧源５９の出力電圧ＶＨと基準電圧源
６１の出力電圧ＶＬの影響を受けないので、安定したオ
フセット特性を得ることができる。
設け、各々を差動動作させたΔΣ型ＡＤ変換器で、電源
ノイズの影響を低減できる効果がある。本ΔΣ型ＡＤ変
換器ではＳＣ積分器の差動動作に対応するため、局部Ｄ
Ａ変換器は切り替え器５８、６０の２個を有し、各々基
準電圧源５９、６１の電圧を逆相で切り換えるように動
作させている。この様に、局部ＤＡ変換器を動作させる
ことで、本ΔΣ型ＡＤ変換器の変換レンジは図３に示す
ように、基準電圧源５９、６１の電圧に応じて変化させ
ることが出来るようになる。つまり、本ΔΣ型ＡＤ変換
器では基準電圧源５９の出力電圧ＶＨと基準電圧源６１
の出力電圧ＶＬに応じて、変換レンジのスパンを任意に
設定できるようにすることができる。なお、オフセット
については基準電圧源５９の出力電圧ＶＨと基準電圧源
６１の出力電圧ＶＬの影響を受けないので、安定したオ
フセット特性を得ることができる。
【００２１】次に、本発明による第３の実施例であるΔ
Σ型ＡＤ変換器を図４、５により説明する。なお、図４
は第３の実施例の、ΔΣ型ＡＤ変換器の構成を、図５は
第３の実施例の、ΔΣ型ＡＤ変換器の入出力特性を示し
ている。
Σ型ＡＤ変換器を図４、５により説明する。なお、図４
は第３の実施例の、ΔΣ型ＡＤ変換器の構成を、図５は
第３の実施例の、ΔΣ型ＡＤ変換器の入出力特性を示し
ている。
【００２２】本ΔΣ型ＡＤ変換器は先述した第２の実施
例のΔΣ型ＡＤ変換器に反転回路６２、６３を追加した
ΔΣ型ＡＤ変換器で、反転回路６２、６３を追加するこ
とで変換レンジを図５に示すように、基準電圧源５９の
出力電圧ＶＨでこのΔΣ型ＡＤ変換器の上側の変換レン
ジを決定し、基準電圧源６１の出力電圧ＶＬで下側の変
換レンジを決定できるようにしたものである。こうする
ことで、このΔΣ型ＡＤ変換器の入力レンジを任意に調
整出来るようにした。なお、本実施例では反転回路６
２、６３を設けたが、アナログスイッチ５５を第２のタ
イミングで動作させ、アナログスイッチ５７を第１のタ
イミングで動作させることでも同じ効果を得ることがで
きる。
例のΔΣ型ＡＤ変換器に反転回路６２、６３を追加した
ΔΣ型ＡＤ変換器で、反転回路６２、６３を追加するこ
とで変換レンジを図５に示すように、基準電圧源５９の
出力電圧ＶＨでこのΔΣ型ＡＤ変換器の上側の変換レン
ジを決定し、基準電圧源６１の出力電圧ＶＬで下側の変
換レンジを決定できるようにしたものである。こうする
ことで、このΔΣ型ＡＤ変換器の入力レンジを任意に調
整出来るようにした。なお、本実施例では反転回路６
２、６３を設けたが、アナログスイッチ５５を第２のタ
イミングで動作させ、アナログスイッチ５７を第１のタ
イミングで動作させることでも同じ効果を得ることがで
きる。
【００２３】次に、本発明による第４の実施例であるΔ
Σ型ＡＤ変換器を図６により説明する。なお、図６は第
４の実施例、ΔΣ型ＡＤ変換器の構成を示している。
Σ型ＡＤ変換器を図６により説明する。なお、図６は第
４の実施例、ΔΣ型ＡＤ変換器の構成を示している。
【００２４】本ΔΣ型ＡＤ変換器は入力１と入力２を切
り換える切換回路６４と、ΔΣ変調器６５と、切換回路
６４と同期して動作する切換回路６６と、デシメータフ
ィルタ６７、６８により構成される。
り換える切換回路６４と、ΔΣ変調器６５と、切換回路
６４と同期して動作する切換回路６６と、デシメータフ
ィルタ６７、６８により構成される。
【００２５】本ΔΣ型ＡＤ変換器は入力の切換に応じ
て、デシメータフィルタ６７、６８を切り換えること
で、最も動作速度の遅いデシメータフィルタ６７、６８
の切換を高速に行えるようにした。
て、デシメータフィルタ６７、６８を切り換えること
で、最も動作速度の遅いデシメータフィルタ６７、６８
の切換を高速に行えるようにした。
【００２６】
【発明の効果】本発明によれば、ΔΣ型ＡＤ変換器の変
換レンジを任意に設定できるので、入力信号に応じた最
適な変換レンジに設定することができる。また、入力信
号を高速に切り換えられるので、入力信号の数に応じた
ΔΣ型ＡＤ変換器を配置する必要がなく、回路規模の縮
小化をはかることができる。
換レンジを任意に設定できるので、入力信号に応じた最
適な変換レンジに設定することができる。また、入力信
号を高速に切り換えられるので、入力信号の数に応じた
ΔΣ型ＡＤ変換器を配置する必要がなく、回路規模の縮
小化をはかることができる。
【図１】本発明の、第１の実施例であるΔΣ型ＡＤ変換
器の、構成を示す図である。
器の、構成を示す図である。
【図２】本発明の、第２の実施例であるΔΣ型ＡＤ変換
器の、構成を示す図である。
器の、構成を示す図である。
【図３】本発明の、第２の実施例であるΔΣ型ＡＤ変換
器の、入出力特性を示す図である。
器の、入出力特性を示す図である。
【図４】本発明の、第３の実施例であるΔΣ型ＡＤ変換
器の、構成を示す図である。
器の、構成を示す図である。
【図５】本発明の、第３の実施例であるΔΣ型ＡＤ変換
器の、入出力特性を示す図である。
器の、入出力特性を示す図である。
【図６】本発明の、第４の実施例であるΔΣ型ＡＤ変換
器の、構成を示す図である。
器の、構成を示す図である。
１‥‥アナログスイッチ、２‥‥コンデンサ、３‥‥ア
ナログスイッチ、４‥‥アナログスイッチ、５‥‥アナ
ログスイッチ、６‥‥アナログスイッチ、７‥‥コンデ
ンサ、８‥‥アナログスイッチ、９‥‥アナログスイッ
チ、１０‥‥コンデンサ、１１‥‥アナログスイッチ、
１２‥‥アナログスイッチ、１３‥‥アナログスイッ
チ、１４‥‥アナログスイッチ、１５‥‥コンデンサ、
１６‥‥アナログスイッチ、１７‥‥アナログスイッ
チ、１８‥‥コンデンサ、１９‥‥アナログスイッチ、
２０‥‥アナログスイッチ、２１‥‥演算増幅器、２２
‥‥比較器、２３‥‥アナログスイッチ、２４‥‥コン
デンサ、２５‥‥アナログスイッチ、２６‥‥アナログ
スイッチ、２７‥‥アナログスイッチ、２８‥‥Ｄフリ
ップフロップ、２９‥‥切り替え器、３０‥‥基準電圧
源、３１‥‥基準電圧源、３２‥‥アナログスイッチ、
３３‥‥コンデンサ、３４‥‥アナログスイッチ、３５
‥‥アナログスイッチ、３６‥‥アナログスイッチ、３
７‥‥コンデンサ、３８‥‥演算増幅器、３９‥‥アナ
ログスイッチ、４０‥‥アナログスイッチ、４１‥‥ア
ナログスイッチ、４２‥‥コンデンサ、４３‥‥アナロ
グスイッチ、４４‥‥演算増幅器、４５‥‥コンデン
サ、４６‥‥比較器、４７‥‥Ｄフリップフロップ、４
８‥‥アナログスイッチ、４９‥‥コンデンサ、５０‥
‥アナログスイッチ、５１‥‥アナログスイッチ、５２
‥‥アナログスイッチ、５３‥‥アナログスイッチ、５
４‥‥コンデンサ、５５‥‥アナログスイッチ、５６‥
‥アナログスイッチ、５７‥‥アナログスイッチ、５８
‥‥切り替え器、５９‥‥基準電圧源、６０‥‥切り替
え器、６１‥‥基準電圧源、６２‥‥反転回路、６３‥
‥反転回路、６４‥‥切換回路、６５‥‥ΔΣ変調器、
６６‥‥切換回路、６７‥‥デシメータフィルタ、６８
‥‥デシメータフィルタ
ナログスイッチ、４‥‥アナログスイッチ、５‥‥アナ
ログスイッチ、６‥‥アナログスイッチ、７‥‥コンデ
ンサ、８‥‥アナログスイッチ、９‥‥アナログスイッ
チ、１０‥‥コンデンサ、１１‥‥アナログスイッチ、
１２‥‥アナログスイッチ、１３‥‥アナログスイッ
チ、１４‥‥アナログスイッチ、１５‥‥コンデンサ、
１６‥‥アナログスイッチ、１７‥‥アナログスイッ
チ、１８‥‥コンデンサ、１９‥‥アナログスイッチ、
２０‥‥アナログスイッチ、２１‥‥演算増幅器、２２
‥‥比較器、２３‥‥アナログスイッチ、２４‥‥コン
デンサ、２５‥‥アナログスイッチ、２６‥‥アナログ
スイッチ、２７‥‥アナログスイッチ、２８‥‥Ｄフリ
ップフロップ、２９‥‥切り替え器、３０‥‥基準電圧
源、３１‥‥基準電圧源、３２‥‥アナログスイッチ、
３３‥‥コンデンサ、３４‥‥アナログスイッチ、３５
‥‥アナログスイッチ、３６‥‥アナログスイッチ、３
７‥‥コンデンサ、３８‥‥演算増幅器、３９‥‥アナ
ログスイッチ、４０‥‥アナログスイッチ、４１‥‥ア
ナログスイッチ、４２‥‥コンデンサ、４３‥‥アナロ
グスイッチ、４４‥‥演算増幅器、４５‥‥コンデン
サ、４６‥‥比較器、４７‥‥Ｄフリップフロップ、４
８‥‥アナログスイッチ、４９‥‥コンデンサ、５０‥
‥アナログスイッチ、５１‥‥アナログスイッチ、５２
‥‥アナログスイッチ、５３‥‥アナログスイッチ、５
４‥‥コンデンサ、５５‥‥アナログスイッチ、５６‥
‥アナログスイッチ、５７‥‥アナログスイッチ、５８
‥‥切り替え器、５９‥‥基準電圧源、６０‥‥切り替
え器、６１‥‥基準電圧源、６２‥‥反転回路、６３‥
‥反転回路、６４‥‥切換回路、６５‥‥ΔΣ変調器、
６６‥‥切換回路、６７‥‥デシメータフィルタ、６８
‥‥デシメータフィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村林 文夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 山内 辰美 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 半沢 恵二 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 Ｆターム(参考） 5J022 AA00 AB01 CA09 CB01 CE01 CF03 CF07 5J064 AA04 BC03 BC06 BC10 BC19 BC23 BC24 BC25 BD01
Claims (4)
- 【請求項１】少なくとも第１の出力電圧レベルと第２の
出力電圧レベルとを有する局部ＤＡ変換器と、入力信号
と前記局部ＤＡ変換器の出力との差を積分する積分器
と、前記積分器の出力を比較する比較器と、前記比較器
の出力に応じて前記局部ＤＡ変換器の出力を変化させる
手段とを有するΔΣ型ＡＤ変換器において、前記局部Ｄ
Ａ変換器の第１の出力電圧レベルと第２の出力電圧レベ
ルの切り替え手段を有することを特徴とするΔΣ型ＡＤ
変換器。 - 【請求項２】少なくとも第１の出力電圧レベルと第２の
出力電圧レベルとを有する局部ＤＡ変換器と、入力信号
と前記局部ＤＡ変換器の出力との差を積分する積分器
と、前記積分器の出力を比較する比較器と、前記比較器
の出力に応じて前記局部ＤＡ変換器の出力を変化させる
手段とを有するΔΣ型ＡＤ変換器において、前記局部Ｄ
Ａ変換器の出力信号の極性反転手段を有することを特徴
とするΔΣ型ＡＤ変換器。 - 【請求項３】少なくとも第１の出力電圧レベルと第２の
出力電圧レベルとを有する局部ＤＡ変換器と、複数の入
力信号を切り換える切換手段と、前記切換手段の出力信
号と前記局部ＤＡ変換器の出力との差を積分する積分器
と、前記積分器の出力を比較する比較器と、前記比較器
の出力に応じて前記局部ＤＡ変換器の出力を変化させる
手段とを有するΔΣ型ＡＤ変換器において、前記積分器
が積分値を保持するコンデンサを複数有し、前記切換回
路の切り換えに応じて、前記コンデンサを切り換える手
段を有することを特徴とするΔΣ型ＡＤ変換器。 - 【請求項４】少なくとも第１の出力電圧レベルと第２の
出力電圧レベルとを有する局部ＤＡ変換器と、複数の入
力信号を切り換える切換手段と、前記切換手段の出力信
号と前記局部ＤＡ変換器の出力との差を積分する積分器
と、前記積分器の出力を比較する比較器と、前記比較器
の出力に応じて前記局部ＤＡ変換器の出力を切り替える
切り替え手段と、前記比較器の出力の平均値を算出する
演算手段を有するΔΣ型ＡＤ変換器において、複数個の
前記演算手段と、前記複数の入力信号の切り換えに応じ
て前記複数の演算手段を切り換える切り替え手段とを有
することを特徴とするΔΣ型ＡＤ変換器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052189A JP2001237706A (ja) | 2000-02-23 | 2000-02-23 | Δς型ａｄ変換器 |
| US09/785,552 US6489906B2 (en) | 2000-02-23 | 2001-02-20 | ΔΣ type A/D converter |
| EP01103671A EP1130784A3 (en) | 2000-02-23 | 2001-02-23 | Delta Sigma type a/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052189A JP2001237706A (ja) | 2000-02-23 | 2000-02-23 | Δς型ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237706A true JP2001237706A (ja) | 2001-08-31 |
Family
ID=18573747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000052189A Pending JP2001237706A (ja) | 2000-02-23 | 2000-02-23 | Δς型ａｄ変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6489906B2 (ja) |
| EP (1) | EP1130784A3 (ja) |
| JP (1) | JP2001237706A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295197A (ja) * | 2006-04-24 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Δς変調器及びａ／ｄ変換器 |
| JP2008028855A (ja) * | 2006-07-24 | 2008-02-07 | Renesas Technology Corp | 半導体集積回路装置 |
| WO2008090747A1 (ja) | 2007-01-26 | 2008-07-31 | Panasonic Corporation | Σδ型ａｄ変換器およびそれを用いた角速度センサ |
| JP2009020034A (ja) * | 2007-07-13 | 2009-01-29 | Panasonic Corp | 角速度センサ |
| JP2009540716A (ja) * | 2006-06-12 | 2009-11-19 | ジーエス・アイピー・リミテッド・ライアビリティ・カンパニー | シグマデルタ変調器 |
| JP2010088139A (ja) * | 2007-01-26 | 2010-04-15 | Panasonic Corp | Σδ型ａｄ変換器を用いた角速度センサ |
| WO2012153371A1 (ja) * | 2011-05-12 | 2012-11-15 | パナソニック株式会社 | Ｄｃオフセット補正機能を備えたデルタシグマａ／ｄ変換器 |
| US8451066B2 (en) | 2007-11-12 | 2013-05-28 | Panasonic Corporation | PLL circuit and angular velocity sensor using the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1221410B1 (de) | 2001-01-04 | 2004-04-28 | Optima Filling And Packaging Machines Gmbh | Verfahren und Vorrichtung zum Verpacken von Gegenständen |
| US6573850B1 (en) | 2002-05-24 | 2003-06-03 | Wolfson Microelectronics Limited | Digital-to-analogue converter circuits |
| US6873277B1 (en) * | 2003-09-19 | 2005-03-29 | Rosemount, Inc. | Multi-phase measurement system with synchronized sigma delta converters |
| US7142142B2 (en) * | 2004-02-25 | 2006-11-28 | Nelicor Puritan Bennett, Inc. | Multi-bit ADC with sigma-delta modulation |
| EP1805898B1 (en) * | 2004-10-18 | 2012-12-05 | Linear Technology Corporation | Analog signal sampling system and method having reduced average input current |
| FR2899741B1 (fr) * | 2006-04-11 | 2009-01-30 | St Microelectronics Sa | Modulateur delta-sigma dote d'un integrateur a partage de charges |
| DE102007033390B4 (de) * | 2007-07-18 | 2012-10-31 | Texas Instruments Deutschland Gmbh | Multiplexingfähiger Sigma-Delta-Analog-Digital-Wandler |
| CN106063122B (zh) * | 2014-09-30 | 2018-02-09 | 松下知识产权经营株式会社 | 电动机控制装置以及电动机控制方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138609A (ja) * | 1988-06-09 | 1990-05-28 | Asahi Kasei Micro Syst Kk | アナログ演算回路 |
| JP3011424B2 (ja) * | 1990-01-24 | 2000-02-21 | 株式会社東芝 | Ａ／ｄ変換器 |
| JPH05505287A (ja) * | 1990-01-31 | 1993-08-05 | アナログ・ディバイセス・インコーポレーテッド | シグマデルタ変調器 |
| US5392043A (en) * | 1993-10-04 | 1995-02-21 | General Electric Company | Double-rate sampled signal integrator |
| US5621408A (en) * | 1995-02-24 | 1997-04-15 | Lecroy Corporation | Delta sigma analog-to-digital converter with temporally interleaved architecture |
| EP0901233B1 (en) * | 1997-09-05 | 2005-03-02 | STMicroelectronics S.r.l. | Double sampled sigma delta modulator of second order having a semi-bilinear architecture |
| JPH11145829A (ja) | 1997-11-06 | 1999-05-28 | Sony Corp | 利得制御機能を有するａ／ｄ変換器 |
| JPH11150784A (ja) | 1997-11-17 | 1999-06-02 | Matsushita Electric Ind Co Ltd | 複数の部分帯域マイクロフォンからなるマイクロフォン装置 |
| US6292121B1 (en) * | 1998-01-09 | 2001-09-18 | Lecroy Corporation | Delta sigma-analog-to-digital converter |
| TW443039B (en) * | 1999-05-20 | 2001-06-23 | Ind Tech Res Inst | Sigma-delta modulator by using method of local nonlinear feedback loop |
-
2000
- 2000-02-23 JP JP2000052189A patent/JP2001237706A/ja active Pending
-
2001
- 2001-02-20 US US09/785,552 patent/US6489906B2/en not_active Expired - Fee Related
- 2001-02-23 EP EP01103671A patent/EP1130784A3/en not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007295197A (ja) * | 2006-04-24 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Δς変調器及びａ／ｄ変換器 |
| JP4755715B2 (ja) * | 2006-06-12 | 2011-08-24 | ジーエス アイピー リミテッド リアビリティ カンパニー | シグマデルタ変調器 |
| JP2009540716A (ja) * | 2006-06-12 | 2009-11-19 | ジーエス・アイピー・リミテッド・ライアビリティ・カンパニー | シグマデルタ変調器 |
| JP2008028855A (ja) * | 2006-07-24 | 2008-02-07 | Renesas Technology Corp | 半導体集積回路装置 |
| WO2008090747A1 (ja) | 2007-01-26 | 2008-07-31 | Panasonic Corporation | Σδ型ａｄ変換器およびそれを用いた角速度センサ |
| JP2008206134A (ja) * | 2007-01-26 | 2008-09-04 | Matsushita Electric Ind Co Ltd | Σδ型ａｄ変換器およびそれを用いた角速度センサ |
| EP2096759A1 (en) * | 2007-01-26 | 2009-09-02 | Panasonic Corporation | Sigma-delta type analog-to-digital (ad) converter and angular velocity sensor using same |
| JP2010088139A (ja) * | 2007-01-26 | 2010-04-15 | Panasonic Corp | Σδ型ａｄ変換器を用いた角速度センサ |
| US7898448B2 (en) | 2007-01-26 | 2011-03-01 | Panasonic Corporation | Sigma-delta type analog-to-digital (AD) converter and angular velocity sensor using same |
| JP2011259495A (ja) * | 2007-01-26 | 2011-12-22 | Panasonic Corp | Σδ型ａｄ変換器を用いた角速度センサ |
| EP2096759A4 (en) * | 2007-01-26 | 2012-01-18 | Panasonic Corp | ANALOG TO DIGITAL (AN) TYPE S-D CONVERTER AND ANGULAR SPEED SENSOR USING THE SAME |
| JP2009020034A (ja) * | 2007-07-13 | 2009-01-29 | Panasonic Corp | 角速度センサ |
| US8451066B2 (en) | 2007-11-12 | 2013-05-28 | Panasonic Corporation | PLL circuit and angular velocity sensor using the same |
| WO2012153371A1 (ja) * | 2011-05-12 | 2012-11-15 | パナソニック株式会社 | Ｄｃオフセット補正機能を備えたデルタシグマａ／ｄ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1130784A3 (en) | 2004-04-07 |
| EP1130784A9 (en) | 2004-07-14 |
| EP1130784A2 (en) | 2001-09-05 |
| US20010030621A1 (en) | 2001-10-18 |
| US6489906B2 (en) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001237706A (ja) | Δς型ａｄ変換器 | |
| US5563597A (en) | Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage | |
| US7167119B1 (en) | Delta-sigma modulators with double sampling input networks and systems using the same | |
| US7450046B2 (en) | Delta-sigma modulator and A/D converter | |
| JP3143567B2 (ja) | デルタシグマ変調器 | |
| US5896101A (en) | Wide dynamic range delta sigma A/D converter | |
| JP5358829B2 (ja) | Δς型ａ／ｄ変換器 | |
| JP5046622B2 (ja) | サンプリングフィルタ装置 | |
| JP2007532011A (ja) | 積分器リセット機構 | |
| JP2008160843A (ja) | オフセットエラー修正およびそれに同一のものを使用するシステムを用いるサンプル＆ホールド回路および方法 | |
| JP4578450B2 (ja) | デルタシグマａｄ変換器 | |
| US5821892A (en) | Digital to analog conversion system | |
| US7916054B2 (en) | K-delta-1-sigma modulator | |
| US8344796B2 (en) | Switched capacitor circuit | |
| JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ | |
| US5805019A (en) | Voltage gain amplifier for converting a single input to a differential output | |
| CN111697971A (zh) | Δ-σ模数转换器以及用于操作δ-σ模数转换器的方法 | |
| JP2009260605A (ja) | Δς変調器及びδς型ａｄ変換器 | |
| JP7376017B2 (ja) | 量子化器出力コードに基づくプリチャージを伴うデルタシグマコンバータ | |
| JPS628619A (ja) | デジタル−アナログ変換器 | |
| JPH04243326A (ja) | オーバサンプリングｄ−ａ変換器 | |
| CN114641936A (zh) | 传感器电路 | |
| JPH09270708A (ja) | ディジタル／アナログ変換器及び音声制御装置 | |
| KR102128808B1 (ko) | 기준 전압의 잡음에 강인한 델타 시그마 변조기 및 이를 포함하는 아날로그 디지털 변환기 | |
| JPH0870251A (ja) | デルタシグマ型ａｄ変換回路 |