JPH04243326A - オーバサンプリングｄ−ａ変換器 - Google Patents

オーバサンプリングｄ−ａ変換器

Info

Publication number
JPH04243326A
JPH04243326A JP3004194A JP419491A JPH04243326A JP H04243326 A JPH04243326 A JP H04243326A JP 3004194 A JP3004194 A JP 3004194A JP 419491 A JP419491 A JP 419491A JP H04243326 A JPH04243326 A JP H04243326A
Authority
JP
Japan
Prior art keywords
switch
input
converter
output
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3004194A
Other languages
English (en)
Inventor
Akira Yugawa
湯川　彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3004194A priority Critical patent/JPH04243326A/ja
Priority to EP92300483A priority patent/EP0495687B1/en
Priority to DE69219914T priority patent/DE69219914T2/de
Priority to US07/822,956 priority patent/US5206648A/en
Publication of JPH04243326A publication Critical patent/JPH04243326A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高精度のＤ−Ａ変換器を
実現する方法に関し、特にデルタシグマ変調方式を用い
てより高精度のＤ−Ａ変換器を容易に実現する方法に関
する。
【０００２】
【従来の技術】デルタシグマ変調を用いたオーバサンプ
リングＤ−Ａ変換器はオーバサンプリングＡ−Ｄ変換器
と同様、内部に高精度のＤ−Ａ変換器を必要としないた
め高精度のＤ−Ａ変換器に向いている。このような方法
によるＤ−Ａ変換器には図３の１ビットデルタシグマ変
調器を用いて１ビット符号化された信号を図４のリーク
積分器によりＤ−Ａ変換する方法が知られている。この
回路は１９８７年アイイーイーイージャーナルオブソリ
ッドステートサーキッツ（ＩＥＥＥＪｏｕｒｎａｌ　　
ｏｆ　　Ｓｏｌｉｄ−Ｓｔａｔｅ　　Ｃｉｒｃｕｉｔｓ
）６月号３９１ページに記載されている。図３の回路は
高速で入力される信号データを１ビットの高速データに
変換する回路で、変換するときの量子化雑音をＱとする
と、出力Ｙと入力Ｘの関係は、
【０００３】
【０００４】で表され、入力信号と高い周波数に偏った
量子化雑音となる。この信号を用いて図４のスイッチＳ
１１、Ｓ１２、Ｓ２１、Ｓ２２を制御する。これらスイ
ッチＳ１１、Ｓ１２、Ｓ２１、Ｓ２２は２相のクロック
により動作し、第１の位相ではスイッチＳ２１、Ｓ１１
、Ｓ１２は接地側に接続され、スイッチＳ２２は基準電
圧ＶＲＥＦ　側に接続される。次に第２の位相で、もし
データが１であれば、スイッチＳ２２を接地側に切り換
えるとともにスイッチＳ１１を演算増幅器の入力側に切
り換えることによりＣ２×ＶＲＥＦ　の電荷を容量Ｃ１
から引き抜き、演算増幅器の出力を増加させる。もし第
２の位相でデータが０であればスイッチＳ２１を基準電
圧側に切り換えるとともにスイッチＳ１１を演算増幅器
の入力側に切り換えることにより、Ｃ１×ＶＲＥＦ　の
電荷を容量ＣＩに充電し、演算増幅器の出力を減少させ
る。なお、抵抗ＲはＲ×ＣＩにより決まる時定数が１回
の積分周期より十分大きく、再生したい信号の帯域をｆ
ＳＩＧ　としたとき１／２πｆＳＩＧ　より大きい値に
なるように決める。
【０００５】この方法によりオーディオ信号において９
０ｄＢの信号対雑音比を得たことが報告されている。し
かし、この水準は１６ビット精度には達していない。た
とえば９ｄＢ性能を向上させるためには動作周波数を２
倍にあげる必要がある。動作周波数を２倍にすると、消
費電力は２倍以上上昇する。また回路設計が著しく難し
くなるので望ましくない。
【０００６】
【発明が解決しようとする課題】サンプリング周波数を
上げないで性能を向上させる方法として比較器のビット
数を増やす方法が知られている。しかしながら、比較器
のビット数を複数化するとＤ−Ａ変換器も複数ビット化
する事が必要になる。Ｄ−Ａ変換器のビット数を複数化
すると、素子ばらつきの影響で歪を生じやすくなる欠点
があった。そのため、１チップに集積する方法にはほと
んど用いられることがなかった。
【０００７】たとえば、図５に示すように電圧の絶対値
が等しい正負の基準電圧と接地電位を用意し、２相のク
ロックを用いて３値のＤ−Ａ変換を行うことはできる。 この回路は、第１の位相で、スイッチＳ１〜Ｓ４すべて
接地電圧に接続しておく。第２の位相で、スイッチＳ１
およびＳ４は演算増幅器の入力側に、スイッチＳ３は演
算増幅器の出力側に、スイッチＳ２は図２もしくは図３
の変調器の比較器を３値の比較器に変更したものの出力
が“１”であればＶＲＥＦ−に、“−１”であればＶＲ
ＥＦ＋に、“０”であれば接地のままにする。演算増幅
器の利得をＡとすると、Ｎ番目のサンプリングでの出力
ＶＮ　と、Ｎ＋１番目の出力ＶＮ＋１　の間に、
【００
０８】
【０００９】の関係が成り立ち、ＶＸ　によって３値の
Ｄ−Ａ変換と、低域通過特性が実現できる。しかし、こ
の方法では、ＶＲＥＦ＋とＶＲＥＦ−の絶対値に差があ
ると、“１”と“−１”で変化する電圧ＶＸ　に差を生
じる。量子化が２値である場合にはこの差はＤ−Ａ変換
器の特性にはオフセット電圧が生じるだけの欠点ですん
だけれど、３値ではこの差は信号の歪となって出力に現
れるため特性の著しい劣化を招く。
【００１０】本発明は、３値の入力データに対して２値
のデータと同様に素子精度の影響のないＤ−Ａ変換器を
構成する方法を提供することにより、サンプリング周波
数を上げることなく１８ビット精度のＤ−Ａ変換器を実
現することを可能とするものである。
【００１１】
【課題を解決するための手段】本発明のオーバサンプリ
ングＤ−Ａ変換器は、＋１、０、−１の３値の量子化を
行うデルタシグマ変調器と、演算増幅器とこの演算増幅
器の入出力の間に接続された蓄電器およびリークをもた
せる手段備えることにより構成されるリーク積分器と、
基準電圧を供給する手段と、一端が前記リーク積分器の
入力端と接地電極に切り換える第１のスイッチに接続さ
れ他端が前記基準電圧を供給する手段と接地電極に切り
換える第２のスイッチに接続されてなる積分器に対して
電荷を供給する手段とを含んで構成され、前記第１のス
イッチが接地側から積分器の入力端に切り換えられると
き、前記第２のスイッチが前記デルタシグマ変調器の出
力＋１，−１，０によりそれぞれ接地側から基準電圧，
基準電圧から接地側，状態変更無しの動作により３値の
積分動作をしている。
【００１２】
【実施例１】次に図面を参照して本発明を説明する。
【００１３】Ｄ−Ａ変換を行う信号はディジタルフィル
タによってサンプリング周波数を２５６倍程度に持ち上
げた後、図２もしくは図３の２次デルタシグマ変調器に
より±１および０の３値信号に変換する。この変換にお
いて比較器への入力が０．５より大きければ“１”を出
力し、−０．５より小さければ“−１”を出力し、それ
以外では“０”を出力するとともに信号入力側にフィー
ドバックする。この変調器への入力信号データは、最大
値および最小値が±１未満でなければならない。
【００１４】３値の信号に変換された信号は、図１のＤ
−Ａ変換器に入力される。このＤ−Ａ変換器は２つの位
相で動作する。まず、第１の位相ではスイッチＳ１、Ｓ
３、Ｓ４は接地側に接続されている。スイッチＳ２は、
下記の表に示すように、変調器の出力が“１”のときに
はＶＲＥＦ　側に、“０”および“−１”の時には接地
側に接続される。
【００１５】
【００１６】つぎに第２のでスイッチＳ１およびＳ２は
演算増幅器の入力側に、スイッチＳ３は演算増幅器の出
力側に切り換えられる。スイッチＳ２は、おなじく上記
表に示すように、変調器の出力が“１”および“０”の
ときには接地側に、“−１”の時にはＶＲＥＦ　側接続
される。ここで、入力が“０”の時はスイッチＳ２の状
態を変えないことが重要で、第１および第２の位相共に
“ＶＲＥＦ　”であってもよい。また、ＶＲＥＦ　とＧ
ＮＤ（接地）は入れ換えてもよく、このとき出力電圧は
逆転する。この操作によれば、Ｎ番目のサンプリングと
、Ｎ＋１番目のサンプリング出力には、
【００１７】
【００１８】の関係が成立する。この式で、従来の方法
との違いは、ＶＸ　が“１”、“０”、“−１”でそれ
ぞれＶＲＥＦ　、０、−ＶＲＥＦ　となってＶＲＥＦ　
が変化しない限り一定値をとることにある。
【００１９】なお、フィルタの通過利得Ａとカットオフ
周波数ｆは、クロック周波数をｆＳ　とすると、ほぼＡ
＝ＣＬ／ＣＩ ｆ＝（ＣＬ／ＣＩ）（ｆＳ　／２π） となる。
【００２０】
【実施例２】この方式は実施例１のいわゆるシングルエ
ンディッド構造だけでなく、平衡型の回路構造にも適用
することができる。平衡型の回路構造は、図１のスイッ
チと蓄電器を演算増幅器の正入力と負出力に対しても図
６に示すように付加すれば実現できる。このとき付加さ
れた回路中のスイッチＳ２の切り換えは、前記表で示さ
れる入力が＋１のときと−１のときでスイッチのオンす
る方向が入れ替わる。本発明を平衡型回路にすることに
より、第１の実施例に比べて回路規模は少し大きくなる
が、電源からの雑音およびスイッチのフィードスルー雑
音を大幅に軽減できる利点がある。なお、信号の伝達特
性は実施例１とおなじである。
【００２１】
【実施例３】実施例２の平衡型の回路は変換器への入力
によって初期状態を変更する必要があるので、スイッチ
を制御する論理を組む必要がある。この論理のため、ク
ロック信号のディユーティ比が一定であってもΦ１　と
Φ２の時間が＋１と−１で微妙に変化する可能性がある
。 平衡型の回路では入力信号による充電用蓄電器ＣＡ　が
２個あり、演算増幅器の２つの入力のうち１つが充電を
行うとき他方は放電を行う。そこで、図７に示すように
、１個を充電専用とし、もう１個を放電専用にし、充電
を行うか放電を行うかはスイッチＳ１１およびＳ１２を
接地側から演算増幅器の正入力に切り換えるか負入力に
切り換えるかを制御することにより実現する。伝達特性
は実施例１と同じである。
【００２２】図７の回路は、Φ１　のときスイッチＳ２
１はＶＲＥＦ　、スイッチＳ１１，Ｓ１２，Ｓ２２，Ｓ
３１，Ｓ３２，Ｓ４１，Ｓ４２は接地に接続される。次
に、Φ２　ではスイッチＳ４１は演算増幅器の負入力、
スイッチＳ４２は演算増幅器の正入力、スイッチＳ３１
は演算増幅器の正出力、スイッチＳ３２は演算増幅器の
負出力に接続される。た、入力が±１ではスイッチＳ２
１は接地、スイッチＳ２２はＶＲＥＦ　に切り変えられ
、入力が０の時にはスイッチＳ２１およびＳ２２の状態
は換えない。さらに、入力が＋１の時にはスイッチＳ１
１は演算増幅器の負入力側に、スイッチＳ１２は演算増
幅器の正入力側に切り換える。もし、入力が−１の時に
はスイッチＳ１１は演算増幅器の正入力側に、スイッチ
Ｓ１２は演算増幅器の負入力側に切り換える。入力が０
の時には入力が正のときもしくは負のときのどちらの状
態をとってもよい。
【００２３】
【発明の効果】本発明を用いることにより、素子精度に
依存しない線形性のよい特性を持つ３値のＤ−Ａ変換回
路が２値のＤ−Ａ変換器とほとんど変わらない面積で実
現できる。このＤ−Ａ変換器は、３値の量子化を行うデ
ルタシグマ変調器を用いたＤ−Ａ変換器の出力回路とす
れば、従来１６ビットが実用上の限界であったフィルタ
を集積化した１チップのＤ−Ａ変換器を動作速度を変え
ないで１８ビット精度まで実現することを可能とする。
【図面の簡単な説明】
【図１】本発明の実施例１による３値のＤ−Ａ変換回路
である。
【図２】図１の回路を動作させる２次のデルタシグマ変
調器を示すブロック図である。
【図３】２次のデルタシグマ変調器の別の構成方法を示
すブロック図である。
【図４】従来のフィルタ付きで２値のＤ−Ａ変換回路の
回路図である。
【図５】従来のフィルタ付きＤ−Ａ変換器を３値化した
ブロック図である。
【図６】それぞれ本発明の実施例２を示す回路図である
。
【図７】それぞれ本発明の実施例３を示す回路図である
。
【符号の説明】
Ｓ１…Ｓ４２　　　　スイッチ ＣＬ，ＣＩ，ＣＡ，Ｃ１，Ｃ２　　　　容量素子Ｒ　　
　　抵抗

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　＋１、０、−１の３値の量子化を行う
    デルタシグマ変調器と、演算増幅器とこの演算増幅器の
    入出力の間に接続された蓄電器およびリークをもたせる
    手段とを備えることにより構成されるリーク積分器と、
    基準電圧を供給する手段と、一端が前記リーク積分器の
    入力端と接地電極に切り換える第１のスイッチに接続さ
    れ、他端が前記基準電圧を供給する手段と接地電極に切
    り換える第２のスイッチに接続されてなる積分器に対し
    て電荷を供給する手段とを含んで構成され、前記第１の
    スイッチが接地側から積分器の入力端に切り換えられる
    とき、前記第２のスイッチが前記デルタシグマ変調器の
    出力＋１，−１，０によりそれぞれ接地側から基準電圧
    ，基準電圧から接地側，状態変更無しの動作により３値
    の積分動作をさせることを特徴とするオーバサンプリン
    グＤ−Ａ変換器。
JP3004194A 1991-01-18 1991-01-18 オーバサンプリングｄ−ａ変換器 Pending JPH04243326A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3004194A JPH04243326A (ja) 1991-01-18 1991-01-18 オーバサンプリングｄ−ａ変換器
EP92300483A EP0495687B1 (en) 1991-01-18 1992-01-20 Oversampling DA converter with operational amplifier driven by a single reference voltage
DE69219914T DE69219914T2 (de) 1991-01-18 1992-01-20 DA-Konverter mit Überabtastung mit einem durch eine einzige Spannung gesteuerten Operationsverstärker
US07/822,956 US5206648A (en) 1991-01-18 1992-01-21 Oversampling da converter with operational amplifier driven by a single reference voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3004194A JPH04243326A (ja) 1991-01-18 1991-01-18 オーバサンプリングｄ−ａ変換器

Publications (1)

Publication Number Publication Date
JPH04243326A true JPH04243326A (ja) 1992-08-31

Family

ID=11577882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3004194A Pending JPH04243326A (ja) 1991-01-18 1991-01-18 オーバサンプリングｄ−ａ変換器

Country Status (4)

Country Link
US (1) US5206648A (ja)
EP (1) EP0495687B1 (ja)
JP (1) JPH04243326A (ja)
DE (1) DE69219914T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081069A1 (ja) * 2009-12-29 2011-07-07 ザインエレクトロニクス株式会社 シグマデルタ変調器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0607712B1 (en) * 1993-01-20 2001-09-12 Schlumberger Industries S.A. Frequency modulated integrator circuit
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5351016A (en) * 1993-05-28 1994-09-27 Ericsson Ge Mobile Communications Inc. Adaptively self-correcting modulation system and method
ES2118050B1 (es) * 1994-06-06 1999-04-16 Ericsson Ge Mobile Inc Modulador autoajustable y metodo de modulacion autoajustable
US5608401A (en) 1994-12-28 1997-03-04 Lucent Technologies Inc. Three-level digital-to-analog converter for low-power consumption
US5821891A (en) * 1996-12-26 1998-10-13 Nokia Mobile Phones, Ltd. Second order demodulator for sigma-delta digital to analog converter
US6137429A (en) * 1999-03-08 2000-10-24 Motorola, Inc. Circuit and method for attenuating noise in a data converter
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
US7057544B2 (en) * 2004-05-19 2006-06-06 Skyworks Solutions, Inc. Direct charge transfer digital to analog converter having a single reference voltage
JP2006109059A (ja) * 2004-10-05 2006-04-20 Rohm Co Ltd 電子回路
US11258453B2 (en) * 2020-03-09 2022-02-22 SiliconIntervention Inc. Analog to digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177818A (ja) * 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形アナログ・デイジタル変換器
JPH02138609A (ja) * 1988-06-09 1990-05-28 Asahi Kasei Micro Syst Kk アナログ演算回路
JPH02184119A (ja) * 1989-01-11 1990-07-18 Toshiba Corp オーバーサンプリング形デジタル―アナログ変換回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622536A (en) * 1984-09-28 1986-11-11 Regents Of The University Of California Ratio independent cyclic A/D and D/A conversion using a reciprocating reference approach
US4862121A (en) * 1987-08-13 1989-08-29 Texas Instruments Incorporated Switched capacitor filter
FR2641924B1 (fr) * 1988-12-28 1991-05-03 Sgs Thomson Microelectronics Generateur de forme d'onde de signal analogique
FR2642921B1 (fr) * 1989-02-07 1991-05-17 Texas Instruments France Chaine de conversion numerique-analogique incluant un modulateur numerique a plusieurs niveaux de quantification, associe a un convertisseur numerique-analogique
US5012245A (en) * 1989-10-04 1991-04-30 At&T Bell Laboratories Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio
JPH03143027A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd ３値出力形ｄ／ａ変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177818A (ja) * 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形アナログ・デイジタル変換器
JPH02138609A (ja) * 1988-06-09 1990-05-28 Asahi Kasei Micro Syst Kk アナログ演算回路
JPH02184119A (ja) * 1989-01-11 1990-07-18 Toshiba Corp オーバーサンプリング形デジタル―アナログ変換回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081069A1 (ja) * 2009-12-29 2011-07-07 ザインエレクトロニクス株式会社 シグマデルタ変調器
JP2011139394A (ja) * 2009-12-29 2011-07-14 Thine Electronics Inc シグマデルタ変調器
US8552895B2 (en) 2009-12-29 2013-10-08 Thine Electronics, Inc. Sigma-delta modulator for reducing power consumption and suitable for high-speed operations

Also Published As

Publication number Publication date
EP0495687A3 (en) 1993-12-01
DE69219914D1 (de) 1997-07-03
US5206648A (en) 1993-04-27
EP0495687A2 (en) 1992-07-22
EP0495687B1 (en) 1997-05-28
DE69219914T2 (de) 1997-09-11

Similar Documents

Publication Publication Date Title
US5892473A (en) Switched capacitor digital-analog converter with a decreased harmonic distortion
JP3143567B2 (ja) デルタシグマ変調器
US5379040A (en) Digital-to-analog converter
JP3852721B2 (ja) Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US5245344A (en) High order switched-capacitor filter with dac input
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
US5917440A (en) Implementing transmission zeroes in narrowband sigma-delta A/D converters
EP0901233B1 (en) Double sampled sigma delta modulator of second order having a semi-bilinear architecture
US7388533B2 (en) Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
JP5565859B2 (ja) デルタシグマａｄ変換器
GB2425416A (en) Switched capacitor DAC
JP4662826B2 (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
CA2042213A1 (en) Double rate oversampled interpolative modulators for analog-to-digital conversion
JPH04229723A (ja) 高次シグマ・デルタアナログ／デジタル変換器
CN110875742B (zh) 一种用于delta-sigma调制器的离散型低功耗积分器
US6137431A (en) Oversampled pipeline A/D converter with mismatch shaping
JPH04243326A (ja) オーバサンプリングｄ−ａ変換器
JPH03143027A (ja) ３値出力形ｄ／ａ変換器
US8169259B2 (en) Active filter, delta-sigma modulator, and system
EP2658131A1 (en) Electronic device and method for analogue to digital conversion according to Delta-Sigma modulation using double sampling
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
CN111697971A (zh) Δ-σ模数转换器以及用于操作δ-σ模数转换器的方法
JP2000174572A (ja) 電圧増幅器
JP4171222B2 (ja) 多入力δς変調回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981222