JP4755715B2 - シグマデルタ変調器 - Google Patents
シグマデルタ変調器 Download PDFInfo
- Publication number
- JP4755715B2 JP4755715B2 JP2009514887A JP2009514887A JP4755715B2 JP 4755715 B2 JP4755715 B2 JP 4755715B2 JP 2009514887 A JP2009514887 A JP 2009514887A JP 2009514887 A JP2009514887 A JP 2009514887A JP 4755715 B2 JP4755715 B2 JP 4755715B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog input
- input signal
- digital
- boundary value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 43
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000002310 reflectometry Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000007704 transition Effects 0.000 description 33
- 238000007493 shaping process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000005070 sampling Methods 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
- H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
- H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
9 積分器
10 量子化器
11 選択回路
Claims (27)
- アナログ入力信号の大きさに相当するディジタル出力信号を形成するシグマデルタ変調器であって、
前記アナログ入力信号に調節信号を加算して加算出力信号を形成する加算器、
前記加算出力信号を受け取り、該信号に応じた積分出力信号を形成する積分器、
前記積分出力信号を受け取り、該信号に応じた前記ディジタル出力信号を形成する量子化器、および、
前記量子化器から前記加算器へのフィードバックループ中の選択回路を有する変調ユニットを備え、
該選択回路は、前記量子化器からの前記ディジタル出力信号の値に応じた第1境界値または第2境界値を持った前記調節信号を出力し、および、該選択回路は、前記アナログ入力信号を少なくとも2つのしきい値と比較して該比較結果に基づき前記第1境界値と前記第2境界値の少なくとも1つを調節するように構成されていることを特徴とするシグマデルタ変調器。 - 請求項1において、
前記変調ユニットは、前記ディジタル出力信号および前記調節信号を反復的に生成するようにそれぞれ構成され、各反復において前記第1境界値または前記第2境界値を選択するように前記選択回路が構成されている、シグマデルタ変調器。 - 請求項1において、
前記選択回路は、前記ディジタル出力信号の瞬時値に応じて前記第1境界値および前記第2境界値のうちの1つを選択するように構成されている、シグマデルタ変調器。 - 請求項1において、
前記量子化器は、第1電圧レベルおよび第2電圧レベルのいずれかを前記ディジタル出力信号に選択することによって、前記ディジタル出力信号を形成するように構成され、
前記選択回路は、前記第1電圧レベルを有する前記ディジタル出力信号に応答して前記第1境界値を選択し、前記第2電圧レベルを有する前記ディジタル出力信号に応答して前記第2境界値を選択するように構成されている、シグマデルタ変調器。 - 請求項4において、
前記第1境界値および前記第2境界値のうちの少なくとも1つは、前記第1電圧レベルおよび前記第2電圧レベルのいずれとも異なる、シグマデルタ変調器。 - 請求項1において、
前記変調ユニットは、前記第1境界値および前記第2境界値が一定値を維持する場合に、前記ディジタル出力信号が前記第1境界値および前記第2境界値の間の範囲内の前記アナログ入力信号のレベルに相当するように構成されている、シグマデルタ変調器。 - 請求項1において、
前記選択回路は、前記ディジタル出力信号を受け取り、そのディジタル出力信号に応じて前記第1境界値および前記第2境界値のうちの1つを出力するように構成されたマルチプレクサを備える、シグマデルタ変調器。 - 請求項1において、
前記選択回路は前記第1境界値および前記第2境界値のうちの1つを前記アナログ入力信号のダイナミックレンジに応じて変更可能である、シグマデルタ変調器。 - 請求項1において、
前記選択回路は、前記第1境界値を設定する第1ディジタル制御信号および前記第2境界値を設定する第2ディジタル制御信号を生成する制御ユニットを有する、シグマデルタ変調器。 - 請求項9において、
前記選択回路はマルチプレクサ、第1ディジタル−アナログ変換器および第2ディジタル−アナログ変換器を備え、前記第1および第2ディジタル−アナログ変換器は、それぞれ、前記第1ディジタル制御信号および前記第2ディジタル制御信号のうちの1つを受け取り、そのディジタル制御信号に応じて各境界値をそれぞれ前記マルチプレクサに出力するように構成されている、シグマデルタ変調器。 - 請求項9において、
前記制御ユニットは、前記シグマデルタ変調器による前記アナログ入力信号の有効な増幅をもたらすように、前記第1ディジタル制御信号および前記第2ディジタル制御信号を生成する、シグマデルタ変調器。 - 請求項9において、
前記制御ユニットは、前記シグマデルタ変調器による前記アナログ入力信号の有効なオフセットをもたらすように、前記第1ディジタル制御信号および前記第2ディジタル制御信号を生成する、シグマデルタ変調器。 - 請求項9において、
前記第1境界値および前記第2境界値は、それぞれ、電圧レベルに対応し、
前記制御ユニットは、該それぞれの電圧レベルの間の差が小さくなるように、前記第1ディジタル制御信号および前記第2ディジタル制御信号を生成して前記アナログ入力信号の有効な増幅をもたらすように動作する、シグマデルタ変調器。 - 請求項9において、
前記第1境界値および前記第2境界値は、それぞれ、電圧レベルに対応し、
前記制御ユニットは、該それぞれの電圧レベルの和が非ゼロになるように、前記第1ディジタル制御信号および前記第2ディジタル制御信号を生成して前記アナログ入力信号の有効なオフセットをもたらすように動作する、シグマデルタ変調器。 - 請求項9において、
前記制御ユニットは、前記アナログ入力信号の許容範囲の上側境界および/または下側境界の外側に前記アナログ入力信号が拡大していることを判別する手段を備え、該手段による判別に応答して、前記アナログ入力信号の有効な増幅を小さくするように構成されている、シグマデルタ変調器。 - 請求項15において、
前記制御ユニットは、前記判別する手段による、前記アナログ入力信号の許容範囲の前記上側境界および/または下側境界の外側に前記アナログ入力信号が拡大していることの判別に応答して、前記アナログ入力信号の有効な増幅を小さくするように構成されている、シグマデルタ変調器。 - 請求項9において、
前記制御ユニットは、前記アナログ入力信号の許容範囲の上側境界または下側境界の外側に前記アナログ入力信号が拡大していることを判別する手段を備え、該手段による判別に応答して、前記アナログ入力信号の有効なオフセットをもたらすように構成されている、シグマデルタ変調器。 - 請求項9において、
前記少なくとも2つのしきい値は、第1の相対的に高いしきい値および該第1の相対的に高いしきい値よりも高い第2の相対的に高いしきい値を含み、前記制御ユニットは、前記アナログ入力信号のサンプルを前記第1および第2の相対的に高いしきい値と比較するように構成され、前記制御ユニットは、前記アナログ入力信号のサンプルの数が前記第2の相対的に高いしきい値を超えるなら前記第1の境界値を増大させ、前記アナログ入力信号のサンプルの数が前記第1の相対的に高いしきい値を超えないなら前記第1の境界値を減少させる、シグマデルタ変調器。 - 請求項9において、
前記少なくとも2つのしきい値は、第1の相対的に低いしきい値および該第1の相対的に低いしきい値よりも低い第2の相対的に低いしきい値を含み、前記制御ユニットは、前記アナログ入力信号のサンプルを前記第1および第2の相対的に低いしきい値と比較するように構成され、前記制御ユニットは、前記アナログ入力信号のサンプルの数が前記第2の相対的に低いしきい値より少ないなら前記第2の境界値を増大させ、前記アナログ入力信号のサンプルの数が前記第1の相対的に低いしきい値より少なくないなら前記第2の境界値を減少させる、シグマデルタ変調器。 - 請求項9において、
前記制御ユニットは、複数の所定のアルゴリズムから前記アナログ入力信号のタイプに応じて選択されたアルゴリズムによって前記第1および第2ディジタル制御信号を生成するように構成されている、シグマデルタ変調器。 - 請求項9において、
前記シグマデルタ変調器は非線形伝達関数を有する、シグマデルタ変調器。 - 請求項21において、
前記制御ユニットは、相対的に大きい電圧範囲内で変化する前記アナログ入力信号の有効な増幅に比べて、相対的に小さい電圧範囲内で変化する前記アナログ入力信号の大きい有効な増幅をもたらすように動作する、シグマデルタ変調器。 - ディジタルデータを検出する検出装置を備えたディジタルメディアプレーヤであって、
該検出装置は、アナログ入力信号を受け取って、該アナログ入力信号の大きさに相当するディジタル出力信号を形成するシグマデルタ変調器を有し、
前記シグマデルタ変調器は、
前記アナログ入力信号に調節信号を加算して加算出力信号を形成する加算器、
前記加算出力信号を受け取り、該信号に応じた積分出力信号を形成する積分器、
前記積分出力信号を受け取り、該信号に応じた前記ディジタル出力信号を形成する量子化器、および、
前記量子化器から前記加算器へのフィードバックループ中の選択回路を有し、
該選択回路は、前記量子化器からの前記ディジタル出力信号の値に応じた第1境界値または第2境界値を持った前記調節信号を出力し、および、該選択回路は、前記アナログ入力信号を少なくとも2つのしきい値と比較して該比較結果に基づき前記第1境界値と前記第2境界値の少なくとも1つを調節するように構成されていることを特徴とするディジタルメディアプレーヤ。 - 請求項23において、
前記第1境界値および前記第2境界値は、それぞれ、電圧レベルに対応し、
前記ディジタルメディアプレーヤは、該それぞれの電圧レベルを設定する前記第1ディジタル制御信号および前記第2ディジタル制御信号を生成するように構成された制御ユニットを備える、ディジタルメディアプレーヤ。 - 請求項24において、
前記ディジタルメディアプレーヤは光ディスクを再生するように構成され、
前記制御ユニットは、光ディスクの反射率を表す信号を前記検出装置から受け取るように構成され、
前記制御ユニットは、前記信号に応じて前記第1ディジタル制御信号および前記第2ディジタル制御信号を生成するように構成されている、ディジタルメディアプレーヤ。 - 請求項25において、
前記検出装置は光ディスクの記憶内容を検出し、該記憶内容に応じて前記アナログ入力信号を生成するように構成されている、ディジタルメディアプレーヤ。 - シグマデルタ変調器によってアナログ入力信号の大きさに相当するディジタル出力信号を形成する方法であって、
加算器によって前記アナログ入力信号に調節信号を加算して加算出力信号を形成する工程と、
積分器において前記加算出力信号を受け取り、該積分器が該信号に応じた積分出力信号を形成する工程と、
量子化器において前記積分出力信号を受け取り、該量子化器が該信号に応じた前記ディジタル出力信号を形成する工程と、
前記量子化器から前記加算器へのフィードバックループに出力される前記調節信号のために、前記量子化器からの前記ディジタル出力信号の値に応じた第1境界値または第2境界値を選択する工程と、
前記アナログ入力信号を少なくとも2つのしきい値と比較する工程、および、
前記アナログ入力信号を前記少なくとも2つのしきい値と比較した比較結果に基づき、前記調節信号の前記第1境界値と前記第2境界値の少なくとも1つを調節する工程を含むことを特徴とするディジタル出力信号形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0611639.6 | 2006-06-12 | ||
GBGB0611639.6A GB0611639D0 (en) | 2006-06-12 | 2006-06-12 | A sigma-delta modulator |
PCT/GB2007/002163 WO2007144593A1 (en) | 2006-06-12 | 2007-06-11 | A sigma-delta modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009540716A JP2009540716A (ja) | 2009-11-19 |
JP4755715B2 true JP4755715B2 (ja) | 2011-08-24 |
Family
ID=36745774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009514887A Active JP4755715B2 (ja) | 2006-06-12 | 2007-06-11 | シグマデルタ変調器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7567192B2 (ja) |
EP (1) | EP2027655A1 (ja) |
JP (1) | JP4755715B2 (ja) |
KR (1) | KR101452522B1 (ja) |
CN (1) | CN101507118B (ja) |
GB (1) | GB0611639D0 (ja) |
WO (1) | WO2007144593A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1801978B1 (en) * | 2005-12-22 | 2009-07-01 | Telefonaktiebolaget LM Ericsson (publ) | Adjusting a filter of a time-continuous Sigma-Delta converter |
EP1801977B1 (en) * | 2005-12-22 | 2009-07-15 | Telefonaktiebolaget L M Ericsson AB (Publ) | Adjusting an input signal level of a sigma-delta converter |
EP2319178B1 (en) * | 2008-08-26 | 2016-07-06 | Freescale Semiconductor, Inc. | Computational generation of narrow-bandwidth digital signals |
US8106809B2 (en) * | 2009-05-12 | 2012-01-31 | Qualcomm Incorporated | Sigma-delta converters and methods for analog-to-digital conversion |
KR20110021426A (ko) * | 2009-08-26 | 2011-03-04 | 삼성전자주식회사 | 아날로그-디지털 컨버터, 및 이를 포함하는 이미지 처리 장치 |
JP5198427B2 (ja) * | 2009-12-29 | 2013-05-15 | ザインエレクトロニクス株式会社 | シグマデルタ変調器 |
KR101147335B1 (ko) * | 2010-05-27 | 2012-05-22 | 주식회사 에이알티엑스 | 디지털 고주파 송신부의 시그마-델타 구조 |
CN102270991A (zh) * | 2010-06-07 | 2011-12-07 | 中国人民解放军国防科学技术大学 | 二阶分时复用Delta-Sigma调制器 |
JP5682152B2 (ja) * | 2010-06-18 | 2015-03-11 | ソニー株式会社 | 光受信機および光伝送システム |
JP5803698B2 (ja) | 2012-01-27 | 2015-11-04 | 株式会社ソシオネクスト | 変調装置 |
CN103840833B (zh) * | 2014-02-24 | 2017-07-18 | 电子科技大学 | 一种红外焦平面阵列读出电路的模数转换电路 |
IT201700045616A1 (it) | 2017-04-27 | 2018-10-27 | St Microelectronics Srl | Circuito per il trattamento di segnali, dispositivo sensore ed apparecchiatura corrispondenti |
WO2018227456A1 (zh) * | 2017-06-15 | 2018-12-20 | 深圳市汇顶科技股份有限公司 | 噪声整形电路与三角积分数模转换器 |
CN107612552A (zh) * | 2017-08-23 | 2018-01-19 | 河北科技大学 | 一种低功耗高精度Sigma_Delta调制器 |
JP6970586B2 (ja) * | 2017-11-07 | 2021-11-24 | ローム株式会社 | Δς変調器 |
US10574257B2 (en) * | 2018-02-09 | 2020-02-25 | The Regents Of The University Of California | Predictive digital autoranging analog-to-digital converter |
CN109542155A (zh) * | 2018-11-09 | 2019-03-29 | 中电科仪器仪表有限公司 | 一种分辨率可调的函数发生器偏置电压产生电路及方法 |
IT202000007021A1 (it) | 2020-04-02 | 2021-10-02 | St Microelectronics Srl | Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187482A (en) * | 1992-03-02 | 1993-02-16 | General Electric Company | Delta sigma analog-to-digital converter with increased dynamic range |
JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
JPH11145829A (ja) * | 1997-11-06 | 1999-05-28 | Sony Corp | 利得制御機能を有するa/d変換器 |
US6252536B1 (en) * | 1999-03-31 | 2001-06-26 | Cirrus Logic, Inc. | Dynamic range extender apparatus, system, and method for digital image receiver system |
JP2001237706A (ja) * | 2000-02-23 | 2001-08-31 | Hitachi Ltd | Δς型ad変換器 |
GB2409118A (en) * | 2003-11-10 | 2005-06-15 | Global Silicon Ltd | A sigma delta modulator utilizing feedback loop and logic circuit |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274375A (en) * | 1992-04-17 | 1993-12-28 | Crystal Semiconductor Corporation | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
JP3465401B2 (ja) * | 1994-03-03 | 2003-11-10 | ソニー株式会社 | オーデイオ信号処理装置及びオーデイオ記録装置 |
DE19535615A1 (de) * | 1994-10-20 | 1996-05-02 | Analogic Corp | Datenerfassungssystem, insbesondere für Computertomographie-Geräte |
US6150969A (en) * | 1996-06-12 | 2000-11-21 | Audiologic, Incorporated | Correction of nonlinear output distortion in a Delta Sigma DAC |
US6144374A (en) | 1997-05-15 | 2000-11-07 | Orion Electric Co., Ltd. | Apparatus for driving a flat panel display |
US6278750B1 (en) * | 1997-08-30 | 2001-08-21 | Winbond Electronics Corp. | Fully integrated architecture for improved sigma-delta modulator with automatic gain controller |
KR100268904B1 (ko) | 1998-06-03 | 2000-10-16 | 김영환 | Tft-lcd 구동 회로 |
US6184812B1 (en) * | 1998-12-14 | 2001-02-06 | Qualcomm Incorporated | Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters |
DE19936677A1 (de) | 1999-08-04 | 2001-03-15 | Infineon Technologies Ag | Sigma-Delta-A/D-Wandler |
AU8024700A (en) | 1999-10-21 | 2001-04-30 | William J. Mandl | System for digitally driving addressable pixel matrix |
US6639530B2 (en) * | 2001-11-06 | 2003-10-28 | Broadcom, Corp | Modulation of an analog signal into a digital representation thereof |
US6642873B1 (en) * | 2002-06-03 | 2003-11-04 | Wensheng Vincent Kuang | Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter |
JP3858785B2 (ja) | 2002-08-09 | 2006-12-20 | ソニー株式会社 | ディジタル信号処理装置及びディジタル信号処理方法 |
US6611221B1 (en) * | 2002-08-26 | 2003-08-26 | Texas Instruments Incorporated | Multi-bit sigma-delta modulator employing dynamic element matching using adaptively randomized data-weighted averaging |
JP3830924B2 (ja) * | 2003-07-04 | 2006-10-11 | 松下電器産業株式会社 | 縦続型デルタシグマ変調器 |
JP2006041993A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | A/d変換回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP2006140600A (ja) * | 2004-11-10 | 2006-06-01 | Fujitsu Ltd | シグマデルタa/d変換器 |
US7219875B2 (en) * | 2005-01-05 | 2007-05-22 | Eaton Corporation | Solenoid operated valve with magnetic flux director for reducing friction |
US7298306B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulators with comparator offset noise conversion |
US7298305B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
-
2006
- 2006-06-12 GB GBGB0611639.6A patent/GB0611639D0/en not_active Ceased
-
2007
- 2007-06-11 WO PCT/GB2007/002163 patent/WO2007144593A1/en active Application Filing
- 2007-06-11 CN CN2007800272767A patent/CN101507118B/zh active Active
- 2007-06-11 JP JP2009514887A patent/JP4755715B2/ja active Active
- 2007-06-11 KR KR1020087022970A patent/KR101452522B1/ko active IP Right Grant
- 2007-06-11 EP EP07733172A patent/EP2027655A1/en not_active Ceased
- 2007-06-12 US US11/761,746 patent/US7567192B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187482A (en) * | 1992-03-02 | 1993-02-16 | General Electric Company | Delta sigma analog-to-digital converter with increased dynamic range |
JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
JPH11145829A (ja) * | 1997-11-06 | 1999-05-28 | Sony Corp | 利得制御機能を有するa/d変換器 |
US6252536B1 (en) * | 1999-03-31 | 2001-06-26 | Cirrus Logic, Inc. | Dynamic range extender apparatus, system, and method for digital image receiver system |
JP2001237706A (ja) * | 2000-02-23 | 2001-08-31 | Hitachi Ltd | Δς型ad変換器 |
GB2409118A (en) * | 2003-11-10 | 2005-06-15 | Global Silicon Ltd | A sigma delta modulator utilizing feedback loop and logic circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2009540716A (ja) | 2009-11-19 |
CN101507118B (zh) | 2012-03-21 |
WO2007144593A1 (en) | 2007-12-21 |
KR101452522B1 (ko) | 2014-10-21 |
US7567192B2 (en) | 2009-07-28 |
EP2027655A1 (en) | 2009-02-25 |
GB0611639D0 (en) | 2006-07-19 |
CN101507118A (zh) | 2009-08-12 |
US20080018509A1 (en) | 2008-01-24 |
KR20090028496A (ko) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755715B2 (ja) | シグマデルタ変調器 | |
US7339510B2 (en) | Accumulator for adaptive sigma-delta modulation | |
US6727833B2 (en) | Adaptive ΣΔ modulation with one-bit quantization | |
JP4261585B2 (ja) | デルタシグマ・アナログデジタル変換器 | |
EP2498400A1 (en) | A delta-sigma modulator approach to increased amplifier gain resolution | |
AU2002309108B2 (en) | A system and method for adaptive sigma-delta modulation | |
JP4908548B2 (ja) | ハイブリッドデルタシグマadc | |
US20100329482A1 (en) | Audio digital to analog converter and audio processing apparatus including the same | |
JPH07162307A (ja) | アナログ−ディジタル変換器 | |
US6795005B2 (en) | Variable, adaptive quantization in sigma-delta modulators | |
US9407279B2 (en) | Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback | |
US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
US9906237B1 (en) | Digital-to-analog converter and method of operating | |
KR20090084671A (ko) | 난수(亂數) 발생기 | |
KR20220066220A (ko) | Sdm 인코더 및 관련 신호 처리 시스템 | |
JP3514978B2 (ja) | ディジタルスイッチングアンプ | |
JP4555776B2 (ja) | 適応型シグマ‐デルタ変換用積算器 | |
JP4549264B2 (ja) | デルタシグマ変調回路及びそれを備えたスイッチングアンプ | |
EP1564891A2 (en) | Variable, adaptive quantization in sigma-delta modualtors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100507 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100507 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4755715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |