CN101507118A - 一种西格玛-德尔塔调制器 - Google Patents

一种西格玛-德尔塔调制器 Download PDF

Info

Publication number
CN101507118A
CN101507118A CNA2007800272767A CN200780027276A CN101507118A CN 101507118 A CN101507118 A CN 101507118A CN A2007800272767 A CNA2007800272767 A CN A2007800272767A CN 200780027276 A CN200780027276 A CN 200780027276A CN 101507118 A CN101507118 A CN 101507118A
Authority
CN
China
Prior art keywords
signal
output signal
sigma
analog input
delta modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800272767A
Other languages
English (en)
Other versions
CN101507118B (zh
Inventor
摩根·詹姆斯·科尔莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cufer Asset Ltd LLC
Original Assignee
GS IP LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GS IP LLC filed Critical GS IP LLC
Publication of CN101507118A publication Critical patent/CN101507118A/zh
Application granted granted Critical
Publication of CN101507118B publication Critical patent/CN101507118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/482—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size
    • H03M3/484—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the quantisation step size by adapting the gain of the feedback signal, e.g. by adapting the reference values of the digital/analogue converter in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Abstract

一种西格玛-德尔塔调制器，用以形成表征模拟输入信号大小的数字输出信号，该调制器包括一调制单元，包括：一求和单元，用以将模拟输入信号与调控信号进行求和，形成一求和输出信号；一积分器，设置为接收求和输出信号，并根据求和输出信号形成积分器输出信号；以及，一量化器，设置为接收积分器输出信号，并根据积分器输出信号形成数字输出信号；该西格玛-德尔塔调制器进一步包括一反馈环，用以产生调控信号，包括一选择电路，设置为通过选择两个边界值中的一个边界值作为调控信号而形成调控信号，此种选择的执行取决于数字输出信号。

Description

一种西格玛—德尔塔调制器
本发明涉及一种具有增益功能和补偿功能的西格玛—德尔塔调制器。
西格玛—德尔塔调制器被用来进行模数转换。西格玛—德尔塔调制器提供高分辨率，高集成度和低的成本，使得其在许多需要进行模数转换的应用中成为一种比较理想的选择。
西格玛—德尔塔调制器的作用可以通过最简单的1位实现进行最好的说明。图1示出了一种典型的1位西格玛—德尔塔调制器。
在图1所示的基本实现方式中，西格玛—德尔塔调制器包括一求和单元1，一积分器2，一比较器3，和一数模转换器(DAC)4。求和单元可以是，例如，一差分放大器。比较器可以是一模数转换器(ADC)。
如图1所示，调制器的一些组分被连接在反馈环中。模拟输入信号流入求和单元，在模拟输入信号流入环路滤波器，在本例中为一积分器，之前，在求和单元处与反馈信号求差。积分器输出的信号与比较器内的基准信号进行比较。如果积分器的输出信号大于基准信号，则输出一个“1”，如果积分器的输出信号小雨基准信号，则输出一个“0”。从而，模拟输入信号被转换为数字输出信号。
数字数出信号经由DAC被反馈至求和单元，在此处输入信号与其进行求差运算。反馈信号的目的是通过使数字输出信号的1和0表征模拟输入，以保持积分器的平均输出接近比较器的基准电平。
位于反馈环上的DAC具有一个高基准电压和一个低基准电压。当比较器输出‘1’时，DAC输出一高电压信号，当比较器输出‘0’时，DAC输出一低电压信号。当输入信号与反馈DAC的高基准电压或低基准电压相等时，调制器处于全量程。例如，如果当反馈DAC接收0时，输出-2.5V，当其接收1时，输出2.5V，则输入的范围为±2.5V。比较器的基准电压为输入范围的上边界和下边界的中间值，例如，对于输入范围为±2.5V的情况，比较器的基准电压为0V。比较器的基准电压代表调制器的虚地电平。对于具有一关于0对称的输入范围的调制器，其虚地电平为0。
西格玛—德尔塔调制器的输出是一串1和0。1和0的比例代表与调制器的输入范围相比较的输入信号的值。例如，如果调制器的范围为±2.5V，输入信号的值为1.0V，则输入信号比5V范围的下边界高3.5V。在此例中，输出信号的70％应该由1组成。为了使调制器产生一精确表示模拟输入信号的数字输出信号，调制器的采样速率必须明显高于模拟输入信号的变化速率。
比上述的1位调制器更加复杂的西格玛—德尔塔调制器可具有较多的调制器和积分器。
西格玛—德尔塔调制器提供可比传统的ADC更佳的噪声性能。这是通过过采样、噪声整形、数字滤波和抽样实现的。
传统的多位ADC，通过对输入信号以固定的时间间隔进行采样，并根据输入信号的值将其分类为被等分的一些预定值中的一个，将模拟信号转换为数字信号。最简单的1位ADC根据两个预定的电平值将输入信号进行分类，并根据输入信号与两个电平中的哪个电平最接近，输出1或者0。同样，2位ADC根据四个预定电平将输入信号进行分类，并在每个采样时期内等输出00、01、10或者11。与输入信号进行比较的电平值的数量越多，转换器的分辨率也越高。通过为输入信号分配一些等间隔的值中的一个ADC的输出本身就是不精确的。这是因为ADC的输入是一具有无数种可能状态的连续信号，而输出信号是一离散函数，其不同状态的数量由转换器的分辨率决定。从模拟量到数字量的转换丢失了一些信息，并带来了信号失真。这个误差的大小是随机的，误差值一直到±LSB(数字输出的最低有效位)。
一正弦波信号输入至一传统的多位ADC，对其输出的数字信号进行FFT分析所得到的典型的坐标图如图2a所示。Fs为输入信号的采样频率，根据奈奎斯特定理，此采样频率必须至少为输入信号带宽的两倍。FFT分析将信号分解为其频率成分。正弦波在一单一频率的高峰明显可见。然而，许多随机的噪声，从DC延伸至FS/2同样是可见的。这些噪声导致上面讨论的失真问题，并被称为量化噪声。
信噪比(SNR)通过用信号幅值除以表示噪声的所有频率的均方根得到。在常规的ADC中，SNR仅能通过提高ADC的分辨率的方式改善，即增加ADC的位数。
如图2b所示，如果将采样率增加过采样率k倍，变为kFs，则噪声基底降低。虽然相对于图2a的情况，SNR没有改变，但是噪声可在较宽的频率范围内展开。西格玛—德尔塔转换器通过在1位ADC之后连接一数字滤波器也能够达到这种效果。滤波器的效果如图2c所示，因为大部分噪声通过了数字滤波器，均方根噪声值减小。这使得西格玛—德尔塔调制器通过—低分辨率的ADC得到了宽动态范围。
而，西格玛—德尔塔调制器不能单独从过采样获得高的分辨率，因为即使是合理的分辨率所要求的过采样率通常也太高而不能实现。西格玛—德尔塔调制器也对噪声进行整形，使其远离调制器的峰值增益响应。
图1所示的调制器，环路滤波器是一积分器，所以调制器对噪声进行整形使其离开低频区，而进入高频区。这是由于积分器对误差电压进行求和，因此可作为对于输入信号的低通滤波器和对于量化噪声的高通滤波器。从而，大部分量化噪声被推进高频区(如图3a所示)。过采样能够改变噪声功率的分布，但不能改变总的噪声功率。
对于高阶西格玛—德尔塔调制器，通过包括多于一级的积分和求和可以完成对噪声的整形。
在西格玛—德尔塔调制器的噪声整形输出上，如果应用一数字滤波器，如图3b所示，则相对于单独采用过采样而言可去除更多的噪声。
西格玛—德尔塔调制器以采样率的频率输出是一串1和0。这些数据的速率通常是比较高的，所以可以通过一数字抽取滤波器将数据的速率降低至一可用的值。在此过程中，如图5所示，有用的信息没有丢失。由于数字输出滤波器降低了信号的带宽，所以输出数据的传输率可以满足奈奎斯特判据，即使输出数据的传输率低于原始的采样率。这可以通过保留某些输入值而放弃其他值来完成。通过因数M(抽样率)进行抽样了解此过程。M可为任意的整数值，只要输出数据的传输率大于信号带宽的两倍。如果输入信号已经以Fs进行采样，则滤波输出的数据传输率可以降至Fs/M，而不会丢失信息。上述的整个系统如图4所示。
当输入信号在调制器输入范围的上限和下限之间变化时，西格玛—德尔塔调制器提供最高的分辨率。该上限和下限可认为是在调制器的虚地电平附近的±Vcc/2(即调制器的输入范围为Vcc)。对于优化西格玛—德尔塔调制器的分辨率的一种选择是通过在反馈通道上引入转变循环而在西格玛—德尔塔调制器内执行一增益函数。转变循环的净平均值等于调制器的虚地电平。通过在反馈通道上引入更多的转变循环，反馈的总平均值将减小。
图6所示的西格玛—德尔塔调制器，在反馈通道上引入了转变循环。环路滤波器5为一积分电路，量化器为一锁存器6，而反馈DAC被一异或门(XOR门)7所代替。数字反馈信号和控制信号作为XOR门的输入。
图7所示的波形A是针对输入信号为虚地电平的一典型的反馈信号。在图7中，虚地电平设置为1/2Vcc。信号的占空比为50％，即半周期为上限Vcc，半周期为下限0V。因此，此信号代表了一个其大小为调制器输入范围的上限与下限之间的中间值，即此例中的1/2Vcc，的输入信号。
图7所示的波形B为包括转变循环的等效反馈信号。波形A是一种不归零波形或者NRZ波形，已被转换为归零(RTZ)波形。如图中所示，转变循环的净平均值为1/2Vcc(虚地)。
图7所示的波形B很难直接合成。然而，由于转变循环的仅需要其净平均值等于虚地电平，因此在积分器看来，如图7所示的波形C与波形B在总反馈电平上将具有同样的效果。在波形C中，转变循环实际以一对脉冲的形式实现，其平均值为1/2Vcc。
波形A与波形D(如图7所示)通过一XOR门可容易的获得波形C。因此，在如图7所示的西格玛—德尔塔调制器中，数字输出信号(波形A)和控制信号(波形D)输入至XOR门，以产生反馈信号(波形C)。注意反馈信号仍具有50％的占空比，所以调制器仍与1/2Vcc的输入相平衡。换而言之，对于一在虚地的输入信号，在反馈信号中引入转变循环不会改变此状态。
对于调制器具有满刻度的正输入(Vcc)的状态而言，图8所示的波形A、B和C是相似的波形。调制器的数字输出信号为波形A。当输入为上限时，输出信号总是高电平(100％的1)。如果相同的控制信号(波形C)和该数字输出信号一同输入至XOR门，将生成反馈波形B。此时，反馈信号的净直流含量为3/4Vcc。因此，3/4Vcc的输入量将被此反馈信号平衡，而调制器的输入上限减少了1/4Vcc。
相近似的，如果调制器的输入为满量程的负输入(0V)，同样的控制信号将产生一净直流含量为1/4Vcc的反馈信号。因此，1/4Vcc的输入量将被该反馈信号平衡，而调制器的输入上限增加了1/4Vcc。
因此，总的来说，图7所示的波形D和图8所示的波形C将调制器的输入范围由Vcc降至1/2Vcc。调制器具有一隐含的增益2。通过将进入调制器的输入范围减半，控制信号有效地实现了与在西格玛—德尔塔调制器之前以2为因数进行放大的同样的效果。
控制和反馈信号可以具有比数字输出信号高的频率。为了实现此种状态，XOR门和量化器可以接收不同的时钟信号。
控制信号同样可用来施加一偏移量。这可以通过使用与图6中所示的电路相同的基本电路实现。在这种应用中，控制信号被排列，使得转变循环以一种非对称方式被注入到反馈信号中。在输出信号中，替换的‘1’多于‘0’，使产生的反馈信号为输入信号施加一正的偏移量。这是由于反馈信号中的净直流含量相对于在反馈信号中以对称方式的方式注入同样数量的转变循环的情况是要小。相近似的，替换的‘0’多于‘1’，可以施加一负的偏移量。
在反馈信号中引入转变循环意味着去除了某些频谱噪声整形信息。因此，不可避免地降低调制器可达到的SNR。例如，在控制信号为图7的波形D和图8的波形C的形式的情况下，反馈至调制器的信号的四分之一被转变循环所取代。换而言之，仅反馈信号的75％包含噪声整形含量，而剩余的25％包含增益比例(和偏移量)含量。因此，对于一6dB的增益(以2为因数)，SNR损失为2.5dB(因数大约为1.3)。
因此，需要一种在保持反馈信号的频谱区噪声整形信息的同时，通过反馈信号可以将隐含的偏移量和/或隐含的增益应用在模拟输入信号上的西格玛—德尔塔调制器。
根据本发明的第一方面，提供一种西格玛—德尔塔调制器，用以形成一种表征模拟输入信号大小的数字输出信号，此调制器包括一调制单元，包括：一求和单元，用以将模拟输入信号与调控信号进行求和，形成一求和输出信号；一积分器，设置为接收求和输出信号，并根据求和输出信号形成积分器输出信号；以及，一量化器，设置为接收积分器输出信号，并根据积分器输出信号形成数字输出信号；该西格玛—德尔塔调制器进一步包括一反馈环，用以产生调控信号，包括一选择电路，设置为通过选择针对调控信号的两个边界值中的一个边界值而形成调控信号，此种选择的执行取决于数字输出信号。
优选地，该调制单元和反馈环分别设置为反复地产生数字输出信号和调控信号，该选择电路设置为在每次反复时选择两个边界值中的一个边界值。
优选地，该选择电路设置为根据数字输出信号的瞬时值，在两个边界值中选择一个边界值。
该量化器可设置通过在第一电平和第二电平之间选择一个电平作为数字输出信号而形成数字输出信号，选择电路设置为选择边界值的第一边界值作为对是第一电平的数字输出信号的响应，并选择边界值的第二边界值作为对是第二电平的数字输出信号的响应。
优选地，在第一边界值和第二边界值中，至少一个边界值与第一电平和第二电平均不同。
优选地，该调制单元设置为，如果第一边界值和第二边界值保持不变，则数字输出信号在两个边界值之间的范围内表征模拟输入信号的电平。
该选择电路能够变化此边界值。
该选择电路可以包括一多路开关选择器，设置为接收数字输出信号，并根据数字输出信号的状态输出两个边界值中的一个边界值。该选择电路也可以包括一控制单元，设置为根据模拟输入信号的情况产生第一控制信号和第二控制信号。优选地，该选择电路设置为产生第一控制信号和第二控制信号，使得那些信号是数字信号。
优选地，该选择电路包括一第一数模转换器和一第二数模转换器，第一数模转换器和第二数模转换器每一个都设置为接收第一控制信号和第二控制信号中相应的一个控制信号，并且根据此控制信号输出相应的边界值。
优选地，该控制单元产生第一控制信号和第二控制信号，使得通过西格玛—德尔塔调制器得到模拟输入信号的有效放大倍数。该控制单元也可以产生第一控制信号和第二控制信号，使得通过西格玛—德尔塔调制器得到模拟输入信号的有效偏移量。
两个边界值中的每一个都可以与一个各自的电平相对应。控制单元可以通过产生第一控制信号和第二控制信号，得到模拟输入信号的有效放大倍数，使得两个各自的电平之间的差值减小。该控制单元可以通过产生第一控制信号和第二控制信号，得到模拟输入信号的有效偏移量，使得两个各自的电平之和为非零值。
优选地，该控制单元设置为测定模拟输入信号延伸出输入信号所允许范围的上边界和/或下边界。
优选地，该控制单元设置为减小模拟输入信号的有效放大倍数，作为对测定模拟输入信号延伸出模拟输入信号所允许范围的上边界和/或下边界的响应，并使模拟输入信号得到有效偏移量，作为对测定模拟输入信号延伸出模拟输入信号所允许范围的上边界或下边界的响应。
该控制单元可以设置为将模拟输入信号与一第一相对高的阈值进行比较，如果模拟输入信号低于第一相对高的阈值，则增大模拟输入信号的有效放大倍数。该控制单元可以设置为将模拟输入信号与一第二相对高的阈值进行比较，如果模拟输入信号低于第二相对高的阈值，则减小模拟输入信号的有效放大倍数。优选地，该第二相对高的阈值高于第一相对高的阈值。
该控制单元可以设置为将模拟输入信号与一第一相对低的阈值进行比较，如果模拟输入信号高于第一相对低的阈值，则增大模拟输入信号的有效放大倍数。该控制单元设置为将模拟输入信号与一第二相对低的阈值进行比较，如果模拟输入信号低于第二相对低的阈值，则减小模拟输入信号的有效放大倍数。优选地，该第二相对低阈值低于第一相对低的阈值。
该控制单元可以设置为将模拟输入信号与第一相对高阈值和第一相对低阈值进行比较，如果其延伸至高于第一相对高的阈值或者低于第一相对低的阈值，而且没有分别地延伸至低于第一相对低的阈值或高于第一相对高的阈值，则得到模拟输入信号的有效偏移量。
该控制单元可以设置为根据预定的算法产生控制信号。该控制单元可以设置为选择多种算法中的一种算法，以根据模拟输入信号产生控制信号。
西格玛—德尔塔调制器可以具有非线性的传递函数。控制单元在模拟输入信号在相对小的电压范围内变化时，相对于模拟输入信号在相对大的电压范围内变化时，可以得到模拟输入信号的有效较大的放大倍数。
优选地，控制单元通过软件实现。
优选地，选择的执行仅取决于数字输出信号。
根据本发明的第二方面，提供一数字媒体播放器，包括一探测装置，用以探测数字数据，以及具有一西格玛—德尔塔调制器，用以接收模拟输入信号，并形成表征此模拟输入信号大小的数字输出信号，该调制器包括一求和单元，用以将模拟输入信号与一调控信号进行求和，以形成一求和输出信号，一积分器，用以接收此求和输出信号，并根据求和输出信号形成积分器输出信号，一量化器，设置为接收此积分器输出信号，并根据积分器输出信号形成数字输出信号，以及一反馈环，用以产生调控信号，包括一选择电路，设置为通过在针对调控信号的两个边界值中选择一个边界值而形成调控信号，此种选择的执行取决于数字输出信号。
优选地，两个边界值中的每一个均与一各自的电平相对应，数字媒体播放器包括一控制单元，设置为产生第一控制信号和第二控制信号，用以设置各自的电平。
优选地，该控制单元设置为选择预定的取决于探测装置探测到的数字数据的类型的第一控制信号和第二控制信号。
该控制单元可以设置为接收来自于探测装置的信息，所述的信息取决于由探测装置探测到的数字数据，并根据接收到的信息产生第一控制信号和第二控制信号。
数字媒体播放器可以设置为播放光盘，而控制装置可以设置为接收一来自探测装置的表征光盘反射率的信号，控制单元根据此信号产生第一控制信号和第二控制信号。
该播放器可设置为播放光盘，探测装置可设置为探测光盘的内容，并根据光盘的内容产生模拟输入信号。
根据本发明的第三方面，提供一种通过一西格玛—德尔塔调制器形成表征模拟输入信号大小的数字输出信号的方法，此方法包括的步骤为：通过一求和单元将模拟输入信号与一调控信号进行求和，并形成一求和输出信号，在一积分器内接收此求和输出信号，此积分器设置为根据此求和输出信号形成一积分器输出信号，在一量化器内接收此积分器输出信号，量化器设置为根据此积分器输出信号形成数字输出信号，以及，通过一反馈环在针对调控信号的两个边界值中选择一个边界值而产生此调控信号；该反馈环包括一选择电路，选择电路设置为根据数字输出信号进行选择。
根据本发明的第四方面，提供一种形成表征模拟输入信号大小的数字输出信号的西格玛—德尔塔调制器，该调制器包括一调制单元，包括：一求和单元，用以将模拟输入信号与一调控信号进行求和，以形成一求和输出信号；一积分器，设置为接收此求和输出信号，并根据求和输出信号形成积分器输出信号；以及，一量化器，设置为接收此积分器输出信号，并根据积分器输出信号形成数字输出信号；该西格玛—德尔塔调制器进一步包括一反馈环，用以产生调控信号，包括一选择电路，设置为根据数字输出信号形成调控信号，使得在数字输出信号中的两个输出值之间发生转变时，作为对此转变的响应，该调控信号在两个边界值之间会发生一致的转变。
选择电路可设置为形成调控信号，使得两个边界值中的至少一个边界值与两个输出值均不相同。
该两个输出值和两个边界值每个可包括一相对高的值和一相对低的值。此选择电路可设置为，在数字输出信号中的相对高的输出值和相对低的输出值之间进行向一个方向的转变时，作为对此转变的响应，形成的调控信号会在相对高的边界值和相对低的边界值之间进行相同方向的转变。
根据本发明的第五方面，提供一种数字媒体播放器，包括一探测装置，用以探测数字数据，并具有一西格玛—德尔塔调制器，用以接收模拟输入信号，形成表征模拟输入信号大小的数字输出信号，该调制器包括：一调制单元，包括：一求和单元，用以将模拟输入信号与一调控信号进行求和，以形成一求和输出信号；一积分器，设置为接收此求和输出信号，并根据此求和输出信号形成一积分器输出信号；以及，一量化器，设置为接收此积分器输出信号，并根据此积分器输出信号形成数字输出信号；该西格玛—德尔塔调制器进一步包括一反馈环，用以产生调控信号，包括一选择电路，设置为以下述方式根据数字输出信号形成调控信号：在数字输出信号中的两个输出值之间进行转变时，作为对此转变的响应，此调控信号在两个边界值之间会发生一致的转变。
根据本发明的第六方面，提供一种通过一西格玛—德尔塔调制器形成表征模拟输入信号大小的数字输出信号的方法，此方法包括的步骤为：通过一求和单元将模拟输入信号与一调控信号进行求和，并形成一求和输出信号，在一积分器内接收此求和输出信号，此积分器设置为根据此求和输出信号形成一积分器输出信号，在一量化器内接收此积分器输出信号，量化器设置为根据此积分器输出信号形成数字输出信号，以及根据数字输出信号产生调控信号，使得在数字输出信号中的两个输出值之间进行转变时，作为对此转变的响应，该调控信号在两个边界值之间会发生一致的转变。
为了更好的理解本发明，参照如下的附图，通过举例进行说明，其中，
图1示出了一种依照现有技术的西格玛—德尔塔调制器；
图2a-c示出了对一模数转换器的输出噪声电平进行过采样和数字滤波的结果效果图；
图3a-b示出了对一模数转换器的输出噪声电平进行噪声整形的结果效果图；
图4示出了对减少输出信号中噪声电平所涉及的各阶段的总图；
图5示出了降噪抽样的结果示意图；
图6示出了根据本发明的一种实施方式的西格玛—德尔塔调制器；
图7示出了在西格玛—德尔塔调制器内执行增益函数的波形示意图；
图8示出了在西格玛—德尔塔调制器内执行增益函数的波形示意图；
图9示出了根据本发明的一种普通实施方式的西格玛—德尔塔调制器；
图10示出了一种西格玛—德尔塔调制器的非线性传递函数；
图11示出了一模拟输入信号与两个高阈值和两个低阈值进行比较的示意图。
如上说明，一西格玛—德尔塔调制器所允许的输入范围由反馈信号的高电压和低电压决定。根据本发明实施方式中的一种西格玛—德尔塔调制器，反馈信号的高电压和低电压由两个边界电压设定。反馈信号是通过利用数字输出信号在两个边界电压之间选择而形成的。通过为边界电压选择恰当的值而控制西格玛—德尔塔调制器的隐含的增益和偏移量。
现参照一种特定实现来说明根据本发明的一种实施方式的西格玛—德尔塔调制器的。应当明确的是，这里仅是为了达到举例说明的目的，且本发明包括任何可通过调整反馈信号的高电压和低电压来控制隐含的增益和/或偏移量的西格玛—德尔塔调制器。
图9说明了根据本发明一种实施方式的西格玛—德尔塔调制器。此调制器包括连接在反馈环上的一求和单元8、一积分器9，一量化器10和一反馈环选择电路11。
求和单元设置为接收一模拟输入信号和由选择电路输出的一调控信号。求和单元从模拟输入信号中减去调控信号，将进行过减法运算的信号输入至积分器。积分器对进行过减法运算的信号进行滤波，并向量化器输出已滤波的信号，量化器将积分信号与比较器中的基准信号作比较。如果积分器输出的信号大于该基准信号，则输出‘1’，如果积分器输出的信号小于该基准信号，则输出‘0’。从而，该模拟输入信号被转换为一数字输出信号。
调制器输出该数字输出信号。数字输出信号还被反馈至选择电路。选择电路的作用是通过调控信号设置西格玛—德尔塔调制器的输入范围。
图9中所示的依照本发明实施例的一种选择电路包括一多路开关选择器15、第一DAC13，第二DAC14和一控制单元12。多路开关选择器接收作为输入的该数字输出信号和两个边界值。每个边界值是由两个DAC中各自的一个输出的电压值。第一DAC输出一第一边界值，而第二DAC输出一第二边界值。每个DAC输出的电压由控制单元产生的一控制信号所控制。因此，控制单元通过这两个控制信号能够控制输入至多路开关选择器的边界值。
优选的是，该控制单元通过软件实现。优选的是，由控制单元生成的控制信号是数字信号。
数字输出信号控制在任意给定的时间多路开关选择器输出两个边界值中的哪个边界值。当数字输出信号是高电平时，即当西格玛—德尔塔调制器输出‘1’时，多路开关选择器输出两个边界值中的一个。当数字输出信号是低电平时，即当西格玛—德尔塔调制器输出‘0’时，多路开关选择器输出两个边界值中的另外一个。因此，由多路开关选择器输出的调控信号包含与数字输出信号相同的1和0序列，仅是数字输出信号中的每个‘1’和‘0’的电平分别被两个边界值的各自的一个值所代替。因此，调控信号中的两个边界值之间进行的相一致的转变就代表了数字输出信号中‘1’和‘0’之间进行的转变，。调控信号中的这种一致的转变与数字输出信号中的转变可以为相同的方向，如，在数字输出信号中，‘0’和‘1’之间的一种转变，表现为调控信号中由两个边界值中的较低的一个转变为两个边界值中的较高的一个。
优选的是，选择单元能够调整两个边界值。通过调整两个边界值能够控制调控信号变化的上限和下限，。这样，通过西格玛—德尔塔调制器作用到模拟输入信号的增益和偏移量可以由控制单元直接地控制。
]边界值可以与表征数字输出信号中‘1’和‘0’的电平不同。例如，两个边界值中的较低的一个可以与数字输出信号中表征‘0’的电平不同，两个边界值中的较高的一个可以与数字输出信号中表征‘1’的电平不同，或者两个边界值与数字输出信号中各电平均不相同。
例如，如果两个边界值最初分别被设定为+2.5V和-2.5V，则西格玛—德尔塔调制器的输入范围为±2.5V。如果将两个边界值分别变为+2.0V和-2.0V，则西格玛—德尔塔调制器的输入范围为±2.0V，此范围减少了1V。因此，调制器隐含的增益增加了20％。同理，如果将两个边界值变为二者的和是非零的，例如，将一个边界值变为0V，另外一个边界值变为5V，则通过调控信号直流含量的净增长，将一隐含的偏移量作用在了模拟输入信号上。因此，一隐含的负偏移量将作用在模拟输入信号上。如果将两个边界值调整为使调控信号的净直流含量减少(即，如果两个边界值的和是负的)，则一隐含的正偏移量将作用在输入信号上。
根据本发明实施方式的西格玛—德尔塔调制器是有益的，因为其可以通过反馈信号提供可变的增益和偏移量，而不会给现有的调制器带来噪声特性的恶化。通过直接地改变反馈信号的高电压阈值和低电压阈值，西格玛—德尔塔调制器可以调整反馈信号的净直流含量，而不需要去除任何的频谱噪声整形信息。，因为保留了存在于数字输出信号中的原始的‘1’和‘0’序列，所以在反馈信号中能够保留频谱噪声整形信息。
通过选择电路仅取决于数字输出信号地为调控信号在两个边界值中选择一个边界值，根据本发明实施方式的西格玛—德尔塔调制器直接在调控信号中保留了数字输出信号的频谱噪声整形信息，。图9示出了此种选择电路的一个实例。仅根据数字输出信号进行选择提供了一种在调控信号中重现数字输出信号中的转换的简单方法。
根据本发明实施方式的该种西格玛—德尔塔调制器，相对于现有的调制器，还提供了在更低成本下的可变的增益和偏移量。
根据本发明实施方式的西格玛—德尔塔调制器可以方便地应用于调制器接收的输入信号是在不同的电压范围上进行变化的场合。例如，一天线接收的无线电频率信号趋向于在不同的由发射天线与接收天线之间的距离决定的幅值范围上进行变化。对于接收的来自于远程发射机的信号，西格玛—德尔塔调制器的隐含的增益可以增加，以使调制器的分辨率对于低幅值信号来说是足够灵敏的。
在另一种应用中，西格玛—德尔塔调制器可以使用在CD播放机上。CD的反射率是不同的；例如，CD-R盘或者压模盘反射率大约是CD-RW盘的反射率的4倍。传统上，这种反射率的不同是通过在位于调制器前面的模拟放大器中使用单一的增益开关选项解决的。然而，使用根据本发明的实施方式的西格玛—德尔塔调制器，通过反馈环简单地调整调制器隐含的增益可以对这种反射率的不同进行补偿。
对于该西格玛—德尔塔调制器接收的输入信号是由输入信号源决定的不同的、已知的电压范围上进行变化的输入信号应用，控制单元可以具有一组适当的为每个源存储的边界值(例如，不同类型的CD)。这样，该控制单元能够针对正在提供模拟输入信号的源采用适当的边界值。该控制单元可被限制为采用那些预定的边界值。可供选择地，该控制单元可以改变初始的边界值。初始边界值的这种变化可以限制在确定的界线之内。控制信号可以接收来自外部源的有关输入信号源的信息，例如，一由使用者操作的开关。可供选择地，控制信号可以分析模拟输入信号以确定其电压范围，并通过这种分析决定应当采用哪些预定的边界值。
根据本发明实施方式的该西格玛—德尔塔调制器的进一步的优势是，其提供了一模数转换器，在该种模数转换器内西格玛—德尔塔可以比现有的西格玛—德尔塔调制器更直接地控制隐含的增益和偏移量。因此，西格玛—德尔塔可以将其应用在将变化的增益和偏移量作用在模拟输入信号上是有益处的实现中。例如，控制信号可以监控模拟输入信号，并且据此自适应地调整增益和偏移量。对于模拟输入信号的幅值包含有不希望有的与信号的信息内容无关的波动的情况，应用这种增益和偏移量的自适应控制是有益的。例如，在CD播放机中，一种CD的反射率从光盘半径的一端至另一端是不同的，这将在模拟信号中引起波动，而这种波动是与信号的音频内容是无关的。根据本发明实施方式的该种西格玛—德尔塔调制器，通过适应性地调整作用于模拟输入信号上的增益和偏移量，能够将这种不希望的波动的影响降至最低。
自适应的增益控制对于根据输入信号调整调制器的灵敏度来说也是有益的。在一些应用中，对于西格玛—德尔塔调制器来说，具有非线性的传递函数(如图11所示)是所希望的，当模拟输入信号是低幅值情况下，使得调制器表现为较高的灵敏度。例如，讲话具有宽的动态范围，而且音频信号的感知强度是对数的，而不是线性的。因此，当将模拟的讲话信号转换为数字信号时，此西格玛—德尔塔调制器可以方便地使其分辨率适应信号的变化的动态范围。
为了实现非线性的传递函数，控制单元可以计划采用一种适当的算法。适当的例子包括使用在数字通讯系统中的μ-律和A-律算法。该控制单元可以根据模拟输入信号的类型而采用一种不同的算法。例如，一种不同的算法相对于表征音频信号的模拟输入信号来说更适于应用在表征视觉信号的模拟输入信号中。西格玛—德尔塔调制器的传递函数将取决于控制单元执行何种算法。
该控制单元被安排来监控模拟输入信号。例如，该控制单元可以查寻输入信号的削波失真，这表明输入信号的幅值超出所允许的输入范围的上限和下限中的任何一个。例如，此控制信号可以对模拟输入信号进行采样，并将那些采样与调控信号在其间进行变化的上限和下限进行比较。如果某些采样的大小超出了上限或者下限中的一个，则控制单元将据此增加两个边界值的大小，从而减小了西格玛—德尔塔调制器的隐含的增益。可供选择地，如果某些采样的大小比上限或者下限中的任何一个小的多，并且没有超出上限和下限，则控制单元将据此减小两个边界值的大小，从而增大了西格玛—德尔塔调制器的隐含的增益。
该控制单元也可以调整西格玛—德尔塔调制器的偏移量。例如，如果某些采样的大小仅超出了上限和下限中的一个，则对于控制单元，相对于调整西格玛—德尔塔调制器的增益来说，更适于调整西格玛—德尔塔调制器的偏移量。这可以通过保持两个边界值之间的电压差值不变，而以恰当的数值增大或者减小每个边界值来实现。
为了防止削波失真，对于控制单元来说更适于将模拟输入信号的采样值与分别设置地高于和低于所允许的输入范围的下限和上限的阈值进行比较，使得控制单元可以在削波失真实际发生之前采取纠正措施。
控制单元监控模拟输入信号波动的一种便利的方式是将此信号与两个高阈值和两个低阈值进行比较。此种方式如图11所示。控制单元将模拟输入信号16与四个阈值进行比较：第一高阈值17，第二高阈值18，第一低阈值19和第二低阈值20。如图11所示，第二高阈值比第一高阈值高，而第二低阈值比第一低阈值低。更可取地，每个高阈值的电压小于调制器输入范围的上限，并且每个低阈值的电压高于调制器输入范围的下限。
如果控制单元探测到模拟输入信号已经超出了第二高阈值或者第二低阈值，控制单元可以确定模拟信号处于发生削波失真的危险中。则控制单元可以调整边界值，使得西格玛—德尔塔调制器的增益和/或偏移量据此而被调整。
如果控制单元探测到模拟输入信号没有超出第一高阈值或者第一低阈值，控制单元可以确定模拟信号应当被放大或者模拟信号应当被设置在所允许的输入范围内的更加靠近中心的位置处。则此控制单元可以调整边界值，使得西格玛—德尔塔调制器的增益和/或偏移量据此而被调整。
如上所述，对于控制单元来说，完成比较的一种便利的方式是在模拟输入信号进入西格玛—德尔塔调制器之前对其进行采样，并将那些采样与四个阈值的电平进行比较。控制单元，在采取纠正措施之前，一定数量的采样要求高于或者低于适当的阈值。这里采样的数量可以根据由于没有采取纠正措施而引起的后果的严重程度而不同。例如，为了避免削波失真，仅有一个超出了第二高阈值或者第二低阈值的采样需要触发由控制单元采取的纠正措施，而重要的多个采样在触发增加西格玛—德尔塔调制器灵敏度的动作之前，要求落入第一高阈值和第一低阈值之间。
上述的该西格玛—德尔塔调制器是关于一些特定的应用。这里仅为了达到举例的目的，并且应当理解为，根据本发明实施方式的该种西格玛—德尔塔调制器可以并入任何需要ADC的应用中。此种应用包括，例如，可以探测数字数据的数字媒体播放器。
本发明限于具有一环路滤波器的西格玛—德尔塔调制器，本例中环路滤波器为一积分器，因此形成一低通西格玛—德尔塔调制器。然而，事实上，积分器可以由任何的环路整形元件所代替，因此，允许是低通，带通或者高通调制器，模拟的或者数字的。虽然，示出的量化器是二阶类型的，但是可以为任何阶数。依照本发明的方法可以适用于任何阶数的调制器。上述的一阶西格玛—德尔塔调制器应当理解为仅是一个实施例，而本发明的原理对于其它调制器来说也是同样的。
据此，申请人在这里分解地公开了每个单独的特征，以及两个或者更多此种特征的任何一种结合，总体上达到了根据所属领域的技术人员掌握的常识，基于本说明书可以实现这种特征或者结合的程度，不考虑这些特征或者特征的结合是否解决了这里公开的任何问题，并且没有局限于权利要求的范围。申请人表明，本发明的多个方面可以由任何这些独立的特征或者特征的结合而组成。鉴于前面的描述，对于所属领域的技术人员，显然的是，在本发明的范围内可以进行多种变形。

Claims (46)

1.一种西格玛—德尔塔调制器，用以形成表征一模拟输入信号大小的一数字输出信号，该调制器包括：
一调制单元，包括：
一求和单元，用以将该模拟输入信号与一调控信号进行求和，形成一求和输出信号；
一积分器，设置为接收该求和输出信号，并根据该求和输出信号形成一积分器输出信号；以及，
一量化器，设置为接收该积分器输出信号，并根据该积分器输出信号形成该数字输出信号；
该西格玛—德尔塔调制器进一步包括：
一反馈环，用以产生该调控信号，包括一选择电路，设置为通过从针对该调控信号的两个边界值中选择一个边界值形成该调控信号，此种选择的执行取决于该数字输出信号。
2.根据权利要求1所述的一种西格玛—德尔塔调制器，其中，该调制单元和反馈环分别被设置为反复地产生数字输出信号和调控信号，该选择电路设置为在每次反复时选择两个边界值中的一个边界值。
3.根据权利要求1或2所述的一种西格玛—德尔塔调制器，其中，选择电路被设置为根据数字输出信号的瞬时值，在两个边界值中选择一个边界值。
4.根据权利要求3所述的一种西格玛—德尔塔调制器，其中，该量化器设置通过在针对该数字输出信号的第一电平和第二电平中选择一个来形成数字输出信号，选择电路被设置为，作为对具有第一电平的数字输出信号的响应选择边界值中的第一边界值，并且作为对具有第二电平的数字输出信号，选择边界值中的第二边界值。。
5.根据权利要求4所述的一种西格玛—德尔塔调制器，其中，第一边界值和第二边界值中的至少一个与第一电平和第二电平均不相同。
6.根据上述权利要求中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该调制单元被设置为，如果第一边界值和第二边界值保持不变，则该数字输出信号在两个边界值之间的范围内表征该模拟输入信号的电平。
7.根据上述权利要求中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该选择电路包括一多路开关选择器，该多路开关选择器被设置为接收该数字输出信号，并根据该数字输出信号的状态输出两个边界值中的一个边界值。
8.根据上述权利要求中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该选择电路能够使此边界值发生改变。
9.根据上述权利要求中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该选择电路包括一控制单元，该控制单元被设置为根据该模拟输入信号的情况产生第一控制信号和第二控制信号。
10.根据权利要求9所述的一种西格玛—德尔塔调制器，其中，该选择电路设置为产生第一控制信号和第二控制信号，使得那些信号是数字信号。
11.根据权利要求9或10所述的一种西格玛—德尔塔调制器，其中，该选择电路包括一第一数模转换器和一第二数模转换器，第一数模转换器和第二数模转换器被分别设置为接收第一控制信号和第二控制信号中的一个，并且根据此控制信号输出一个相应的边界值。
12.根据权利要求9至11中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元产生第一控制信号和第二控制信号，使得通过西格玛—德尔塔调制器得到模拟输入信号的有效放大倍数。
13.根据权利要求9至12中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元产生第一控制信号和第二控制信号，使得通过西格玛—德尔塔调制器得到模拟输入信号的有效偏移量。
14.根据权利要求9至13中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，两个边界值中的每一个都与一个各自的电平相对应，并且控制单元通过产生第一控制信号和第二控制信号，得到模拟输入信号的有效放大倍数，使得两个各自的电平之间的差值减小。
15.根据权利要求9至14中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，两个边界值中的每一个都与一个各自的电平相对应，并且该控制单元通过产生第一控制信号和第二控制信号，得到模拟输入信号的有效偏移量，使得两个各自的电平之和为非零值。
16.根据权利要求9至15中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元设置为测定模拟输入信号延伸出输入信号所允许范围的上边界和/或下边界。
17.根据权利要求16所述的一种西格玛—德尔塔调制器，其中，该控制单被元设置为，作为对测定模拟输入信号延伸出模拟输入信号所允许范围的上边界和/或下边界的响应减小模拟输入信号的有效放大倍数。
18.根据权利要求16或17所述的一种西格玛—德尔塔调制器，其中，该控制单元被设置为，作为对测定模拟输入信号延伸出模拟输入信号所允许范围的上边界或下边界的响应，使模拟输入信号得到有效偏移量。
19.根据权利要求9至18中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元被设置为，将模拟输入信号与一第一相对高的阈值进行比较，如果模拟输入信号低于该第一相关高阈值，则增大模拟输入信号的有效放大倍数。
20.根据权利要求9至19中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元被设置为将模拟输入信号与一第二相对高的阈值进行比较，如果模拟输入信号低于该第二相关高阈值，则减小模拟输入信号的有效放大倍数。
21.根据权利要求19或20所述的一种西格玛—德尔塔调制器，其中，该第二相对高的阈值高于该第一相对高的阈值。
22.根据权利要求9至21中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元设置为将该模拟输入信号与一第一相对低的阈值进行比较，如果模拟输入信号高于该第一相对低的阈值，则增大模拟输入信号的有效放大倍数。
23.根据权利要求9至22中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元被设置为将该模拟输入信号与一第二相对低的阈值进行比较，如果模拟输入信号低于第二相对低的阈值，则减小模拟输入信号的有效放大倍数。
24.根据权利要求22或23所述的一种西格玛—德尔塔调制器，其中，该第二相对低的阈值低于第一相对低的阈值。
25.根据权利要求9至24中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元被设置为将该模拟输入信号与该第一相对高的阈值和该第一相对低的阈值进行比较，如果其延伸至高于第一相关高阈值或者低于第一相关低阈值，则对该模拟输入信号进行有效偏移，使其不再分别地延伸至低于第一相关低阈值或高于第一相关高阈值。。
26.根据权利要求9至25中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该控制单元设置为根据一种预定的算法产生控制信号。
27.根据权利要求26所述的一种西格玛—德尔塔调制器，其中，该控制单元被设置为根据该模拟输入信号，从多种用于产生控制信号的预定的算法中选择一种算法。
28.根据上述权利要求中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，该西格玛—德尔塔调制器具有非线性的传递函数。
29.根据权利要求28、直接或者间接地根据权利要求9所述的一种西格玛—德尔塔调制器，其中，该控制单元能够为在相对小的电压范围内变化的模拟输入信号产生比为在相对大的电压范围内变化的模拟输入信所号产生的有效放大倍数更大的有效放大倍数。。
30.根据权利要求9至29中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，控制单元通过软件实现。
31.根据上述权利要求中任何一个权利要求所述的一种西格玛—德尔塔调制器，其中，选择的执行仅取决于数字输出信号。
32.一种数字媒体播放器，包括一探测装置，用以探测数字数据，以及具有一西格玛—德尔塔调制器，用以接收模拟输入信号，并形成表征此模拟输入信号大小的数字输出信号，该调制器包括：
一求和单元，用以将模拟输入信号与一调控信号进行求和，以形成一求和输出信号；
一积分器，用以接收此求和输出信号，并根据求和输出信号形成积分器输出信号；
一量化器，设置为接收此积分器输出信号，并根据积分器输出信号形成数字输出信号，以及
一反馈环，用以产生调控信号，包括一选择电路，设置为通过在针对该调控信号两个边界值中选择一个边界值而形成调控信号，这种选择的执行取决于该数字输出信号。
33.根据权利要求32所述的一种数字媒体播放器，其中，两个边界值中的每一个均与一各自的电平相对应，数字媒体播放器包括一控制单元，设置为产生第一控制信号和第二控制信号，用以设置这些各自的电平。
34.根据权利要求33所述的一种数字媒体播放器，其中，该控制单元设置为依据探测装置探测到的数字数据的类型来选择预定的的第一控制信号和第二控制信号。
35.根据权利要求33或34所述的一种数字媒体播放器，其中，该控制单元设置为接收来自于探测装置的取决于由探测装置探测到的数字数据的信息，，并根据该接收到的信息产生第一控制信号和第二控制信号。
36.根据权利要求33至35中任何一个权利要求所述的一种数字媒体播放器，其中，数字媒体播放器设置为播放光盘，而控制装置设置为接收一来自探测装置的表征光盘反射率的信号，控制单元根据此信号产生第一控制信号和第二控制信号。
37.根据权利要求32至36中任何一个权利要求所述的一种数字媒体播放器，其中，该播放器设置为播放光盘，探测装置设置为探测光盘的内容，并根据光盘的内容产生该模拟输入信号。
38.一种通过西格玛—德尔塔调制器形成表征一模拟输入信号大小的数字输出信号的方法，此方法包括的步骤为：
通过一求和单元将模拟输入信号与一调控信号进行求和，并形成一求和输出信号；
在一积分器内接收此求和输出信号，此积分器设置为根据此求和输出信号形成一积分器输出信号；
在一量化器内接收此积分器输出信号，量化器设置为根据此积分器输出信号形成数字输出信号，以及，
通过一反馈环在针对该调控信号的两个边界值中选择一个边界值作为该调控信号；该反馈环包括一选择电路，选择电路设置为根据数字输出信号进行选择。
39.一种形成表征模拟输入信号大小的数字输出信号的西格玛—德尔塔调制器，该调制器包括：
一调制单元，包括：
一求和单元，用以将模拟输入信号与一调控信号进行求和，以形成一求和输出信号；
一积分器，设置为接收此求和输出信号，并根据求和输出信号形成积分器输出信号；以及，一量化器，设置为接收此积分器输出信号，并根据积分器输出信号形成数字输出信号；
该西格玛—德尔塔调制器进一步包括：
一反馈环，用以产生调控信号，包括一选择电路，设置为根据数字输出信号形成调控信号，使得对应于数字输出信号中的两个输出值之间发生的转变，，该调控信号在两个边界值之间会发生一致的转变。
40.根据权利要求39所述的一种西格玛—德尔塔调制器，其中，将选择电路设置为形成调控信号，使得两个边界值中的至少一个边界值与该两个输出值均不相同。
41.根据权利要求39或40所述的一种西格玛—德尔塔调制器，其中，该两个输出值和两个边界值中的每个均包括一相对高的值和一相对低的值，该选择电路设置为，对应于在数字输出信号中的相对高的输出值和相对低的输出值之间进行的一个方向的转变，形成调控信号，该调控信号在相对高的边界值和相对低的边界值之间进行相同方向的转变。
42.一种数字媒体播放器，包括一探测装置，用以探测数字数据，并具有一西格玛—德尔塔调制器，用以接收模拟输入信号，形成表征模拟输入信号大小的数字输出信号，该调制器包括：
一调制单元，包括：
一求和单元，用以将模拟输入信号与一调控信号进行求和，以形成一求和输出信号；
一积分器，设置为接收此求和输出信号，并根据此求和输出信号形成一积分器输出信号；以及，
一量化器，设置为接收此积分器输出信号，并根据此积分器输出信号形成数字输出信号；该西格玛—德尔塔调制器进一步包括一反馈环，用以产生调控信号，其包括一选择电路，设置为根据数字输出信号形成调控信号，使得在数字输出信号中的两个输出值之间进行转变时，作为对此转变的响应，该调控信号在两个边界值之间会发生一致的转变。
43.一种通过一西格玛—德尔塔调制器形成表征模拟输入信号大小的数字输出信号的方法，此方法包括的步骤为：
通过一求和单元将模拟输入信号与一调控信号进行求和，并形成一求和输出信号；
在一积分器内接收此求和输出信号，此积分器设置为根据此求和输出信号形成一积分器输出信号；
在一量化器内接收此积分器输出信号，量化器设置为根据此积分器输出信号形成数字输出信号，以及
以满足以下条件的方式根据数字输出信号产生调控信号：在数字输出信号中的两个输出值之间进行转变时，作为对此转变的响应，在该调控信号在两个边界值之间会发生一致的转变。
44.一种参照附图10至12的基本如本文所述的西格玛—德尔塔调制。
45.一种参照附图10至12的基本如本文所述的数字媒体播放器。
46.一种参照附图10至12的基本如本文所述的方法。
CN2007800272767A 2006-06-12 2007-06-11 西格玛-德尔塔调制器、包括该调制器的数字媒体播放器及利用该调制器的方法 Active CN101507118B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0611639.6A GB0611639D0 (en) 2006-06-12 2006-06-12 A sigma-delta modulator
GB0611639.6 2006-06-12
PCT/GB2007/002163 WO2007144593A1 (en) 2006-06-12 2007-06-11 A sigma-delta modulator

Publications (2)

Publication Number Publication Date
CN101507118A true CN101507118A (zh) 2009-08-12
CN101507118B CN101507118B (zh) 2012-03-21

Family

ID=36745774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800272767A Active CN101507118B (zh) 2006-06-12 2007-06-11 西格玛-德尔塔调制器、包括该调制器的数字媒体播放器及利用该调制器的方法

Country Status (7)

Country Link
US (1) US7567192B2 (zh)
EP (1) EP2027655A1 (zh)
JP (1) JP4755715B2 (zh)
KR (1) KR101452522B1 (zh)
CN (1) CN101507118B (zh)
GB (1) GB0611639D0 (zh)
WO (1) WO2007144593A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270991A (zh) * 2010-06-07 2011-12-07 中国人民解放军国防科学技术大学 二阶分时复用Delta-Sigma调制器
CN107612552A (zh) * 2017-08-23 2018-01-19 河北科技大学 一种低功耗高精度Sigma_Delta调制器
CN109004926A (zh) * 2017-04-27 2018-12-14 意法半导体股份有限公司 信号处理电路、对应的传感器器件和设备
CN109542155A (zh) * 2018-11-09 2019-03-29 中电科仪器仪表有限公司 一种分辨率可调的函数发生器偏置电压产生电路及方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1801977B1 (en) * 2005-12-22 2009-07-15 Telefonaktiebolaget L M Ericsson AB (Publ) Adjusting an input signal level of a sigma-delta converter
ATE435527T1 (de) * 2005-12-22 2009-07-15 Ericsson Telefon Ab L M Einstellung des filters eines zeitkontinuerlichen sigma-delta wandlers
WO2010023509A1 (en) * 2008-08-26 2010-03-04 Freescale Semiconductor, Inc. Computational generation of narrow-bandwidth digital signals
US8106809B2 (en) * 2009-05-12 2012-01-31 Qualcomm Incorporated Sigma-delta converters and methods for analog-to-digital conversion
KR20110021426A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 아날로그-디지털 컨버터, 및 이를 포함하는 이미지 처리 장치
JP5198427B2 (ja) * 2009-12-29 2013-05-15 ザインエレクトロニクス株式会社 シグマデルタ変調器
KR101147335B1 (ko) * 2010-05-27 2012-05-22 주식회사 에이알티엑스 디지털 고주파 송신부의 시그마-델타 구조
JP5682152B2 (ja) * 2010-06-18 2015-03-11 ソニー株式会社 光受信機および光伝送システム
JP5803698B2 (ja) 2012-01-27 2015-11-04 株式会社ソシオネクスト 変調装置
CN103840833B (zh) * 2014-02-24 2017-07-18 电子科技大学 一种红外焦平面阵列读出电路的模数转换电路
CN109690955A (zh) * 2017-06-15 2019-04-26 深圳市汇顶科技股份有限公司 噪声整形电路与三角积分数模转换器
JP6970586B2 (ja) * 2017-11-07 2021-11-24 ローム株式会社 Δς変調器
US10574257B2 (en) * 2018-02-09 2020-02-25 The Regents Of The University Of California Predictive digital autoranging analog-to-digital converter
IT202000007021A1 (it) * 2020-04-02 2021-10-02 St Microelectronics Srl Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
US5274375A (en) * 1992-04-17 1993-12-28 Crystal Semiconductor Corporation Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance
JP3465401B2 (ja) * 1994-03-03 2003-11-10 ソニー株式会社 オーデイオ信号処理装置及びオーデイオ記録装置
DE19535615A1 (de) * 1994-10-20 1996-05-02 Analogic Corp Datenerfassungssystem, insbesondere für Computertomographie-Geräte
KR0155622B1 (ko) * 1995-05-02 1998-12-15 문정환 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기
US6150969A (en) * 1996-06-12 2000-11-21 Audiologic, Incorporated Correction of nonlinear output distortion in a Delta Sigma DAC
US6144374A (en) * 1997-05-15 2000-11-07 Orion Electric Co., Ltd. Apparatus for driving a flat panel display
US6278750B1 (en) * 1997-08-30 2001-08-21 Winbond Electronics Corp. Fully integrated architecture for improved sigma-delta modulator with automatic gain controller
JPH11145829A (ja) * 1997-11-06 1999-05-28 Sony Corp 利得制御機能を有するａ／ｄ変換器
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
US6184812B1 (en) * 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
US6252536B1 (en) * 1999-03-31 2001-06-26 Cirrus Logic, Inc. Dynamic range extender apparatus, system, and method for digital image receiver system
DE19936677A1 (de) * 1999-08-04 2001-03-15 Infineon Technologies Ag Sigma-Delta-A/D-Wandler
AU8024700A (en) * 1999-10-21 2001-04-30 William J. Mandl System for digitally driving addressable pixel matrix
JP2001237706A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd Δς型ａｄ変換器
US6639530B2 (en) * 2001-11-06 2003-10-28 Broadcom, Corp Modulation of an analog signal into a digital representation thereof
US6642873B1 (en) * 2002-06-03 2003-11-04 Wensheng Vincent Kuang Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
JP3858785B2 (ja) 2002-08-09 2006-12-20 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法
US6611221B1 (en) * 2002-08-26 2003-08-26 Texas Instruments Incorporated Multi-bit sigma-delta modulator employing dynamic element matching using adaptively randomized data-weighted averaging
JP3830924B2 (ja) * 2003-07-04 2006-10-11 松下電器産業株式会社 縦続型デルタシグマ変調器
GB2409118B (en) * 2003-11-10 2006-09-13 Global Silicon Ltd A sigma-delta modulator
JP2006041993A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
JP2006140600A (ja) * 2004-11-10 2006-06-01 Fujitsu Ltd シグマデルタａ／ｄ変換器
US7219875B2 (en) * 2005-01-05 2007-05-22 Eaton Corporation Solenoid operated valve with magnetic flux director for reducing friction
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US7298306B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulators with comparator offset noise conversion

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270991A (zh) * 2010-06-07 2011-12-07 中国人民解放军国防科学技术大学 二阶分时复用Delta-Sigma调制器
CN109004926A (zh) * 2017-04-27 2018-12-14 意法半导体股份有限公司 信号处理电路、对应的传感器器件和设备
CN109004926B (zh) * 2017-04-27 2023-02-17 意法半导体股份有限公司 信号处理电路、对应的传感器器件和设备
US11740136B2 (en) 2017-04-27 2023-08-29 Stmicroelectronics S.R.L. Signal processing circuit, corresponding sensor device and apparatus
CN107612552A (zh) * 2017-08-23 2018-01-19 河北科技大学 一种低功耗高精度Sigma_Delta调制器
CN109542155A (zh) * 2018-11-09 2019-03-29 中电科仪器仪表有限公司 一种分辨率可调的函数发生器偏置电压产生电路及方法

Also Published As

Publication number Publication date
EP2027655A1 (en) 2009-02-25
KR101452522B1 (ko) 2014-10-21
US7567192B2 (en) 2009-07-28
JP2009540716A (ja) 2009-11-19
KR20090028496A (ko) 2009-03-18
US20080018509A1 (en) 2008-01-24
GB0611639D0 (en) 2006-07-19
WO2007144593A1 (en) 2007-12-21
CN101507118B (zh) 2012-03-21
JP4755715B2 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
CN101507118B (zh) 西格玛-德尔塔调制器、包括该调制器的数字媒体播放器及利用该调制器的方法
US6611221B1 (en) Multi-bit sigma-delta modulator employing dynamic element matching using adaptively randomized data-weighted averaging
US6727833B2 (en) Adaptive ΣΔ modulation with one-bit quantization
EP1418674B1 (en) Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters
CN104009760B (zh) 模数转换器的低功率量化器
JPH07162307A (ja) アナログ−ディジタル変換器
CN212969607U (zh) ∑-δ模数转换器电路
GB2452524A (en) A jitter insensitive sigma-delta modulator
CN101584118A (zh) 一种去抖动电路
US6795005B2 (en) Variable, adaptive quantization in sigma-delta modulators
US9407279B2 (en) Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback
CN101176260A (zh) 信号强度指示器
US9906237B1 (en) Digital-to-analog converter and method of operating
US6614373B1 (en) Method and system for sampling a signal using analog-to-digital converters
Ledzius et al. The basis and architecture for the reduction of tones in a sigma-delta DAC
US11863205B2 (en) Adaptive bias techniques for amplifiers in sigma delta modulators
Ziquan et al. The design of a multi-bit quantization sigma-delta modulator
US20230060505A1 (en) Techniques to reduce quantization noise in delta sigma converters
JP4555776B2 (ja) 適応型シグマ‐デルタ変換用積算器
US11621722B2 (en) Multi quantizer loops for delta-sigma converters
Kim et al. Wideband multi-bit third-order sigma-delta ADC for wireless transceivers
KR101586324B1 (ko) 부하 조건 변화없이 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법
Lyon Microphone with Improved Dynamic Range
KR101419299B1 (ko) 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법
GB2409118A (en) A sigma delta modulator utilizing feedback loop and logic circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant