CN104009760B - 模数转换器的低功率量化器 - Google Patents
模数转换器的低功率量化器 Download PDFInfo
- Publication number
- CN104009760B CN104009760B CN201410049221.8A CN201410049221A CN104009760B CN 104009760 B CN104009760 B CN 104009760B CN 201410049221 A CN201410049221 A CN 201410049221A CN 104009760 B CN104009760 B CN 104009760B
- Authority
- CN
- China
- Prior art keywords
- comparator
- subset
- voltage
- input signal
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明涉及模数转换器的低功率量化器。量化器包括电压参考网络和耦合于所述电压参考网络的比较器的集合。所述电压参考网络生成了多个参考电压。每一个所述比较器接收输入信号并产生数字样本序列。所述比较器的集合包括比较器的第一、第二、第三子集。所述第一子集中的每一个比较器包括开关电容器级,所述第二子集中的每一个比较器包括前置放大器级,以及所述第三子集中的每一个比较器包括开关电容器级。比较器的所述第一和第三子集将所述输入信号和对应于所述输入信号的所述高和低电压范围的所述参考电压进行比较,并且比较器的所述第二子集将所述输入信号和对应于所述输入信号的所述中间电压范围的所述参考电压进行比较。
Description
技术领域
本发明通常涉及模数转换器。更具体地说,本发明涉及在模数转换器中实施的低功耗量化器。
背景技术
Δ-∑(Delta-sigma)调制技术通常用于模数转换器(ADC)和数模转换器(DAC)。Δ-∑转换器可以以高分辨率结果在宽频率范围上转换信号。由于模拟信号比较中使用的位数量的减小,它们可以提供线性特性和相对简单的实施。此外,Δ-∑可以通过对“量化噪声”频率分布的高电平控制来实施,这是数字输入信号确定的转换器的理想输出值和由量化器提供的转换器的实际输出之间的差值。体系结构的相对简单性以及控制量化噪声的能力使得Δ-∑转换器实施是理想的选择。
发明内容
根据本发明的第一方面,提供一种量化器,包括:
被配置以生成多个参考电压的电压参考网络;以及
耦合于所述电压参考网络的比较器的集合,所述比较器中的每一个被配置以接收输入信号并产生数字样本序列,其中所述比较器的集合包括:
比较器的第一子集,所述第一子集中的每一个比较器包括第一开关电容器级;
比较器的第二子集,所述第二子集中的每一个比较器包括前置放大器级;以及
比较器的第三子集,所述第三子集中的每一个比较器包括第二开关电容器级。
在一个或多个实施例中,比较器的所述第一子集被配置以将所述输入信号与参考电压的第一集合进行比较,参考电压的所述第一集合对应于所述输入信号的高电压范围;
比较器的所述第二子集被配置以将所述输入信号与参考电压的第二集合进行比较,参考电压的所述第二集合对应于所述输入信号的中间电压范围;以及
比较器的所述第三子集被配置以将所述输入信号与参考电压的第三集合进行比较,参考电压的所述第三集合对应于所述输入信号的低电压范围。
在一个或多个实施例中,所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
在一个或多个实施例中,所述中间电压范围以大约零伏为中心。
在一个或多个实施例中,所述电压参考网络包括一系列电阻器;并且
所述量化器还包括耦合于所述电压参考网络以用于给所述电压参考网络提供参考电压的电压源,所述参考电压在所述一系列电阻器中的电阻器的两端生成电压降以生成所述多个参考电压。
在一个或多个实施例中,所述多个参考电压以大约零伏为中心。
在一个或多个实施例中,所述第一子集中的所述每一个比较器还包括耦合于所述第一开关电容器级的第一输出的第一锁存器级,每一个所述第一锁存器级被配置以在来自所述第一开关电容器级的所述第一输出的第一输出信号上执行锁存操作;
所述第二子集中的所述每一个比较器还包括耦合于所述前置放大器级的第二输出的第二锁存器级,每一个所述第二锁存器级被配置以在来自所述前置放大器级的所述第二输出的第二输出信号上执行所述锁存操作;以及
所述第三子集中的所述每一个比较器还包括耦合于所述第二开关电容器级的第三输出的第三锁存器级,每一个所述第三锁存器级被配置以在来自所述第二开关电容器级的所述第三输出的第三输出信号上执行所述锁存操作。
在一个或多个实施例中,比较器的所述集合中的每一个比较器被配置为差分电路。
在一个或多个实施例中,所述量化器包括二阶四位量化器。
在一个或多个实施例中,用于所述二阶四位量化器的比较器的所述集合包括16个比较器,比较器的所述第一子集包括所述16个比较器中的6个,比较器的所述第二子集包括所述16个比较器中的4个,并且比较器的所述第三子集包括所述16个比较器中的6个。
根据本发明的第二方面,提供一种模数转换器ADC,包括:
模拟回路滤波器,具有用于接收所述ADC的输入信号的输入并且从所述输入信号产生过滤的输入信号;以及
量化器,具有耦合于所述回路滤波器的输出的输入,其中所述量化器量化来自所述回路滤波器的所述过滤的输入信号以产生数字样本序列,所述量化器包括:
被配置以生成多个参考电压的电压参考网络;以及
耦合于所述电压参考网络的比较器的集合,所述比较器中的每一个被配置以接收所述过滤的输入信号,其中比较器的所述集合包括比较器的第一、第二、第三子集,所述第一子集中的每一个比较器包括第一开关电容器级和耦合于所述第一开关电容器级的第一输出的第一锁存器级,所述第二子集中的每一个比较器包括前置放大器级和耦合于所述前置放大器级的第二输出的第二锁存器级,并且所述第三子集中的每一个比较器包括第二开关电容器级和耦合于所述第二开关电容器级的第三输出的第三锁存器级。
在一个或多个实施例中,所述ADC包括连续时间∑-Δ ADC。
在一个或多个实施例中,比较器的所述第一子集被配置以将所述过滤的输入信号和参考电压的第一集合进行比较,参考电压的所述第一集合对应于所述过滤的输入信号的高电压范围;
比较器的所述第二子集被配置以将所述过滤的输入信号和参考电压的第二集合进行比较,参考电压的所述第二集合对应于所述过滤的输入信号的中间电压范围;并且
比较器的所述第三子集被配置以将所述过滤的输入信号和参考电压的第三集合进行比较,参考电压的所述第三集合对应于所述过滤的输入信号的低电压范围。
在一个或多个实施例中,所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
在一个或多个实施例中,所述电压参考网络包括一系列电阻器;并且
所述量化器还包括耦合于所述电压参考网络以用于给所述电压参考网络提供参考电压的电压源,所述参考电压在所述一系列电阻器中的电阻器的两端生成电压降以生成所述多个参考电压。
在一个或多个实施例中,所述多个参考电压以大约零伏为中心。
在一个或多个实施例中,比较器的所述第一子集的每一个所述第一锁存器级被配置以在来自所述第一开关电容器级的所述第一输出的第一输出信号上执行锁存操作;
比较器的所述第二子集的每一个所述第二锁存器级被配置以在来自所述前置放大器级的所述第二输出的第二输出信号上执行所述锁存操作;并且
比较器的所述第三子集的每一个所述第三锁存器级被配置以在来自所述第二开关电容器级的所述第三输出的第三输出信号上执行所述锁存操作。
在一个或多个实施例中,所述量化器包括二阶四位量化器,用于所述二阶四位量化器的比较器的所述集合包括16个比较器,比较器所述的第一子集包括所述16个比较器中的6个,比较器的所述第二子集包括所述16个比较器中的4个,并且比较器的所述第三子集包括所述16个比较器中的6个。
根据本发明的第三方面,提供一种使用模数转换器ADC执行模数转换的方法,所述ADC包括量化器,所述量化器包括电压参考网络和耦合于所述电压参考网络的比较器的集合,并且所述方法包括:
在每一个所述比较器处接收输入信号,其中比较器的所述集合包括比较器的第一、第二、第三子集,所述第一子集中的每一个比较器包括第一开关电容器级,所述第二子集中的每一个比较器包括前置放大器级,并且所述第三子集中的每一个比较器包括第二开关电容器级;
通过所述电压参考网络给所述比较器提供多个参考电压,所述参考电压中的每一个参考电压与所述比较器中的每一个比较器相关联;
使用所述ADC将所述输入信号转换成数字样本序列,所述转换操作包括:
在所述第一子集中的所述每一个比较器处,将所述输入信号与来自所述参考电压的第一集合中的所述参考电压中的一个进行比较,所述参考电压的所述第一集合对应于所述输入信号的高电压范围;
在所述第二子集中的所述每一个比较器处,将所述输入信号与来自所述参考电压的第二集合中的所述参考电压中的一个进行比较,所述参考电压的所述第二集合对应于所述输入信号的中间电压范围;以及
在所述第三子集中的所述每一个比较器处,将所述输入信号与来自所述参考电压的第三集合中的所述参考电压中的一个进行比较,所述参考电压的所述第三集合对应于所述输入信号的低电压范围,其中所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
在一个或多个实施例中,所述转换操作还包括:
在来自所述第一开关电容器级的第一输出的第一输出信号上执行锁存操作,其中所述第一子集中的每一个比较器还包括耦合于所述第一开关电容器级的所述第一输出的第一锁存器级,使得所述执行操作在每一个所述第一锁存器级处执行;
在来自所述前置放大器级的第二输出的第二输出信号上执行所述锁存操作,其中所述第二子集中的每一个比较器还包括耦合于所述前置放大器级的所述第二输出的第二锁存器级,使得所述执行操作在每一个所述第二锁存器级处执行;以及
在来自所述第二开关电容器级的第三输出的第三输出信号上执行锁存操作,其中所述第三子集中的每一个比较器还包括耦合于所述第二开关电容器级的所述第三输出的第三锁存器级,使得所述执行操作在每一个所述第三锁存器级处执行。
附图说明
结合附图,参照详细说明书和权利要求将会对本发明有更加完全的理解,在附图中,相同的参考符号表示类似的元件,并且附图不一定按比例绘制,并且:
图1根据一个示例实施例,显示了连续时间(CT)Σ-Δ(sigma delta)模数转换器(ADC)的简化方框图;
图2显示了可以在CT Σ-Δ ADC中实施的现有技术量化器的简化示图;
图3显示了可以在CT ∑-Δ ADC中实施的另一个现有技术量化器的简化示图;
图4根据一个示例实施例,显示了量化器的简化示图;
图5显示了图表示例功耗以及在图4的量化器内实施的比较器之间的噪声权衡;
图6根据一个示例实施例,显示了可以与量化器结合使用的图表示例参考电压;
图7根据一个示例实施例,显示了包括了CT Σ-Δ ADC的器件的简化示图;以及
图8根据一个示例实施例,显示了一种用于执行模数转换的方法的流程图。
具体实施方式
连续时间(CT)∑-Δ模数转换器(ADC)通常包括接收输入信号的回路滤波器和将回路滤波器的输出转换成数字表示的量化器。现今的CT ∑-Δ ADC通常使用多位设计,其中,量化器的输出是多电平信号。多位实施方式提供了改进的噪声整形能力和转换器的线性并且通常降低了回路滤波器中的模拟分量的线性和转换速率要求。因此,多位拓扑结构是非常理想的。多位量化器的缺点就是它消耗了CT ∑-Δ ADC所消耗的总功率的相当大部分。事实上,在多位量化器的解决方案中,量化器的功耗对于每一个附加位都增加了一倍,这是因为每一个附加位要求这样量化器中的比较器的数量加倍。
持续地需求带有降低功耗的电子器件。此外,对于在数字域中执行处理的电子器件的需求也日益增加。因此,对采用了多位量化器设计的高分辨率、低功耗以及廉价的ADC,例如CT ∑-Δ ADC的需求日益增加。
本发明所描述的实施例包括低功率量化器、量化器在其内实施的CT ∑-Δ ADC以及一种用于通过使用量化器执行模数转换的方法。所述量化器和/或包括了所述量化器的CT ∑-Δ ADC可以在各种装置,例如无线装置(包括发射器和接收器)、计算机通信系统、雷达、闪存ADC设计,或者任何其它高度集成的电路中被实施。
图1根据一个示例实施例,显示了连续时间(CT)∑-Δ模数转换器(ADC)20的简化方框图。通常,CT ∑-Δ ADC 20包括对在输入节点26接收的模拟输入信号24,VIN与在导体28上的负反馈信号求和的求和元件22,并通过导体30将求和结果提供给线性回路滤波器32的输入。回路滤波器32的输出34被有选择性地耦合于多位量化器38的输入36。
量化器38从回路滤波器32接收了过滤的输入信号40,VQ-IN,其中输入信号40代表模拟输入信号24。随后,量化器38将模拟输入信号40转换成数字样本序列42,VOUT-D(即量化的、离散的多位输出)并在输出节点44提供数字样本42。数字样本42以由时钟45提供的时钟信号的频率确定的采样率被产生。数字样本序列42代表输入信号24在不同采样时间的振幅。数字样本42的输出位数量可以是任何数量,这至少部分地取决于所期望的分辨率。
在示例配置中,时钟信号的频率可以在大约200至大约400兆赫(例如,320兆赫)的范围内,虽然更高或更低的时钟频率也可以被使用。时钟信号的频率导致在量化器38的输出处产生过采样数字样本序列,其中量化噪声覆盖的波段比采样率比较慢的时候的波段宽。示例时钟频率不意味着将本发明主题的应用限制于在上述时钟频率下操作的量化器,这是因为实施例也可以被结合到更快或更慢的量化器中。
量化器38的输出可以被应用于动态元件匹配(DEM)电路50的输入(例如,通过导体51传送)。有几种已知的可以被用于DEM电路50的DEM电路拓扑,并且这些DEM电路拓扑起到消除反馈数模转换器(DAC)52的反馈元件之间的不匹配的作用。DEM电路50的输出导体54耦合于DAC 52的输入,其输出在导体28上产生上述提到的负反馈信号。
图2显示了可以在CT ∑-Δ ADC,例如图1所示的示例CT ∑-Δ ADC 20中实施的现有技术量化器的简化示图。现有技术量化器60在本发明中被提供以说明可能在现有技术量化器设计中出现的问题,其中本发明的实施例可以带有所述现有技术量化器设计。
在这个例子中,现有技术量化器60是差分电路,其被配置以在输入接收正模拟输入信号62,VIN-P和负输入信号64,VIN-N,用于在输出转换成数字值66,VOUT-D。量化器60包括至少一个电压参考网络68、70和匹配的比较器的集合72。在这个例子中,电压参考网络68、70是电阻式梯形网络(即,一系列匹配电阻)。由此,电压参考网络将在下文中被称为电阻式梯形网络。然而,本领域所属技术人员将认识到其它电压参考网络设计,例如,电容参考网络设计可以被实施。通常,在操作期间,正负参考电压74、76在电压参考网络68、70的一系列匹配电阻两端产生电压降,而输入信号62、64有所变化。根据该变化,不同数量的比较器72在给定时间周期被开启/关闭。
每一个比较器72包括两个主要元件,被配置以放大在比较器72接收的输入信号62、64的前置放大器级78、和锁存器级80。为了说明的目的,现有技术量化器60被示为有6个比较器72、以及它们相关的前置放大器级78和锁存器级80。应了解,量化器60可以包括多于或少于6个比较器72,正如在前置放大器之间插入的垂直虚线78所表示的。在该现有技术实施例中,前置放大器级78有差分输入,以便前置放大器级78的正、负输出82、84与正和负参考电压86、88和输入信号62、64之间的差值成正比。
每一个比较器72的锁存器级80提供了锁存功能,从而使在预定电平以上的所有前置放大器输出82、84在锁存器级80的输出90、92产生数字“1”。来自锁存器级80的输出90、92的输出信号在数字编码器94被编码以产生数字值66,即,数字样本序列。锁存器级80被时钟同步,即,它只当被外部时钟,例如,时钟45(图1)控制时,执行其锁存功能。这确保了量化器60的输出,即,数字值66,是以时钟频率采样的数据流。
每一个比较器72的前置放大器78有高增益。高增益和锁存器的组合确保了到前置放大器78的输入信号62、64仅需要极少量超过参考电压86、88,以使比较器72的输出为数字“1”。此外,前置放大器级78通常有非常高的带宽,具有小的开环增益。因此,在比较器的集合72中使用多个前置放大器78可能满足信噪比(SNR)以及信噪失真比(SNDR)性能要求。然而不幸的是,前置放大器级78消耗了静态功率(即,连续从电源消耗的恒定功率),该功率是在非常高的速度量化器(例如,320兆赫)中消耗的功率的主要部分。该高功耗可以在包括了一个以上的量化器的系统器件中加剧。此外,基于前置放大器的比较器会遇到其中晶体管没有足够的电压来保持饱和并且随着输入电压的增加慢慢进入三极管区的电压裕量问题,从而导致在上和下电压范围的信号失真。
图3显示了可以在CT ∑-Δ ADC,例如在图1中显示的示例CT Σ-Δ ADC 20中实施的另一个现有技术量化器100的简化示图。此外,在本发明提供现有技术量化器100以用于说明可能在可以带有本发明的实施例的其它现有技术量化器设计中出现的问题。现有技术量化器100不同于量化器60(图2)的地方在于比较器的集合102包括开关电容器级104以代替包括在比较器72(图2)中的前置放大器级78(图2)。
开关电容器级104是有时在要求节省功耗的量化器中使用的电路元件。特别地,基于开关电容器的量化器,例如现有技术量化器100不消耗静态电流。降低开关电容器级104的功耗有效地降低了整个系统的功耗。然而不幸的是,功耗的降低和开关电容器级104的性能是权衡关系。即,基于开关电容器的比较器102遭受更高的反冲噪声、时钟馈通和电荷注入。
反冲噪声是从输出反耦到输入的开关噪声。在量化器100的情况下,每当锁存器80的输出发生变化的时候,该输出可以反耦到输入,它可以显著干扰输入。时钟馈通是指这样的条件:其中每当时钟输入被应用于在基于开关电容器的电路中被用作开关的传输门的时候,时钟输入耦合于输出。电荷注入是指这样条件:其中每当晶体管开关从其开启状态改变为关闭状态的时候,存在于晶体管沟道中的电荷被抽向源极和漏极,反之亦然。因此,虽然基于开关电容器的比较器102可能满足功耗要求,它们不像基于前置放大器的比较器(例如,图2中的比较器72)那样精确。因此,采用了基于开关电容器的比较器102的量化器可能不能满足严格的SNR和SNDR性能要求。
现在参照图4,图4根据一个示例实施例,显示了可以在CT ∑-Δ ADC(例如,图1中显示的CT ∑-Δ ADC 20)中实施的量化器100的简化示图。量化器110结合了基于前置放大器的比较器和基于开关电容器的比较器的优化使用以产生满足了SNR和SNDR性能要求的系统,同时相对于现有技术高精确度量化设计实现功耗节省。
量化器110是差分电路,其被配置以在输入接收模拟输入信号112、114、VIN-P和VIN-N用于在输出转换成数字值116,VOUT-D。量化器110包括至少一个电压参考网络118、120和比较器的集合122。再次地,电压参考网络118、120由电阻式梯形网络表示。因此,元件118和120将在下文中被称为电阻式梯形网络118和120。然而,本领域所属技术人员将认识到其它电压参考网络设计,例如,电容器梯形网络可以在本发明中被实施。在操作期间,由电压源128提供的输入正和负参考电压124、126跨电阻式梯形网络118、120的一系列匹配电阻器130产生电压降以生成多个正和负参考电压132、134。相对于不同参考电压132、134,基于输入信号112、114的变化,不同数量的比较器122在给定时间周期被开启/关闭。术语“匹配”在本发明中被用于指这样条件:一组中的每一元件是基本上相同的。
与在一些现有技术量化器(结合图2所讨论的)中使用的基于前置放大器的比较器相对比,以及与在其它现有技术量化器(结合图3所讨论的)中使用的基于开关电容器的比较器相对比,所述比较器的集合122被再分成子组或子集。特别是,所述比较器的集合122包括比较器的第一子集136、比较器的第二子集138以及比较器的第三子集140。在本发明中使用的术语“第一”、“第二”、“第三”等等不是指可数的元件系列内的元件的排序或优先级。相反,术语“第一”、“第二”、“第三”等等是为了清楚的讨论,用于将某些元件或元件组彼此区分开。
第一子集136的每一个比较器122包括第一开关电容器级142和第一锁存器级144,第一锁存器级144耦合于其关联的第一开关电容器级142的输出146、148。第二子集138的每一个比较器122包括前置放大器级150和第二锁存器级152,第二锁存器级152耦合于其关联的前置放大器级150的输出154、156。并且,第三子集140的每一个比较器122包括第二开关电容器级158和第三锁存器级160,第三锁存器级160耦合于其关联的第二开关电容器级158的输出162、164。
在一个实施例中,第一开关电容器级142和第二开关电容器级158是匹配的(即,基本上相同的)电路元件。同样,第一、第二和第三锁存器级144、152和160是匹配的(即,基本上相同的)。为了说明的目的,量化器110被示为有6个比较器122。在其它实施例中,量化器110可以包括多于或少于6个比较器122(正如在第一和第二子集136和138之间以及在第二和第三子集138和140之间插入的垂直虚线所表示的),这取决于位数量、SNR/SNDR以及功耗的要求。
在该实施例中,每一个第一开关电容器级142、前置放大器级150和第二开关电容器级158有差分输入。因此,每一个第一开关电容器级142的第一正和负输出信号166、168与它们各自的正、负参考电压132、134和输入信号112、114之间的差值成正比。同样,每一个前置放大器级150的第二正、负输出信号170、172与它们各自的正、负参考电压132、134和输入信号112、114之间的差值成正比。此外,每一个第二开关电容器级158的第三正、负输出信号174、176与它们各自的正、负参考电压132、134和输入信号112、114之间的差值成正比。
第一子集136的每一个比较器122的第一锁存器级144被配置以对来自第一开关电容器级142的输出146、148的第一输出信号166、168执行锁存操作。第二子集138的每一个比较器122的第二锁存器级152被配置以对来自前置放大器级150的输出154、156的第二输出信号170、172执行锁存操作。此外,第三子集140的每一个比较器122的第三锁存器级160被配置以对来自第二开关电容器级158的输出162、164的第三输出信号174、176执行锁存操作。根据锁存功能,在预定电平以上的所有输出信号166、168、170、172、174和176分别在其相关的第一、第二和第三锁存器级144、152和160的锁存输出178、180处产生数字“1”。锁存器级144、152和160的锁存输出178、180处的输出信号在数字编码器182处被编码以产生数字值116,即,多位数字样本的并行或串行序列。
图5显示了图表190示例功耗以及在量化器,例如量化器110(图4)内实施的基于前置放大器的比较器和基于开关电容器的比较器的组合之间的噪声权衡。特别地,图表190的横轴表示了从左增大到右的功耗192。图表190的纵轴表示了从零垂直地增加到N个比较器的比较器的数量194。在该例子中,N=2n,其中比较器的数量194针对“n”位的量化器确定。图表190的纵轴也表示了噪声的量度,更具体地说,从60分贝(60dB)垂直地增加到80分贝(80dB)的信噪失真比(SNDR)196。字母“J”表示了基于更高精确度、更高功耗前置放大器的比较器(例如,图4中显示的子集138内的比较器122)。而字母“K”表示了基于更低精确度、更低功耗开关电容器的比较器(例如,图4中显示的子集136和140内的比较器122)。应了解,SNDR要求不限制于60-80分贝。相反,SNDR要求可以更高,这取决于特定设计要求。
通常,图表190揭示了在有预定数量194、N的比较器的量化器110(图4)中,随着基于更高精确度、更高功耗前置放大器的比较器的数量从0增加到N,以及基于更低精确度、更低功耗开关电容器的比较器(K)的数量从N减少到0,SNDR 196有利地增加。然而,功耗192也增加。相反,图表190揭示了当基于更低精确度、更低功耗开关电容器的比较器(K)的数量从0增加到N,以及基于更高精确度、更高功耗前置放大器的比较器(J)的数量相应地从N减少到0,功耗192减少。然而,SNDR 196也减少。实施例包含基于更高精确度、更高功耗前置放大器的比较器(J)和基于更低精确度、更低功耗开关电容器的比较器(K)的优化配置以实现所需SNDR 196并且优化功耗196。
图6根据一个示例实施例,显示了可以结合量化器,例如量化器110(图4)使用的图表示例参考电压202的图表200。图表200将结合电阻式梯形网络118(图4)进行描述。然而,下面的讨论同样适用于电阻式梯形网络120。由电压源128(图4)所提供的输入参考电压124(图4)跨电阻器串130(图4)产生电压降,以生成多个参考电压132。在该例子中为16个参考电压132,即,16个不同的电压电平(由图表200中的V8到-V8表示的)被生成。每一个不同的参考电压132被输入到其相应的比较器122中的一个(图4)。
在该例子中,参考电压132以大约是零伏的中间点为中心。即,参考电压132的一部分等效数量在对应于零伏特204的中线202上方,并且参考电压132的另一部分等效数量在中线202的下方。参考电压132的第一集合206对应于输入信号112,VIN-P的高电压范围208。参考电压132的第二集合210对应于输入信号112的中间电压范围212,并且参考电压132的第三集合214对应于输入信号112的低电压范围216。虽然参考电压132以对应于零伏的正中线为中心,应了解,参考电压132不必以零伏为中心,而是反而可以以量化器特定设计要求确定的任何电压范围的中心为中心。
在一个实施例中,中间电压范围212以大约零伏204为中心,其中高电压范围208包括的模拟电压值大于包括在中间电压范围212内的模拟电压值,以及包括在低电压范围216内的模拟电压值小于包括在中间电压范围212内的模拟电压值。因此,参考电压132的第二集合210以大约零点标记202为中心,参考电压132的第一集合206高于即大于第二集合210,并且参考电压132的第三集合214低于即小于第二集合210。
馈通可以是量化器中误差的重要源。输入信号例如输入信号112到电压参考网络的电容性馈通可以导致在电压参考网络的每一个抽头或节点处的参考电压从其标称DC值充分地发生改变,这取决于转换器性能。通常,用于生成参考电压132的参考电压网络,例如电阻式梯形网络118(图4)在梯形的中间有最高馈通,而在梯形的较低和较高部分有最低馈通。即,由于适当的解耦,对应于高电压范围208和低电压范围216的电阻式梯形网络118(图4)的节点218(同样参见图4)处的模拟输入信号112可以忽略。然而,模拟输入信号112的最大馈通将发生在对应于中间电压范围212的节点218。因此,SNDR 196(图5)中的大多数的下降由于网络的中间范围而发生,即在参考电压210的第二集合处,对应于模拟输入信号112的中间电压范围212。
因此,量化器110被优化使得带有更高精确度前置放大器级150的比较器122(图4)的第二子集138(图4)被配置以将输入信号112与同中间电压范围212相关联的参考电压132的第二集合210进行比较。此外,量化器110被优化使得带有更低功耗第一开关电容器级142的比较器122的第一子集136(图4)被配置以将输入信号112与同高电压范围208相关联的参考电压132的第一集合206进行比较。同样,带有更低功耗第二开关电容器级158的比较器122的第三子集140(图4)被配置以将输入信号112与同低电压范围216相关联的参考电压的第三集合214进行比较。
相对于仅具有基于前置放大器的比较器的现有技术量化器以及相对于仅具有基于开关电容器的比较器的现有技术量化器,量化器110(图4)的优化配置可以满足严格的SNR和SNDR要求,同时降低功耗。
图7根据一个示例实施例,显示了包括了CT ∑-Δ ADC 222的器件220的简化示图。CT Σ-Δ ADC 222可以类似于上面讨论的CT Σ-Δ ADC 20(图1)的体系结构。由此,CTΣ-Δ ADC 222可以包括回路滤波器32、时钟45、DEM电路50以及DAC 52。因此,简便起见,CTΣ-Δ ADC 222的各个部件将不在此处重复。
CT Σ-Δ ADC 222包括量化器110。因此,简便起见,量化器110的部件将不在此重复。在一个实施例中,量化器110包括二阶、4位量化器(24)。因此CT Σ-Δ ADC 222包括共有16个比较器122的量化器110。量化器110体系结构包含6个(1····6)比较器122,即在第一子集136有第一开关电容器级142;4个比较器122,即在第二子集138有前置放大器150,以及6个(1····6)比较器122,即在第三子集140有第二开关电容器级158。在每一个高和低电压范围208和216(图6)处包括了6个基于开关的比较器的二阶、4位配置量化器以及在中间电压范围212处的基于4个前置放大器的比较器代表了量化器110的功耗和所实现的SNR/SNDR之间的合理折衷。在其它实施例中,第二子集138可以包括多于或少于比较器122总数量的四分之一,并且相应地,第一和第三子集136、140可以有少于或多于比较器122总数量的四分之三。此外,在其它实施例中,第一和第三子集136、140中的比较器122的数量可以不相等。
在本发明的一个或多个实施例中,实现了二阶反馈型结构的示例配置被描述,其中所述二阶反馈型结构使用了16个比较器,因此量化电平是16位。然而,队带有基于开关电容器的比较器和基于前置放大器的比较器的适合组合的低功耗、高精确度量化器的Δ-Σ调制电路不受限制。因此,可以利用任何系统,而不论回路滤波器(前馈型、反馈型或级联型)的结构、传输特性(低通型、或带通型),过滤器阶数,或量化电平。
图8根据一个示例实施例,显示了一种用于执行模数转换的方法224的流程图。由于图8中描述的各种方法步骤已经在上面更详细地描述了,下面的讨论应被认为是所述方法的概要,并且上面所讨论的各种实施例的细节适用于讨论图8的方法步骤。
所述方法开始于块226,此时输入信号(例如,图4的输入信号112、114)在量化器内的比较器的集合的每一个处被接收(例如,量化器110的包括了比较器的第一、第二和第三子集136、138和140的比较器122,图4)。在块228,多个参考电压通过电阻式梯形网络(例如,由梯形电阻网络118、120提供的参考电压132、134,图4)被提供给比较器。
在块230,输入信号通过使用ADC被转换成数字样本序列,其中所述ADC包括量化器(例如,包括了量化器110的CT Δ-Σ ADC 22,其中量化器110包括基于开关电容器的比较器122的第一和第三子集136、140和基于前置放大器的比较器122的第二子集138,图4和图7)。在块232,数字样本序列从量化器输出(例如,从图4的编码器182输出的数字值116,VOUT-D)。根据一个实施例,所述方法可以连续地进行,而在其它实施例中,所述方法可以选择性地禁用。
应了解,某些图8中描述的过程块可以彼此并行进行或与其它过程进行。此外,应了解,某些图8中描述的过程块的特定顺序可以被修改而基本上实现相同的结果。因此,这样的修改旨在被包括在本发明的主题范围内。此外,虽然特定系统配置结合上面的图4-图7被描述,实施例也可以在具有其它体系结构的系统中实施。这些和其它变体旨在被包括在本发明主题的范围内。
因此,已描述了量化器、模数转换器及其操作方法的各种实施例。量化器的实施例包括被配置以生成多个参考电压的电压参考网络;以及耦合于所述电压参考网络的比较器的集合。每一个所述比较器被配置以接收输入信号并产生数字样本序列。所述比较器的集合包括:比较器的第一子集,所述第一子集中的每一个比较器包括第一开关电容器级;比较器的第二子集,所述第二子集中的每一个比较器包括前置放大器级;以及比较器的第三子集,所述第三子集中的每一个比较器包括第二开关电容器级。
模数转换器(ADC)的一个实施例包括模拟回路滤波器,模拟回路滤波器具有用于接收所述ADC的输入信号的输入并且产生来自所述输入信号的过滤的输入信号;以及量化器,量化器具有耦合于所述回路滤波器的输出的输入,其中所述量化器量化了来自所述回路滤波器的所述过滤的输入信号以产生数字样本序列。所述量化器包括被配置以生成多个参考电压的电压参考网络;以及耦合于所述电压参考网络的比较器的集合,每一个所述比较器被配置以接收所述过滤的输入信号,其中所述比较器的集合包括比较器的第一、第二、第三子集,所述第一子集中的每一个比较器包括第一开关电容器级和耦合于所述第一开关电容器级的第一输出的第一锁存器级,所述第二子集中的每一个比较器包括前置放大器级和耦合于所述前置放大器级的第二输出的第二锁存器级,以及所述第三子集中的每一个比较器包括第二开关电容器级和耦合于所述第二开关电容器级的第三输出的第三锁存器级。
还公开了一种通过使用模数转换器(ADC)执行模数转换的方法的实施例,所述ADC包括量化器,所述量化器包括电压参考网络和耦合于所述电压参考网络的比较器的集合,其中所述比较器的集合包括比较器的第一、第二、第三子集,所述第一子集中的每一个比较器包括第一开关电容器级,所述第二子集中的每一个比较器包括前置放大器级,以及所述第三子集中的每一个比较器包括第二开关电容器级,并且所述方法包括:在每一个所述比较器处接收输入信号,以及通过所述电压参考网络给所述比较器提供多个参考电压,每一个所述参考电压与每一个所述比较器相关联。所述方法还包括:通过使用所述ADC将所述输入信号转换成数字样本序列。所述转换操作包括在所述第一子集中的所述每一个比较器处,将所述输入信号和来自所述参考电压的第一集合的所述参考电压中的一个进行比较,所述所述参考电压的第一集合对应于所述输入信号的高电压范围。所述转换操作还包括:在所述第二子集中的所述每一个比较器处,将所述输入信号和来自所述参考电压的第二集合的所述参考电压中的一个进行比较,所述参考电压的所述第二集合对应于所述输入信号的中间电压范围;以及所述转换操作还包括:在所述第三子集中的所述每一个比较器处,将所述输入信号和来自所述参考电压的第三集合的所述参考电压中的一个进行比较,所述参考电压的所述第三集合对应于所述输入信号的低电压范围,其中所述中间电压范围以大约零伏为中心,所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
虽然结合特定系统、装置、以及方法,已经对本发明主题的原则进行了描述,应该清楚了解到该描述仅仅是通过例子而不是对本发明主题范围的限制。本发明所描述的以及附图中所示出的各种功能或处理块可以在硬件、固件、软件或由其产生的任何组合中得到实施。此外,本发明所采用的措辞或术语是为了描述而不是限制。
特定实施例的上述描述充分揭示了本发明主题的一般性质,以便其他人通过应用当前知识可以很容易地修改和/或使其适应于各种应用而不脱离一般概念。因此,这样的适应和修改在所公开的实施例的等同物的意义和范围之内。本发明主题涵盖了所有这些落入附属权利要求书的精神和范围之内的替换、修改、等同物、以及变化。
Claims (20)
1.一种量化器,包括:
被配置以生成多个参考电压的电压参考网络;以及
耦合于所述电压参考网络的比较器的集合,所述比较器中的每一个被配置以接收输入信号并产生数字样本序列,其中所述比较器的集合包括:
比较器的第一子集,所述第一子集中的每一个比较器包括第一开关电容器级;
比较器的第二子集,所述第二子集中的每一个比较器包括前置放大器级;以及
比较器的第三子集,所述第三子集中的每一个比较器包括第二开关电容器级,
其中,
比较器的所述第一子集被配置以将所述输入信号与参考电压的第一集合进行比较,
比较器的所述第二子集被配置以将所述输入信号与参考电压的第二集合进行比较,以及
比较器的所述第三子集被配置以将所述输入信号与参考电压的第三集合进行比较。
2.根据权利要求1所述的量化器,其中
参考电压的所述第一集合对应于所述输入信号的高电压范围;
参考电压的所述第二集合对应于所述输入信号的中间电压范围;以及
参考电压的所述第三集合对应于所述输入信号的低电压范围。
3.根据权利要求2所述的量化器,其中所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
4.根据权利要求2所述的量化器,其中所述中间电压范围以大约零伏为中心。
5.根据权利要求1所述的量化器,其中:
所述电压参考网络包括一系列电阻器;并且
所述量化器还包括耦合于所述电压参考网络以用于给所述电压参考网络提供初始电压的电压源,所述初始电压在所述一系列电阻器中的电阻器的两端生成电压降以生成所述多个参考电压。
6.根据权利要求5所述的量化器,其中所述多个参考电压以大约零伏为中心。
7.根据权利要求1所述的量化器,其中:
所述第一子集中的所述每一个比较器还包括耦合于所述第一开关电容器级的第一输出的第一锁存器级,每一个所述第一锁存器级被配置以在来自所述第一开关电容器级的所述第一输出的第一输出信号上执行第一锁存操作;
所述第二子集中的所述每一个比较器还包括耦合于所述前置放大器级的第二输出的第二锁存器级,每一个所述第二锁存器级被配置以在来自所述前置放大器级的所述第二输出的第二输出信号上执行第二锁存操作;以及
所述第三子集中的所述每一个比较器还包括耦合于所述第二开关电容器级的第三输出的第三锁存器级,每一个所述第三锁存器级被配置以在来自所述第二开关电容器级的所述第三输出的第三输出信号上执行第三锁存操作。
8.根据权利要求1所述的量化器,其中比较器的所述集合中的每一个比较器被配置为差分电路。
9.根据权利要求1所述的量化器,其中所述量化器包括二阶四位量化器。
10.根据权利要求9所述的量化器,其中用于所述二阶四位量化器的比较器的所述集合包括16个比较器,比较器的所述第一子集包括所述16个比较器中的6个,比较器的所述第二子集包括所述16个比较器中的4个,并且比较器的所述第三子集包括所述16个比较器中的6个。
11.一种模数转换器ADC,包括:
模拟回路滤波器,具有用于接收所述ADC的输入信号的输入并且从所述输入信号产生过滤的输入信号;以及
量化器,具有耦合于所述回路滤波器的输出的输入,其中所述量化器量化来自所述回路滤波器的所述过滤的输入信号以产生数字样本序列,所述量化器包括:
被配置以生成多个参考电压的电压参考网络;以及
耦合于所述电压参考网络的比较器的集合,所述比较器中的每一个被配置以接收所述过滤的输入信号,其中比较器的所述集合包括比较器的第一、第二、第三子集,所述第一子集中的每一个比较器包括第一开关电容器级和耦合于所述第一开关电容器级的第一输出的第一锁存器级,所述第二子集中的每一个比较器包括前置放大器级和耦合于所述前置放大器级的第二输出的第二锁存器级,并且所述第三子集中的每一个比较器包括第二开关电容器级和耦合于所述第二开关电容器级的第三输出的第三锁存器级,
其中,
比较器的所述第一子集被配置以将所述过滤的输入信号和参考电压的第一集合进行比较,
比较器的所述第二子集被配置以将所述过滤的输入信号和参考电压的第二集合进行比较,并且
比较器的所述第三子集被配置以将所述过滤的输入信号和参考电压的第三集合进行比较。
12.根据权利要求11所述的ADC,其中所述ADC包括连续时间∑-A ADC。
13.根据权利要求11所述的ADC,其中:
参考电压的所述第一集合对应于所述过滤的输入信号的高电压范围;
参考电压的所述第二集合对应于所述过滤的输入信号的中间电压范围;并且
参考电压的所述第三集合对应于所述过滤的输入信号的低电压范围。
14.根据权利要求13所述的ADC,其中所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
15.根据权利要求11所述的ADC,其中:
所述电压参考网络包括一系列电阻器;并且
所述量化器还包括耦合于所述电压参考网络以用于给所述电压参考网络提供初始电压的电压源,所述初始电压在所述一系列电阻器中的电阻器的两端生成电压降以生成所述多个参考电压。
16.根据权利要求15所述的ADC,其中所述多个参考电压以大约零伏为中心。
17.根据权利要求11所述的ADC,其中:
比较器的所述第一子集的每一个所述第一锁存器级被配置以在来自所述第一开关电容器级的所述第一输出的第一输出信号上执行第一锁存操作;
比较器的所述第二子集的每一个所述第二锁存器级被配置以在来自所述前置放大器级的所述第二输出的第二输出信号上执行第二锁存操作;并且
比较器的所述第三子集的每一个所述第三锁存器级被配置以在来自所述第二开关电容器级的所述第三输出的第三输出信号上执行第三锁存操作。
18.根据权利要求11所述的ADC,其中所述量化器包括二阶四位量化器,用于所述二阶四位量化器的比较器的所述集合包括16个比较器,比较器所述的第一子集包括所述16个比较器中的6个,比较器的所述第二子集包括所述16个比较器中的4个,并且比较器的所述第三子集包括所述16个比较器中的6个。
19.一种使用模数转换器ADC执行模数转换的方法,所述ADC包括量化器,所述量化器包括电压参考网络和耦合于所述电压参考网络的比较器的集合,并且所述方法包括:
在每一个所述比较器处接收输入信号,其中比较器的所述集合包括比较器的第一、第二、第三子集,所述第一子集中的每一个比较器包括第一开关电容器级,所述第二子集中的每一个比较器包括前置放大器级,并且所述第三子集中的每一个比较器包括第二开关电容器级;
通过所述电压参考网络给所述比较器提供多个参考电压,所述参考电压中的每一个参考电压与所述比较器中的每一个比较器相关联;
使用所述ADC将所述输入信号转换成数字样本序列,所述转换操作包括:
在所述第一子集中的所述每一个比较器处,将所述输入信号与来自所述参考电压的第一集合中的所述参考电压中的一个进行比较,所述参考电压的所述第一集合对应于所述输入信号的高电压范围;
在所述第二子集中的所述每一个比较器处,将所述输入信号与来自所述参考电压的第二集合中的所述参考电压中的一个进行比较,所述参考电压的所述第二集合对应于所述输入信号的中间电压范围;以及
在所述第三子集中的所述每一个比较器处,将所述输入信号与来自所述参考电压的第三集合中的所述参考电压中的一个进行比较,所述参考电压的所述第三集合对应于所述输入信号的低电压范围,其中所述高电压范围大于所述中间电压范围,并且所述低电压范围小于所述中间电压范围。
20.根据权利要求19所述的方法,其中所述转换操作还包括:
在来自所述第一开关电容器级的第一输出的第一输出信号上执行第一锁存操作,其中所述第一子集中的每一个比较器还包括耦合于所述第一开关电容器级的所述第一输出的第一锁存器级,使得所述执行操作在每一个所述第一锁存器级处执行;
在来自所述前置放大器级的第二输出的第二输出信号上执行第二锁存操作,其中所述第二子集中的每一个比较器还包括耦合于所述前置放大器级的所述第二输出的第二锁存器级,使得第二锁存操作在每一个所述第二锁存器级处执行;以及
在来自所述第二开关电容器级的第三输出的第三输出信号上执行第三锁存操作,其中所述第三子集中的每一个比较器还包括耦合于所述第二开关电容器级的所述第三输出的第三锁存器级,使得第三锁存操作在每一个所述第三锁存器级处执行。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/773,434 US8836566B2 (en) | 2013-02-21 | 2013-02-21 | Low power quantizer for analog to digital converter |
US13/773,434 | 2013-02-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104009760A CN104009760A (zh) | 2014-08-27 |
CN104009760B true CN104009760B (zh) | 2019-06-04 |
Family
ID=51350787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410049221.8A Active CN104009760B (zh) | 2013-02-21 | 2014-02-13 | 模数转换器的低功率量化器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8836566B2 (zh) |
JP (1) | JP6375119B2 (zh) |
CN (1) | CN104009760B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8981977B2 (en) * | 2013-04-02 | 2015-03-17 | Maxlinear, Inc. | System and method for low-power digital signal processing |
US8981982B2 (en) * | 2013-04-05 | 2015-03-17 | Maxlinear, Inc. | Multi-zone data converters |
JP6767732B2 (ja) * | 2015-03-30 | 2020-10-14 | ラピスセミコンダクタ株式会社 | R−2rラダー抵抗回路、ラダー抵抗型d/a変換回路、及び半導体装置 |
US10327659B2 (en) * | 2016-11-13 | 2019-06-25 | Analog Devices, Inc. | Quantization noise cancellation in a feedback loop |
US9948318B1 (en) * | 2016-11-17 | 2018-04-17 | Mediatek Inc. | Delta-sigma modulator and method for enhancing stability of delta-sigma modulator |
US9722623B1 (en) * | 2016-12-19 | 2017-08-01 | Stmicroelectronics International N.V. | Analog-to-digital converter with dynamic element matching |
US10284221B2 (en) * | 2017-04-21 | 2019-05-07 | Analog Devices, Inc. | Power-efficient flash quantizer for delta sigma converter |
GB201801910D0 (en) * | 2018-02-06 | 2018-03-21 | Analog Devices Global Unlimited Co | A non-contacting voltage measuring apparatus |
CN108880545B (zh) * | 2018-07-06 | 2022-05-13 | 北京时代民芯科技有限公司 | 一种流水线模数转换器比较器失调前台校准电路及方法 |
CN113612395B (zh) * | 2021-09-06 | 2022-02-15 | 深圳市优优绿能电气有限公司 | 一种超低待机功耗的辅助电源电路 |
CN114221655A (zh) * | 2021-12-18 | 2022-03-22 | 武汉力通通信有限公司 | 一种模数转换器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4752766A (en) * | 1986-03-10 | 1988-06-21 | Hitachi, Ltd. | Analog to digital converter |
JPH03241922A (ja) * | 1990-02-19 | 1991-10-29 | Fujitsu Ltd | Ad変換器 |
CN1658495A (zh) * | 2005-03-04 | 2005-08-24 | 清华大学 | 开关电容电路中用交流电源供电的放大器 |
JP2006060673A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | A/d変換回路を内蔵した通信用半導体集積回路 |
US8305007B2 (en) * | 2009-07-17 | 2012-11-06 | Freescale Semiconductor, Inc. | Analog-to-digital converter with non-uniform accuracy |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3164697B2 (ja) * | 1993-06-23 | 2001-05-08 | 川崎製鉄株式会社 | A/dコンバータ |
US6473019B1 (en) | 2001-06-21 | 2002-10-29 | Nokia Corporation | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator |
GB2402006B (en) | 2003-05-23 | 2005-08-10 | Motorola Inc | Analog to digital converter |
JP2007174288A (ja) * | 2005-12-22 | 2007-07-05 | Toshiba Corp | A/d変換器 |
US7420497B2 (en) | 2006-06-28 | 2008-09-02 | Broadcom Corporation | Low offset flash analog-to-digital converter |
US7397410B2 (en) * | 2006-08-31 | 2008-07-08 | Texas Instruments Incorporated | Input tracking high-level multibit quantizer for delta-sigma ADC |
US7423567B2 (en) | 2006-09-12 | 2008-09-09 | Cirrus Logic, Inc. | Analog-to-digital converter (ADC) having a reduced number of quantizer output levels |
US7414557B2 (en) * | 2006-12-15 | 2008-08-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters |
JP2012034174A (ja) | 2010-07-30 | 2012-02-16 | On Semiconductor Trading Ltd | スイッチトキャパシタ回路 |
-
2013
- 2013-02-21 US US13/773,434 patent/US8836566B2/en active Active
-
2014
- 2014-02-12 JP JP2014024719A patent/JP6375119B2/ja active Active
- 2014-02-13 CN CN201410049221.8A patent/CN104009760B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4752766A (en) * | 1986-03-10 | 1988-06-21 | Hitachi, Ltd. | Analog to digital converter |
JPH03241922A (ja) * | 1990-02-19 | 1991-10-29 | Fujitsu Ltd | Ad変換器 |
JP2006060673A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | A/d変換回路を内蔵した通信用半導体集積回路 |
CN1658495A (zh) * | 2005-03-04 | 2005-08-24 | 清华大学 | 开关电容电路中用交流电源供电的放大器 |
US8305007B2 (en) * | 2009-07-17 | 2012-11-06 | Freescale Semiconductor, Inc. | Analog-to-digital converter with non-uniform accuracy |
Non-Patent Citations (1)
Title |
---|
"采用交流电源供电的低功耗开关电容电路";乔飞等;《半导体学报》;20061230;第27卷(第12期);第2203-2208页 |
Also Published As
Publication number | Publication date |
---|---|
US8836566B2 (en) | 2014-09-16 |
JP2014165918A (ja) | 2014-09-08 |
CN104009760A (zh) | 2014-08-27 |
US20140232579A1 (en) | 2014-08-21 |
JP6375119B2 (ja) | 2018-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104009760B (zh) | 模数转换器的低功率量化器 | |
Reddy et al. | A 16-mW 78-dB SNDR 10-MHz BW CT $\Delta\Sigma $ ADC Using Residue-Cancelling VCO-Based Quantizer | |
CN102545901B (zh) | 基于逐次比较量化器的二阶前馈Sigma-Delta调制器 | |
Vogelmann et al. | A Dynamic Power Reduction Technique for Incremental $\Delta\Sigma $ Modulators | |
CN109039339A (zh) | 三角积分调制器、集成电路和其方法 | |
Huang et al. | A 1.2 V 2MHz BW 0.084 mm 2 CT ΔΣ ADC with− 97.7 dBc THD and 80dB DR using low-latency DEM | |
Kwon et al. | A 14mW Multi-bit/spl Delta//spl Sigma/Modulator with 82dB SNR and 86dB DR for ADSL2+ | |
CN104980159A (zh) | 一种基于电荷泵和压控振荡器的过采样模数转换器 | |
Chae et al. | A 63 dB 16 mW 20 MHz BW double-sampled ΔΣs analog-to-digital converter with an embedded-adder quantizer | |
Reddy et al. | A 20.7 mW continuous-time ΔΣ modulator with 15MHz bandwidth and 70 dB dynamic range | |
Gambini et al. | A 100KS/s 65dB DR Σ—Δ ADC with 0.65 V supply voltage | |
Shabra et al. | Design techniques for high linearity and dynamic range digital to analog converters | |
KR102119472B1 (ko) | 단일 저이득 증폭기로 보상된 하이브리드 델타-시그마 변조기 | |
Dey et al. | A 50 MHz BW 73.5 dB SNDR two-stage continuous-time ΔΣ modulator with VCO quantizer nonlinearity cancellation | |
Kiss | Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters | |
ElShater et al. | Gm-free assisted opamp technique for continuous time delta-sigma modulators | |
Zhang | Design and evaluation of an ultra-low power successive approximation ADC | |
Pavan et al. | A 90μW 15-bit ΔΣ ADC for digital audio | |
Shim et al. | A low-power second-order double-sampling delta-sigma modulator for audio applications | |
Reddy | Design techniques for delta sigma modulators using VCO based ADCs | |
Martin et al. | Behavioral modeling of a programmable uwb/bluetooth adc | |
Liu et al. | MASH 1-1-1 CT ΔΣ M with FIR DAC and Loop-Unrolling Quantizer | |
Wang et al. | A 78.20 dB SNDR CT Sigma-Delta Modulator Achieving 40.6 fJ/conv | |
Kim et al. | Wideband multi-bit third-order sigma-delta ADC for wireless transceivers | |
CN116614136A (zh) | 连续时间δς模数转换装置及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Texas in the United States Applicant after: NXP America Co Ltd Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |