JP3164697B2 - Ａ／ｄコンバータ - Google Patents
Ａ／ｄコンバータInfo
- Publication number
- JP3164697B2 JP3164697B2 JP15233793A JP15233793A JP3164697B2 JP 3164697 B2 JP3164697 B2 JP 3164697B2 JP 15233793 A JP15233793 A JP 15233793A JP 15233793 A JP15233793 A JP 15233793A JP 3164697 B2 JP3164697 B2 JP 3164697B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- potential
- analog input
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、アナログ／ディジタ
ル変換器（以下、Ａ／Ｄコンバータという）に関し、特
に、クランプ機能を有するＡ／Ｄコンバータの構成に関
するものである。
ル変換器（以下、Ａ／Ｄコンバータという）に関し、特
に、クランプ機能を有するＡ／Ｄコンバータの構成に関
するものである。
【０００２】
【従来の技術】従来、クランプ機能を実現するＡ／Ｄコ
ンバータとしては、例えば特開平１−３１８４３１号公
報等にバイアス回路付きのＡ／Ｄコンバータが紹介され
ているが、一般的には図１０（ａ）に示すように電圧源
１で発生させたアナログ入力電圧ＡINを容量２（以下、
クランプ用コンデンサという）を介してＡ／Ｄコンバー
タの入力として供給する入力部分において、このクラン
プ用コンデンサ２とＡ／Ｄコンバータの入力部との間に
クランプ回路３を接続して構成される。
ンバータとしては、例えば特開平１−３１８４３１号公
報等にバイアス回路付きのＡ／Ｄコンバータが紹介され
ているが、一般的には図１０（ａ）に示すように電圧源
１で発生させたアナログ入力電圧ＡINを容量２（以下、
クランプ用コンデンサという）を介してＡ／Ｄコンバー
タの入力として供給する入力部分において、このクラン
プ用コンデンサ２とＡ／Ｄコンバータの入力部との間に
クランプ回路３を接続して構成される。
【０００３】このような構成により、例えば上記回路入
力として供給されるアナログ入力電圧ＡINの最低電圧
（基準電圧）をクランプする場合、クランプ回路３でこ
のアナログ入力電圧ＡINが基準電圧を下回った状態を検
出すると、クランプ電圧ＶCLAMP で上記クランプ用コン
デンサ２を充電することにより、図１０（ｂ）に示すよ
うに、アナログ入力電圧ＡINの最低電位をクランプして
いる。
力として供給されるアナログ入力電圧ＡINの最低電圧
（基準電圧）をクランプする場合、クランプ回路３でこ
のアナログ入力電圧ＡINが基準電圧を下回った状態を検
出すると、クランプ電圧ＶCLAMP で上記クランプ用コン
デンサ２を充電することにより、図１０（ｂ）に示すよ
うに、アナログ入力電圧ＡINの最低電位をクランプして
いる。
【０００４】さらに、このクランプ回路３の具体的な構
成としては、図１１（ａ）に示すように、ダイオード３
ｂとクランプ電圧源３ａ（クランプ電圧ＶCLAMP ）で構
成したものがある（第１の従来例）。なお、この第１の
従来例によると実際にクランプされる電位は ＶCLAMP ＋ＶT であり、ダイオードのしきい値電圧ＶT 分だけ差が生じ
ている。
成としては、図１１（ａ）に示すように、ダイオード３
ｂとクランプ電圧源３ａ（クランプ電圧ＶCLAMP ）で構
成したものがある（第１の従来例）。なお、この第１の
従来例によると実際にクランプされる電位は ＶCLAMP ＋ＶT であり、ダイオードのしきい値電圧ＶT 分だけ差が生じ
ている。
【０００５】また、第２の従来例は図１１（ｂ）に示す
ように、クランプ電圧源３ａ（クランプ電圧
ＶCLAMP ）、ダイオード３ｂ及びコンパレータ３ｃで構
成したものがある。
ように、クランプ電圧源３ａ（クランプ電圧
ＶCLAMP ）、ダイオード３ｂ及びコンパレータ３ｃで構
成したものがある。
【０００６】この第２の従来例ではアナログ入力電圧Ａ
INの電位Ｖ１に対して、クランプ電圧ＶCLAMP が大きく
なるとコンパレータ３ｃの出力が上がり、ダイオード３
ｂがオン状態になる。これにより、アナログ入力電圧Ａ
INの電位Ｖ１が上がり、この電位Ｖ１はクランプ電圧Ｖ
CLAMP と等しくなる。一方、アナログ入力電圧ＡINの電
位Ｖ１がクランプ電圧ＶCLAMP を上回っている状態では
コンパレータ３ｃの出力はなく、ダイオード３ｂはオフ
状態となる。
INの電位Ｖ１に対して、クランプ電圧ＶCLAMP が大きく
なるとコンパレータ３ｃの出力が上がり、ダイオード３
ｂがオン状態になる。これにより、アナログ入力電圧Ａ
INの電位Ｖ１が上がり、この電位Ｖ１はクランプ電圧Ｖ
CLAMP と等しくなる。一方、アナログ入力電圧ＡINの電
位Ｖ１がクランプ電圧ＶCLAMP を上回っている状態では
コンパレータ３ｃの出力はなく、ダイオード３ｂはオフ
状態となる。
【０００７】
【発明が解決しようとする課題】従来のＡ／Ｄコンバー
タにクランプ機能を持たせるためには、その構成要素と
して差動増幅器（以下、コンパレータという）とダイオ
ードを必要とするため、その消費電力及びチップサイズ
が大きくなってしまうという課題があった。
タにクランプ機能を持たせるためには、その構成要素と
して差動増幅器（以下、コンパレータという）とダイオ
ードを必要とするため、その消費電力及びチップサイズ
が大きくなってしまうという課題があった。
【０００８】特に、前述した従来例によると、クランプ
電位の設定範囲はコンパレータの出力動作範囲とダイオ
ードのしきい値電圧ＶT に制約されてしまうとともに
（ＶTは動作点により異なった値となる）、このＶT の
バラツキが高精度化を困難にする要因となっていた。
電位の設定範囲はコンパレータの出力動作範囲とダイオ
ードのしきい値電圧ＶT に制約されてしまうとともに
（ＶTは動作点により異なった値となる）、このＶT の
バラツキが高精度化を困難にする要因となっていた。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、Ａ／Ｄコンバータとは別個にコン
パレータ、ダイオード等を利用してクランプ回路を構成
するのではなく、従来のＡ／Ｄコンバータで使用されて
いる機能を利用して容易にクランプ機能を実現するとと
もに、コンパレータ、ダイオード等を利用しないこと
で、クランプ電圧の電位設定の自由度が大きいＡ／Ｄコ
ンバータを提供することを目的としている。
めになされたもので、Ａ／Ｄコンバータとは別個にコン
パレータ、ダイオード等を利用してクランプ回路を構成
するのではなく、従来のＡ／Ｄコンバータで使用されて
いる機能を利用して容易にクランプ機能を実現するとと
もに、コンパレータ、ダイオード等を利用しないこと
で、クランプ電圧の電位設定の自由度が大きいＡ／Ｄコ
ンバータを提供することを目的としている。
【００１０】
【課題を解決するための手段】この発明に係るＡ／Ｄコ
ンバータは、直列に接続された複数の基準抵抗からな
り、各基準抵抗の接続点のそれぞれから値の異なる基準
電圧を発生させる基準電圧発生回路と、これら各基準電
圧のそれぞれについて、容量（クランプ用コンデンサ）
を介して供給されるアナログ入力電圧と比較する複数の
コンパレータ部と、前記複数のコンパレータ部の出力情
報から前記アナログ入力電圧レベルに相当するディジタ
ル出力を得る手段を備えた従来のＡ／Ｄコンバータにお
いて、従来の構成を変更することなくアナログ入力電圧
の下端あるいは上端クランプを行うクランプ機能を実現
したことを特徴としている。
ンバータは、直列に接続された複数の基準抵抗からな
り、各基準抵抗の接続点のそれぞれから値の異なる基準
電圧を発生させる基準電圧発生回路と、これら各基準電
圧のそれぞれについて、容量（クランプ用コンデンサ）
を介して供給されるアナログ入力電圧と比較する複数の
コンパレータ部と、前記複数のコンパレータ部の出力情
報から前記アナログ入力電圧レベルに相当するディジタ
ル出力を得る手段を備えた従来のＡ／Ｄコンバータにお
いて、従来の構成を変更することなくアナログ入力電圧
の下端あるいは上端クランプを行うクランプ機能を実現
したことを特徴としている。
【００１１】具体的には、アナログ入力電圧の下端クラ
ンプを行う場合、上記基準電圧発生回路の任意の位置に
クランプ電圧源とクランプ用コンデンサとを接続するス
イッチを設け、クランプ基準となる基準電圧と上記アナ
ログ入力電圧とを比較しているコンパレータ部の出力情
報から、アナログ入力電圧がクランプ電圧源の電位を下
回ったことを検出し、上記スイッチでクランプ電圧源と
クランプ用コンデンサとを接続してクランプ用コンデン
サを任意の電位（クランプ電圧源の電位）に充電させる
ことにより下端クランプを行うクランプ手段を備えたこ
とを特徴としている。
ンプを行う場合、上記基準電圧発生回路の任意の位置に
クランプ電圧源とクランプ用コンデンサとを接続するス
イッチを設け、クランプ基準となる基準電圧と上記アナ
ログ入力電圧とを比較しているコンパレータ部の出力情
報から、アナログ入力電圧がクランプ電圧源の電位を下
回ったことを検出し、上記スイッチでクランプ電圧源と
クランプ用コンデンサとを接続してクランプ用コンデン
サを任意の電位（クランプ電圧源の電位）に充電させる
ことにより下端クランプを行うクランプ手段を備えたこ
とを特徴としている。
【００１２】また、上記クランプ電圧源は、上記基準電
圧のうち任意の基準電圧から得てもよく（スイッチを設
ける位置を変更することにより任意にクランプ電圧源と
することができる）、またクランプ基準となる基準電圧
とは別個に任意の電位を設定できる電圧源を設けてもよ
い。特に、このクランプ電圧源の電位（クランプ用コン
デンサに充電する電位）はクランプ基準となる電位（ア
ナログ入力電圧と比較する基準電圧の電位）とは必ずし
も一致している必要はない。
圧のうち任意の基準電圧から得てもよく（スイッチを設
ける位置を変更することにより任意にクランプ電圧源と
することができる）、またクランプ基準となる基準電圧
とは別個に任意の電位を設定できる電圧源を設けてもよ
い。特に、このクランプ電圧源の電位（クランプ用コン
デンサに充電する電位）はクランプ基準となる電位（ア
ナログ入力電圧と比較する基準電圧の電位）とは必ずし
も一致している必要はない。
【００１３】一方、アナログ入力電圧の上端クランプを
行う場合、上記基準電圧発生回路の任意の位置にクラン
プ電圧源とクランプ用コンデンサとを接続するスイッチ
を設け、クランプ基準となる基準電圧（スイッチを設け
る位置を変更することにより任意にクランプ電圧源とす
ることができる）と上記アナログ入力電圧とを比較して
いるコンパレータ部の出力情報から、アナログ入力電圧
がクランプ電圧源の電位を上回ったことを検出し、上記
スイッチでクランプ電圧源とクランプ用コンデンサとを
接続してクランプ用コンデンサを任意の電位（クランプ
電圧源の電位）に充電させることにより上端クランプを
行うクランプ手段を備えたことを特徴としている。
行う場合、上記基準電圧発生回路の任意の位置にクラン
プ電圧源とクランプ用コンデンサとを接続するスイッチ
を設け、クランプ基準となる基準電圧（スイッチを設け
る位置を変更することにより任意にクランプ電圧源とす
ることができる）と上記アナログ入力電圧とを比較して
いるコンパレータ部の出力情報から、アナログ入力電圧
がクランプ電圧源の電位を上回ったことを検出し、上記
スイッチでクランプ電圧源とクランプ用コンデンサとを
接続してクランプ用コンデンサを任意の電位（クランプ
電圧源の電位）に充電させることにより上端クランプを
行うクランプ手段を備えたことを特徴としている。
【００１４】また、上記クランプ電圧源は、上記基準電
圧のうち任意の基準電圧から得てもよく（スイッチを設
ける位置を変更することにより任意にクランプ電圧源と
することができる）、またクランプ基準となる基準電圧
とは別個に任意の電位を設定できる電圧源を設けてもよ
い。特に、このクランプ電圧源の電位（クランプ用コン
デンサに充電する電位）はクランプ基準となる電位（ア
ナログ入力電圧と比較する基準電圧の電位）とは必ずし
も一致している必要はない。
圧のうち任意の基準電圧から得てもよく（スイッチを設
ける位置を変更することにより任意にクランプ電圧源と
することができる）、またクランプ基準となる基準電圧
とは別個に任意の電位を設定できる電圧源を設けてもよ
い。特に、このクランプ電圧源の電位（クランプ用コン
デンサに充電する電位）はクランプ基準となる電位（ア
ナログ入力電圧と比較する基準電圧の電位）とは必ずし
も一致している必要はない。
【００１５】なお、以上のようにクランプ電圧源とクラ
ンプ用コンデンサをスイッチを介して接続し、このクラ
ンプ用コンデンサにクランプ電位を充電する動作は、上
記コンパレータ部でアナログ入力をホールドしている間
に行う。
ンプ用コンデンサをスイッチを介して接続し、このクラ
ンプ用コンデンサにクランプ電位を充電する動作は、上
記コンパレータ部でアナログ入力をホールドしている間
に行う。
【００１６】
【作用】この発明におけるＡ／Ｄコンバータは、上記基
準電圧発生回路の任意の位置にクランプ電圧源とクラン
プ用コンデンサとを接続するスイッチを設け、このスイ
ッチをオン状態（接続状態）にすることでクランプ用コ
ンデンサをクランプ電位で充電するように構成している
ので、従来のＡ／Ｄコンバータの構成を変更することな
く、容易にクランプ機能を実現することができる。
準電圧発生回路の任意の位置にクランプ電圧源とクラン
プ用コンデンサとを接続するスイッチを設け、このスイ
ッチをオン状態（接続状態）にすることでクランプ用コ
ンデンサをクランプ電位で充電するように構成している
ので、従来のＡ／Ｄコンバータの構成を変更することな
く、容易にクランプ機能を実現することができる。
【００１７】また、クランプ電圧源とクランプ基準とな
る基準電圧とは必ずしも一致する必要はなく、任意のク
ランプ電圧に設定したクランプ電圧源を設けることによ
り、クランプ電圧設定の自由度を大きくする。
る基準電圧とは必ずしも一致する必要はなく、任意のク
ランプ電圧に設定したクランプ電圧源を設けることによ
り、クランプ電圧設定の自由度を大きくする。
【００１８】
【実施例】以下、この発明の一実施例を図１乃至図９を
用いて説明する。なお、図中同一部分には同一符号を付
して説明を省略する。
用いて説明する。なお、図中同一部分には同一符号を付
して説明を省略する。
【００１９】図１は、この発明に係るＡ／Ｄコンバータ
の第１の実施例による構成を示した回路図であり、特
に、回路（図示せず）に供給されるアナログ入力電圧Ａ
IN（この時の電位をＶ１とする）の最低電位をクランプ
（アナログ入力電圧の下端クランプ）する４ビットＡ／
Ｄコンバータの構成例である。
の第１の実施例による構成を示した回路図であり、特
に、回路（図示せず）に供給されるアナログ入力電圧Ａ
IN（この時の電位をＶ１とする）の最低電位をクランプ
（アナログ入力電圧の下端クランプ）する４ビットＡ／
Ｄコンバータの構成例である。
【００２０】従来のＡ／Ｄコンバータは、高電位側基準
電圧４（図中、ＶRTで示す）と低電位側基準電圧５（図
中、ＶRBで示す）、及び各基準抵抗により予め決定され
た基準電圧を発生させる基準電圧発生回路６を有し、こ
の基準電圧発生回路６から出力させる各基準電圧ごとに
アナログ入力電圧ＡINとを比較するために複数のコンパ
レータ回路８が用意されている。
電圧４（図中、ＶRTで示す）と低電位側基準電圧５（図
中、ＶRBで示す）、及び各基準抵抗により予め決定され
た基準電圧を発生させる基準電圧発生回路６を有し、こ
の基準電圧発生回路６から出力させる各基準電圧ごとに
アナログ入力電圧ＡINとを比較するために複数のコンパ
レータ回路８が用意されている。
【００２１】そして、これらコンパレータ回路８では、
基準電圧とアナログ入力電圧ＡINとを比較し、例えばこ
の基準電圧の方がアナログ入力電圧ＡINよりも大きいと
信号レベル”１”を出力し、逆の場合には信号レベル”
０”を出力するように構成されており、これら各コンパ
レータ回路８の出力は不一致検出回路１０にそれぞれ入
力される。
基準電圧とアナログ入力電圧ＡINとを比較し、例えばこ
の基準電圧の方がアナログ入力電圧ＡINよりも大きいと
信号レベル”１”を出力し、逆の場合には信号レベル”
０”を出力するように構成されており、これら各コンパ
レータ回路８の出力は不一致検出回路１０にそれぞれ入
力される。
【００２２】この不一致検出回路１０では、基準電圧と
アナログ入力電圧ＡINの大小関係が逆転している基準電
圧区間（隣り合うコンパレータ部８の出力が異なる箇所
を検出する回路であり、例えば図中ではピン番号Ｃ１
３）を示す信号（信号レベル”１”で示す）を検出して
おり、この検出信号を図２に示すようなエンコーダ１１
により回路（図示せず）に４ビットデータに変換したデ
ィジタルデータを出力している。なお、図２中φe はエ
ンコーダ１１を動作させるためのタイミングクロックで
ある。
アナログ入力電圧ＡINの大小関係が逆転している基準電
圧区間（隣り合うコンパレータ部８の出力が異なる箇所
を検出する回路であり、例えば図中ではピン番号Ｃ１
３）を示す信号（信号レベル”１”で示す）を検出して
おり、この検出信号を図２に示すようなエンコーダ１１
により回路（図示せず）に４ビットデータに変換したデ
ィジタルデータを出力している。なお、図２中φe はエ
ンコーダ１１を動作させるためのタイミングクロックで
ある。
【００２３】この発明では、クランプ用コンデンサ２と
クランプ電圧源（この実施例ではクランプ電圧源を基準
電圧の最低電圧ＶRBと共有している）とを接続するスイ
ッチ７と、最低電圧とアナログ入力電圧ＡINとを比較し
ているコンパレータ回路８の出力情報からクランプすべ
き状態を検出する論理ゲート９（この論理ゲート９が上
記スイッチ７を動作させるための指示手段となってい
る）からクランプ手段を構成している。なお、上記スイ
ッチ７の構成は例えば図５に示すような構成であり、図
中φCBはクランプ動作を行うためのタイミングクロック
であり、φCLAMPは上記スイッチ７に対して接続指示
（オン状態）をするためのクランプ信号（パルス）であ
る。
クランプ電圧源（この実施例ではクランプ電圧源を基準
電圧の最低電圧ＶRBと共有している）とを接続するスイ
ッチ７と、最低電圧とアナログ入力電圧ＡINとを比較し
ているコンパレータ回路８の出力情報からクランプすべ
き状態を検出する論理ゲート９（この論理ゲート９が上
記スイッチ７を動作させるための指示手段となってい
る）からクランプ手段を構成している。なお、上記スイ
ッチ７の構成は例えば図５に示すような構成であり、図
中φCBはクランプ動作を行うためのタイミングクロック
であり、φCLAMPは上記スイッチ７に対して接続指示
（オン状態）をするためのクランプ信号（パルス）であ
る。
【００２４】次に、この実施例によるアナログ入力電圧
ＡINの下端クランプの動作を説明するが、特に図１の部
分Ａを拡大して図３に示し、この図３及びコンパレータ
回路８の各部におけるタイミングチャートを示す図４を
用いて説明する。
ＡINの下端クランプの動作を説明するが、特に図１の部
分Ａを拡大して図３に示し、この図３及びコンパレータ
回路８の各部におけるタイミングチャートを示す図４を
用いて説明する。
【００２５】まず、コンパレータ回路８の構成は、例え
ば「アナログＡＳＩＣ設計ハンドブック」（サイエンス
フォーラム、ｐｐ．９３−９４）、あるいは「日経エレ
クトロニクス」（日経ＢＰ社、１９９０．６．２５、Ｎ
ｏ．５０３、ｐｐ．１２７−１２９）に示されているよ
うに、２段のスイッチングコンパレータ８ａ、インバー
タ８ｂ及びラッチ回路８ｃから構成されている。
ば「アナログＡＳＩＣ設計ハンドブック」（サイエンス
フォーラム、ｐｐ．９３−９４）、あるいは「日経エレ
クトロニクス」（日経ＢＰ社、１９９０．６．２５、Ｎ
ｏ．５０３、ｐｐ．１２７−１２９）に示されているよ
うに、２段のスイッチングコンパレータ８ａ、インバー
タ８ｂ及びラッチ回路８ｃから構成されている。
【００２６】通常、スイッチングコンパレータを多段接
続するのは、単一のスイッチングコンパレータでは入力
部分からホールドコンデンサ間の電圧利得が−５〜−１
０ｄＢ、インダータ部分の電圧利得が２０〜３０ｄＢで
あるので、１段当たりの電圧利得は１０〜２５ｄＢとな
る。このため、十分な電圧利得を得るためには多段接続
で構成するのが有効だからである。
続するのは、単一のスイッチングコンパレータでは入力
部分からホールドコンデンサ間の電圧利得が−５〜−１
０ｄＢ、インダータ部分の電圧利得が２０〜３０ｄＢで
あるので、１段当たりの電圧利得は１０〜２５ｄＢとな
る。このため、十分な電圧利得を得るためには多段接続
で構成するのが有効だからである。
【００２７】また、インバータ８ｂを介してラッチ回路
８ｃを設けているのは、このコンパレータ回路８に入力
されるアナログ入力電圧ＡINと基準電圧との電位差が微
小である場合、インバータ８ｂの出力電圧が電源とＧＮ
Ｄ間の中間電位に止まるため（この時、消費電力が
大）、この実施例のようにラッチ回路８ｃを設けて出力
電圧を電源側か、あるいはＧＮＤ側に振り分けるためで
ある（このラッチ回路８ｃによりリミッタ回路の機能を
実現し、出力される信号レベルが”０”か”１”をはっ
きりさせる）。
８ｃを設けているのは、このコンパレータ回路８に入力
されるアナログ入力電圧ＡINと基準電圧との電位差が微
小である場合、インバータ８ｂの出力電圧が電源とＧＮ
Ｄ間の中間電位に止まるため（この時、消費電力が
大）、この実施例のようにラッチ回路８ｃを設けて出力
電圧を電源側か、あるいはＧＮＤ側に振り分けるためで
ある（このラッチ回路８ｃによりリミッタ回路の機能を
実現し、出力される信号レベルが”０”か”１”をはっ
きりさせる）。
【００２８】なお、図中のスイッチ部分の記号φS 、φ
R 、及びφLAは各スイッチの開閉を指示するためのクロ
ック信号である。
R 、及びφLAは各スイッチの開閉を指示するためのクロ
ック信号である。
【００２９】したがって、図４に示すようなタイミング
で、まずクロック信号φS により対応するスイッチがオ
ンされると、コンパレータ回路８へアナログ入力電圧Ａ
INが入力し、スイッチングコンパレータ８ａにおけるホ
ールドコンデンサＣ1 の入力側（図面左側）にその電位
Ｖ１を与え、インバータ出力を正帰還させることでアナ
ログ入力電圧ＡINをインバータのしきい値電圧として上
記ホールドコンデンサＣ1 の出力側（図面右側）に与え
る。
で、まずクロック信号φS により対応するスイッチがオ
ンされると、コンパレータ回路８へアナログ入力電圧Ａ
INが入力し、スイッチングコンパレータ８ａにおけるホ
ールドコンデンサＣ1 の入力側（図面左側）にその電位
Ｖ１を与え、インバータ出力を正帰還させることでアナ
ログ入力電圧ＡINをインバータのしきい値電圧として上
記ホールドコンデンサＣ1 の出力側（図面右側）に与え
る。
【００３０】続いてクロック信号φR により対応するス
イッチがオンされると（この時クロック信号φS に対応
するスイッチはオフされ、コンデンサＣ1 はホールド状
態になる）、すでに２段のスイッチングコンパレータ８
ａに保持されている電位と基準電圧（Ｖref とする）の
電位とが比較されるとともに、インバータ８ｂを介して
ラッチ回路８ｃにその比較された後の信号レベル（反転
情報）がロードされラッチされる。
イッチがオンされると（この時クロック信号φS に対応
するスイッチはオフされ、コンデンサＣ1 はホールド状
態になる）、すでに２段のスイッチングコンパレータ８
ａに保持されている電位と基準電圧（Ｖref とする）の
電位とが比較されるとともに、インバータ８ｂを介して
ラッチ回路８ｃにその比較された後の信号レベル（反転
情報）がロードされラッチされる。
【００３１】もし、Ｖ１＞Ｖref の状態をコンパレート
する場合は、スイッチングコンパレータ８ａの出力レベ
ルはＬ（ロウレベル）となって、Ｈ（ハイレベル）がラ
ッチされることになり、安定して不一致検出回路１１に
は比較した状態（Ｖ１＞Ｖref ）を示す信号が出力され
る。
する場合は、スイッチングコンパレータ８ａの出力レベ
ルはＬ（ロウレベル）となって、Ｈ（ハイレベル）がラ
ッチされることになり、安定して不一致検出回路１１に
は比較した状態（Ｖ１＞Ｖref ）を示す信号が出力され
る。
【００３２】一方、Ｖ１＜Ｖref の状態をコンパレート
する場合は、スイッチングコンパレータ８ａの出力レベ
ルはＨ（ハイレベル）となって、Ｌ（ロウレベル）がラ
ッチされることになり、安定して不一致検出回路１１に
比較した状態（Ｖ１＞Ｖref）を示す信号が出力され
る。
する場合は、スイッチングコンパレータ８ａの出力レベ
ルはＨ（ハイレベル）となって、Ｌ（ロウレベル）がラ
ッチされることになり、安定して不一致検出回路１１に
比較した状態（Ｖ１＞Ｖref）を示す信号が出力され
る。
【００３３】この第１の実施例では、アナログ入力電圧
ＡINの最低電圧を下端クランプするので（図３における
下段のコンパレータ回路の出力情報に基づいて判断され
る）、Ｖ１＜ＶBRであれば、この状態を示す最下段のコ
ンパレータ回路８の出力信号レベルはＨとなり、クロッ
ク信号φCBに同期して出力レベルＨのクロック信号φ
CLAMP が出力される。
ＡINの最低電圧を下端クランプするので（図３における
下段のコンパレータ回路の出力情報に基づいて判断され
る）、Ｖ１＜ＶBRであれば、この状態を示す最下段のコ
ンパレータ回路８の出力信号レベルはＨとなり、クロッ
ク信号φCBに同期して出力レベルＨのクロック信号φ
CLAMP が出力される。
【００３４】そして、このクロック信号φCLAMP （信号
レベルＨ）がスイッチ７に入力されると、スイッチ７に
よりクランプ電圧源５とクランプ用コンデンサ２とが接
続され、このクランプ用コンデンサ２がクランプ電圧Ｖ
CLAMP （この実施例では、最低電圧ＶBRに等しい）に充
電されることにより、図７（ａ）に示すようにアナログ
入力電圧ＡINの下端クランプを実現することができる。
また、クロック信号φCLAMP の信号レベルがＬの場合
は、スイッチ７はオフ状態（非接続状態）となる。
レベルＨ）がスイッチ７に入力されると、スイッチ７に
よりクランプ電圧源５とクランプ用コンデンサ２とが接
続され、このクランプ用コンデンサ２がクランプ電圧Ｖ
CLAMP （この実施例では、最低電圧ＶBRに等しい）に充
電されることにより、図７（ａ）に示すようにアナログ
入力電圧ＡINの下端クランプを実現することができる。
また、クロック信号φCLAMP の信号レベルがＬの場合
は、スイッチ７はオフ状態（非接続状態）となる。
【００３５】なお、アナログ入力電圧ＡINの電位Ｖ１は
クロック信号φCLAMP が信号レベルＨの時にＶRBとなる
が、このタイミングはクロック信号φS が信号レベルＬ
（対応するスイッチはオフの状態、すなわちホールド状
態）であるので、コンパレータ回路８に入力されるアナ
ログ入力電圧ＡINには影響を与えない。
クロック信号φCLAMP が信号レベルＨの時にＶRBとなる
が、このタイミングはクロック信号φS が信号レベルＬ
（対応するスイッチはオフの状態、すなわちホールド状
態）であるので、コンパレータ回路８に入力されるアナ
ログ入力電圧ＡINには影響を与えない。
【００３６】また、この第１の実施例ではクランプ電圧
源の電位とクランプ基準となる基準電圧の電位とが一致
している場合について説明したが、特に、一致している
必要はない（すなわち、各コンパレータ８のいずれの出
力信号をクランプ信号φCLAMP として利用してもよ
い）。
源の電位とクランプ基準となる基準電圧の電位とが一致
している場合について説明したが、特に、一致している
必要はない（すなわち、各コンパレータ８のいずれの出
力信号をクランプ信号φCLAMP として利用してもよ
い）。
【００３７】次に、この発明の第２の実施例を図６を用
いて説明する。上述した第１の実施例は、アナログ入力
電圧ＡINの下端をクランプする場合、クランプ電圧Ｖ
CLAMPを基準電圧発生回路６における低電位側基準電圧
５（ＶRB）と一致（共有）させたが、特にこのクランプ
電圧ＶCLAMP は各基準電圧のいずれかに一致させなけれ
ばならないものではない。
いて説明する。上述した第１の実施例は、アナログ入力
電圧ＡINの下端をクランプする場合、クランプ電圧Ｖ
CLAMPを基準電圧発生回路６における低電位側基準電圧
５（ＶRB）と一致（共有）させたが、特にこのクランプ
電圧ＶCLAMP は各基準電圧のいずれかに一致させなけれ
ばならないものではない。
【００３８】すなわち、任意の電位を有するダミー電位
１２をクランプ電圧源として設けるように構成しても同
様の効果を奏し、この場合、図７（ｂ）に示すようにク
ランプ電圧ＶCLAMP を任意に設定することができる（最
低電圧ＶRB以下に設定することも可能）。
１２をクランプ電圧源として設けるように構成しても同
様の効果を奏し、この場合、図７（ｂ）に示すようにク
ランプ電圧ＶCLAMP を任意に設定することができる（最
低電圧ＶRB以下に設定することも可能）。
【００３９】また、以上の実施例（第１及び第２の実施
例）ではアナログ入力電圧ＡINの下端クランプを行う場
合の構成について説明したが、図８に、このアナログ入
力電圧ＡINの上端クランプを行う場合（第３の実施例）
の構成を示す。
例）ではアナログ入力電圧ＡINの下端クランプを行う場
合の構成について説明したが、図８に、このアナログ入
力電圧ＡINの上端クランプを行う場合（第３の実施例）
の構成を示す。
【００４０】この第３の実施例ではクランプ電圧源であ
る高電位側基準電圧４（図中、ＶRTで示し、このＶRTが
クランプ電圧となる）とクランプ用コンデンサ２との間
に図７に示すようなスイッチ７を設け、基準電圧のうち
最高電圧とアナログ入力電圧ＡINとを比較するコンパレ
ータ回路８の出力情報からアナログ入力電圧ＡINが最高
電圧を上回ったことを検出し、スイッチ７を介してクラ
ンプ電圧源とクランプ用コンデンサ２とを接続して上端
クランプするよう構成されている。
る高電位側基準電圧４（図中、ＶRTで示し、このＶRTが
クランプ電圧となる）とクランプ用コンデンサ２との間
に図７に示すようなスイッチ７を設け、基準電圧のうち
最高電圧とアナログ入力電圧ＡINとを比較するコンパレ
ータ回路８の出力情報からアナログ入力電圧ＡINが最高
電圧を上回ったことを検出し、スイッチ７を介してクラ
ンプ電圧源とクランプ用コンデンサ２とを接続して上端
クランプするよう構成されている。
【００４１】この第３の実施例の場合も上述した第１の
実施例と同様に、クランプ電圧源と高電位側基準電圧と
を一致（共有）し、かつクランプ電圧源の電位とクラン
プ基準となる基準電圧の電位とが一致している場合につ
いて説明したが、必ずしも一致している必要はない。
実施例と同様に、クランプ電圧源と高電位側基準電圧と
を一致（共有）し、かつクランプ電圧源の電位とクラン
プ基準となる基準電圧の電位とが一致している場合につ
いて説明したが、必ずしも一致している必要はない。
【００４２】さらに、第４の実施例では、アナログ入力
電圧ＡINの上端をクランプする場合（上述した第３の実
施例では、クランプ電圧ＶCLAMP を基準電圧発生回路６
における高電位側基準電圧４（ＶRT）と一致させたが、
特にこのクランプ電圧ＶCLAMP は各基準電圧のいずれか
に一致させなければならないものではない）、任意の電
位を有するダミー電位１２をクランプ電圧源として設け
るように構成したものであり、同様の効果を奏する（最
高電圧ＶRB以上に設定することも可能）。
電圧ＡINの上端をクランプする場合（上述した第３の実
施例では、クランプ電圧ＶCLAMP を基準電圧発生回路６
における高電位側基準電圧４（ＶRT）と一致させたが、
特にこのクランプ電圧ＶCLAMP は各基準電圧のいずれか
に一致させなければならないものではない）、任意の電
位を有するダミー電位１２をクランプ電圧源として設け
るように構成したものであり、同様の効果を奏する（最
高電圧ＶRB以上に設定することも可能）。
【００４３】なお、上記各実施例（第１〜第４の実施
例）では、すべてクランプ電圧源を別個に設けた構成を
示したが、各基準電圧のいずれかから得てもよく、この
場合はスイッチ７をクランプ用コンデンサ２と基準電圧
とを接続できる位置に設けることで実現することができ
る（なお、この場合もクランプ電圧源の電位とクランプ
基準となる基準電圧の電位とは必ずしも一致している必
要はない）。
例）では、すべてクランプ電圧源を別個に設けた構成を
示したが、各基準電圧のいずれかから得てもよく、この
場合はスイッチ７をクランプ用コンデンサ２と基準電圧
とを接続できる位置に設けることで実現することができ
る（なお、この場合もクランプ電圧源の電位とクランプ
基準となる基準電圧の電位とは必ずしも一致している必
要はない）。
【００４４】
【発明の効果】以上のようにこの発明によれば、基準電
圧発生回路の任意の位置にクランプ電圧源とクランプ用
コンデンサとを接続するスイッチを設け、このスイッチ
をオン状態（接続状態）にすることでクランプ用コンデ
ンサをクランプ電位で充電するように構成することによ
り、従来のＡ／Ｄコンバータの構成を変更することな
く、容易にクランプ機能を実現できるという効果があ
る。
圧発生回路の任意の位置にクランプ電圧源とクランプ用
コンデンサとを接続するスイッチを設け、このスイッチ
をオン状態（接続状態）にすることでクランプ用コンデ
ンサをクランプ電位で充電するように構成することによ
り、従来のＡ／Ｄコンバータの構成を変更することな
く、容易にクランプ機能を実現できるという効果があ
る。
【００４５】また、クランプ電圧源とクランプ基準とな
る基準電圧とを一致させることなく任意のクランプ電圧
に設定したクランプ電圧源を設けるように構成したの
で、クランプ電圧設定の自由度を大きくすることができ
るという効果がある。
る基準電圧とを一致させることなく任意のクランプ電圧
に設定したクランプ電圧源を設けるように構成したの
で、クランプ電圧設定の自由度を大きくすることができ
るという効果がある。
【図１】この発明に係るＡ／Ｄコンバータの第１の実施
例による構成を示す回路図である。
例による構成を示す回路図である。
【図２】この発明に係るＡ／Ｄコンバータにおけるエン
コーダの構成を示す論理回路図である。
コーダの構成を示す論理回路図である。
【図３】この発明に係るＡ／Ｄコンバータにおけるコン
パレータ部の構成を示す回路図である。
パレータ部の構成を示す回路図である。
【図４】この発明に係るＡ／Ｄコンバータにおけるコン
パレータ部の動作を説明するためのタイミングチャート
である。
パレータ部の動作を説明するためのタイミングチャート
である。
【図５】この発明に係るＡ／Ｄコンバータにおけるスイ
ッチの構成を示す回路図である。
ッチの構成を示す回路図である。
【図６】この発明に係るＡ／Ｄコンバータの第２の実施
例による構成を示す回路図である。
例による構成を示す回路図である。
【図７】この発明に係るＡ／Ｄコンバータの第２の実施
例によるクランプ動作を説明するための図である。
例によるクランプ動作を説明するための図である。
【図８】この発明に係るＡ／Ｄコンバータの第３の実施
例による構成を示す回路図である。
例による構成を示す回路図である。
【図９】この発明に係るＡ／Ｄコンバータの第４の実施
例による構成を示す回路図である。
例による構成を示す回路図である。
【図１０】従来の一般的なクランプ回路を含む回路入力
部の構成を示す回路図である。
部の構成を示す回路図である。
【図１１】従来のクランプ回路（第１及び第２の従来
例）の構成を示す図である。
例）の構成を示す図である。
２…クランプ用コンデンサ、４…高電位側基準電位、５
…低電位側基準電位、６…基準電圧発生回路、７…スイ
ッチ、８…コンパレータ回路、８ａ…２段のスイッチン
グコンパレータ、８ｂ…インバータ、８ｃ…ラッチ回
路、９…スイッチ切替信号発生手段、１０…不一致検出
回路、１１…エンコーダ、１２…ダミー電位。
…低電位側基準電位、６…基準電圧発生回路、７…スイ
ッチ、８…コンパレータ回路、８ａ…２段のスイッチン
グコンパレータ、８ｂ…インバータ、８ｃ…ラッチ回
路、９…スイッチ切替信号発生手段、１０…不一致検出
回路、１１…エンコーダ、１２…ダミー電位。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−23553（ＪＰ，Ａ) 特開 昭64−34018（ＪＰ，Ａ) 特開 昭64−12723（ＪＰ，Ａ) 特開 昭52−25556（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (6)
- 【請求項１】 直列に接続された複数の基準抵抗からな
り、各基準抵抗の接続点のそれぞれから値の異なる基準
電圧を発生させる基準電圧発生回路と、前記各基準電圧
のそれぞれについて、容量を介して供給されるアナログ
入力電圧と比較する複数のコンパレータ部と、前記複数
のコンパレータ部の出力情報から前記アナログ入力電圧
レベルに相当するディジタル出力を得る手段を備えたＡ
／Ｄコンバータにおいて、 前記アナログ入力電圧が前記基準電圧のうち所定電位を
下回った状態を前記コンパレータ部の出力情報から検出
し、スイッチを介して前記容量とクランプ電圧源とを接
続して該容量を該クランプ電圧源の電位に充電すること
により、前記アナログ入力電圧の下端クランプを行うク
ランプ手段を備えたことを特徴とするＡ／Ｄコンバー
タ。 - 【請求項２】 前記クランプ電圧源は、前記基準電圧の
うち任意の基準電圧から得るか、あるいは別途任意のク
ランプ電圧に設定した電圧源とすることを特徴とする請
求項１記載のＡ／Ｄコンバータ。 - 【請求項３】 クランプ基準となる前記基準電圧のうち
最低電位を前記クランプ電圧源の電位とすることを特徴
とする請求項２記載のＡ／Ｄコンバータ。 - 【請求項４】 直列に接続された複数の基準抵抗からな
り、各基準抵抗の接続点のそれぞれから値の異なる基準
電圧を発生させる基準電圧発生回路と、前記各基準電圧
のそれぞれについて、容量を介して供給されるアナログ
入力電圧と比較する複数のコンパレータ部と、前記複数
のコンパレータ部の出力情報から前記アナログ入力電圧
レベルに相当するディジタル出力を得る手段を備えたＡ
／Ｄコンバータにおいて、 前記アナログ入力電圧が前記基準電圧のうち所定電位を
上回った状態を前記コンパレータ部の出力情報から検出
し、スイッチを介して前記容量とクランプ電圧源とを接
続して該容量を該クランプ電圧源の電位に充電させるこ
とにより、前記アナログ入力電圧の上端クランプを行う
クランプ手段を備えたことを特徴とするＡ／Ｄコンバー
タ。 - 【請求項５】 前記クランプ電圧源は、前記基準電圧の
うち任意の基準電圧から得るか、あるいは別途任意のク
ランプ電圧に設定した電圧源とすることを特徴とする請
求項４記載のＡ／Ｄコンバータ。 - 【請求項６】 クランプ基準となる前記基準電圧のうち
最高電位を前記クランプ電圧源の電位とすることを特徴
とする請求項５記載のＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15233793A JP3164697B2 (ja) | 1993-06-23 | 1993-06-23 | Ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15233793A JP3164697B2 (ja) | 1993-06-23 | 1993-06-23 | Ａ／ｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715328A JPH0715328A (ja) | 1995-01-17 |
| JP3164697B2 true JP3164697B2 (ja) | 2001-05-08 |
Family
ID=15538336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15233793A Expired - Lifetime JP3164697B2 (ja) | 1993-06-23 | 1993-06-23 | Ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164697B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194214B2 (en) | 2004-01-23 | 2007-03-20 | Brother Kogyo Kabushiki Kaisha | Patch density measuring apparatus and image forming apparatus |
| KR200493332Y1 (ko) * | 2019-08-16 | 2021-03-12 | 주식회사 헬로긱스 | 조립식 블록 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8836566B2 (en) * | 2013-02-21 | 2014-09-16 | Freescale Semiconductor, Inc. | Low power quantizer for analog to digital converter |
-
1993
- 1993-06-23 JP JP15233793A patent/JP3164697B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194214B2 (en) | 2004-01-23 | 2007-03-20 | Brother Kogyo Kabushiki Kaisha | Patch density measuring apparatus and image forming apparatus |
| KR200493332Y1 (ko) * | 2019-08-16 | 2021-03-12 | 주식회사 헬로긱스 | 조립식 블록 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715328A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61120520A (ja) | 比較器 | |
| JPS61120530A (ja) | アナログ・デジタル変換器 | |
| US6144232A (en) | Chopper type voltage comparing circuit capable of correctly determining output polarity, and voltage comparing method | |
| JPS5972226A (ja) | 符号化回路 | |
| JP3164697B2 (ja) | Ａ／ｄコンバータ | |
| US4999631A (en) | High-precision and high-speed analog/digital converter having low power consumption | |
| US5583503A (en) | Analog/digital converter | |
| US5966088A (en) | Analog/digital converter and voltage comparator capable of fast producing of output offset voltage | |
| US5774086A (en) | Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier | |
| US5629702A (en) | Analog to digital converter | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| US6320525B1 (en) | Analog-to-digital level error automatic calibration circuit | |
| JP2560980B2 (ja) | １ビットセル及びアナログ／デジタル変換器 | |
| JP3359407B2 (ja) | 信号発生回路 | |
| JPH0677830A (ja) | 比較器およびそれを用いたａ／ｄ変換器 | |
| JPS62196919A (ja) | 比較器 | |
| JPH09196975A (ja) | 信号出力回路及びピーク検出回路 | |
| JPH077428A (ja) | コンパレータ回路及びａ／ｄコンバータ | |
| JP3412943B2 (ja) | 半導体装置及びその駆動方法 | |
| JP3311380B2 (ja) | リミッタ回路 | |
| JPS63311815A (ja) | 波形整形回路 | |
| JP2626583B2 (ja) | アナログ／デジタル変換回路 | |
| JPH09247497A (ja) | クランプ回路 | |
| JPH02159814A (ja) | チョッパ型コンパレータ | |
| JPH0435820B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |