JP3412943B2 - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法Info
- Publication number
- JP3412943B2 JP3412943B2 JP01409795A JP1409795A JP3412943B2 JP 3412943 B2 JP3412943 B2 JP 3412943B2 JP 01409795 A JP01409795 A JP 01409795A JP 1409795 A JP1409795 A JP 1409795A JP 3412943 B2 JP3412943 B2 JP 3412943B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- comparison
- input
- terminal
- input terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、複数の入力端子を持
ち、その各入力端子が容量手段を介して共通接続され前
記共通接続端子にインバータアンプの入力端子が接続さ
れた半導体回路を用いて、微小電圧を検出して比較判定
を実行する半導体装置とその駆動方法に関するものであ
る。
ち、その各入力端子が容量手段を介して共通接続され前
記共通接続端子にインバータアンプの入力端子が接続さ
れた半導体回路を用いて、微小電圧を検出して比較判定
を実行する半導体装置とその駆動方法に関するものであ
る。
【０００２】
【従来の技術】複数の入力端子を持ち、その各入力端子
が容量手段を介して共通接続され、前記共通接続端子に
インバータアンプの入力端子が接続された半導体回路を
用いて、微小電圧の比較判定を行なう回路の従来例を図
２に示す。
が容量手段を介して共通接続され、前記共通接続端子に
インバータアンプの入力端子が接続された半導体回路を
用いて、微小電圧の比較判定を行なう回路の従来例を図
２に示す。
【０００３】図２において、１，２，３…ｎは信号入力
端子、Ｃ１，Ｃ２，Ｃ３，…Ｃｎは容量、１０はインバ
ータアンプの入力端子、１００はインバータアンプの出
力端子、Ｍ１はインバータアンプの出力端子と入力端子
との間に設けられたスイッチ、２０は前記スイッチの制
御端子、である。本構成において、スイッチＭ１がオフ
されインバータアンプの入力端子が浮遊状態になされた
状態で、第１の信号入力端子にＶＨの電位差を印加した
とき、インバータアンプの入力端子に発生する電圧振幅
Ｖｆｇは、 Ｖｆｇ＝ＶＨ＊Ｃ１／｛Ｃ１＋Ｃ２＋Ｃ３＋ … ＋Ｃｎ｝ …（１） となる。ここで例えば、Ｃ１＝Ｃ２＝Ｃ３…＝Ｃｎなら
ＶｆｇはＶＨ／ｎとなり、またＣ１＝（Ｃ２）／２＝
（Ｃ３）／４＝…（Ｃｎ）／２(n-1) なら、ＶｆｇはＶ
Ｈ／２(n-1) となり、ｎの値に応じて非常に小さくなる
（ｎ＝８、ＶＨ＝５Ｖの時、各々、６２５ｍＶと２０ｍ
Ｖ）。
端子、Ｃ１，Ｃ２，Ｃ３，…Ｃｎは容量、１０はインバ
ータアンプの入力端子、１００はインバータアンプの出
力端子、Ｍ１はインバータアンプの出力端子と入力端子
との間に設けられたスイッチ、２０は前記スイッチの制
御端子、である。本構成において、スイッチＭ１がオフ
されインバータアンプの入力端子が浮遊状態になされた
状態で、第１の信号入力端子にＶＨの電位差を印加した
とき、インバータアンプの入力端子に発生する電圧振幅
Ｖｆｇは、 Ｖｆｇ＝ＶＨ＊Ｃ１／｛Ｃ１＋Ｃ２＋Ｃ３＋ … ＋Ｃｎ｝ …（１） となる。ここで例えば、Ｃ１＝Ｃ２＝Ｃ３…＝Ｃｎなら
ＶｆｇはＶＨ／ｎとなり、またＣ１＝（Ｃ２）／２＝
（Ｃ３）／４＝…（Ｃｎ）／２(n-1) なら、ＶｆｇはＶ
Ｈ／２(n-1) となり、ｎの値に応じて非常に小さくなる
（ｎ＝８、ＶＨ＝５Ｖの時、各々、６２５ｍＶと２０ｍ
Ｖ）。
【０００４】この様な微少電圧変化を検出するために、
本従来例では、各信号入力端子に入力信号を印加する前
に一旦スイッチＭ１をオンし、インバータアンプの入力
端子電位をインバータの伝達特性の中点レベルにクラン
プし、インバータアンプを電圧ゲインの最も高い動作点
に設定する。その後スイッチＭ１をオフしてから、前述
したように、ある信号入力端子に入力信号を印加する
と、たとえばインバータアンプの入力端子に発生する電
圧振幅Ｖｆｇが数１０ｍＶと微少であっても、インバー
タアンプの電圧ゲインが高いため、その微少電圧によっ
てインバータアンプが反転動作し、結果として電位変化
の高精度な検出と比較判定を実現することができる。
本従来例では、各信号入力端子に入力信号を印加する前
に一旦スイッチＭ１をオンし、インバータアンプの入力
端子電位をインバータの伝達特性の中点レベルにクラン
プし、インバータアンプを電圧ゲインの最も高い動作点
に設定する。その後スイッチＭ１をオフしてから、前述
したように、ある信号入力端子に入力信号を印加する
と、たとえばインバータアンプの入力端子に発生する電
圧振幅Ｖｆｇが数１０ｍＶと微少であっても、インバー
タアンプの電圧ゲインが高いため、その微少電圧によっ
てインバータアンプが反転動作し、結果として電位変化
の高精度な検出と比較判定を実現することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、前記従
来例では、インバータアンプを中点レベルにクランプリ
セットした後に各信号入力端子に与えられる正方向の電
位変化に対してインバータアンプがすぐに反転する様設
計されているため、例えば、一旦中点レベルにクランプ
リセットした後、任意の電位レベル以上の電位変化が生
じてはじめてインバータアンプを反転させるという様な
制御を必要とする場合には、このままでは適用できない
という問題がある。
来例では、インバータアンプを中点レベルにクランプリ
セットした後に各信号入力端子に与えられる正方向の電
位変化に対してインバータアンプがすぐに反転する様設
計されているため、例えば、一旦中点レベルにクランプ
リセットした後、任意の電位レベル以上の電位変化が生
じてはじめてインバータアンプを反転させるという様な
制御を必要とする場合には、このままでは適用できない
という問題がある。
【０００６】［発明の目的］そこで本発明は、微少電圧
を検出して比較判定を実行する際に、前述のごとく一旦
中点レベルにリセットした後に任意の電位レベル以上の
電位変化が生じてはじめてインバータアンプを反転させ
ることを可能とした半導体装置及びその駆動方法を実現
することを目的とする。
を検出して比較判定を実行する際に、前述のごとく一旦
中点レベルにリセットした後に任意の電位レベル以上の
電位変化が生じてはじめてインバータアンプを反転させ
ることを可能とした半導体装置及びその駆動方法を実現
することを目的とする。
【０００７】
【課題を解決するための手段及び作用】上記目的を達成
するため、本発明は、複数の入力端子を持ち、前記各入
力端子がそれぞれの容量手段を介して共通接続され、前
記共通接続端子に比較判定手段の入力端子が接続され、
前記比較判定手段の出力端子と入力端子との間にスイッ
チ手段が設けられた半導体装置の駆動方法において、前
記スイッチ手段をオンとして前記比較判定手段の入力端
子と出力端子を同電位に設定した後、前記スイッチ手段
をオフとして前記比較判定手段の入力端子を浮遊状態と
し、前記複数の入力端子の内の少なくとも１つ以上の入
力端子から電圧を印加して、前記浮遊状態の比較判定手
段の入力端子の電位を、中点レベルから所望のレベルに
シフトさせた後、残りの他の入力端子から電圧を印加し
て前記比較判定手段を反転動作させることを特徴とする
半導体装置の駆動方法を提供するものである。
するため、本発明は、複数の入力端子を持ち、前記各入
力端子がそれぞれの容量手段を介して共通接続され、前
記共通接続端子に比較判定手段の入力端子が接続され、
前記比較判定手段の出力端子と入力端子との間にスイッ
チ手段が設けられた半導体装置の駆動方法において、前
記スイッチ手段をオンとして前記比較判定手段の入力端
子と出力端子を同電位に設定した後、前記スイッチ手段
をオフとして前記比較判定手段の入力端子を浮遊状態と
し、前記複数の入力端子の内の少なくとも１つ以上の入
力端子から電圧を印加して、前記浮遊状態の比較判定手
段の入力端子の電位を、中点レベルから所望のレベルに
シフトさせた後、残りの他の入力端子から電圧を印加し
て前記比較判定手段を反転動作させることを特徴とする
半導体装置の駆動方法を提供するものである。
【０００８】また、本発明は、上記駆動方法を実現する
ための各手段を備えた半導体装置を提供するものであ
る。
ための各手段を備えた半導体装置を提供するものであ
る。
【０００９】本発明によれば、比較判定手段の入力端子
を予め中点レベルから任意の電位量だけシフトさせてお
くことにより、その後、比較判定手段が反転動作を起こ
すために他の入力端子から印加すべき電圧量を任意に変
更することが、容易に、かつ少ない素子数で実現でき
る。
を予め中点レベルから任意の電位量だけシフトさせてお
くことにより、その後、比較判定手段が反転動作を起こ
すために他の入力端子から印加すべき電圧量を任意に変
更することが、容易に、かつ少ない素子数で実現でき
る。
【００１０】また、本発明では、予めシフトした電位量
の影響で初めに一旦比較判定手段が反転動作を起こすこ
とが考えられるが、そのようなことが起きても本発明の
効果が失われるものではない。つまり、その後、他の入
力端子から、ある電圧が印加されることにより、比較判
定手段が再び反転動作を起こせば、本発明の効果が得ら
れることになる。
の影響で初めに一旦比較判定手段が反転動作を起こすこ
とが考えられるが、そのようなことが起きても本発明の
効果が失われるものではない。つまり、その後、他の入
力端子から、ある電圧が印加されることにより、比較判
定手段が再び反転動作を起こせば、本発明の効果が得ら
れることになる。
【００１１】また、予めシフトさせるシフト量の設定
は、複数の容量手段の比によって任意に設定できるた
め、外部信号による特別な制御を必要とせずに簡単に実
現できる。
は、複数の容量手段の比によって任意に設定できるた
め、外部信号による特別な制御を必要とせずに簡単に実
現できる。
【００１２】
【実施例】
［第１の実施例］図１は、本発明の第１の実施例を示す
回路図である。図１において、１，２，３，…ｎは信号
入力端子、２００はインバータアンプの入力端子の電位
Ｖｆｇを所望のレベルまでシフトさせるための制御端
子、Ｃ１，Ｃ２，Ｃ３，…Ｃｎ，Ｃｄは容量、１０はイ
ンバータアンプの入力端子、１００はインバータアンプ
の出力端子、Ｍ１はインバータアンプの出力端子と入力
端子との間に設けられたスイッチ、２０は前記スイッチ
の制御端子、である。
回路図である。図１において、１，２，３，…ｎは信号
入力端子、２００はインバータアンプの入力端子の電位
Ｖｆｇを所望のレベルまでシフトさせるための制御端
子、Ｃ１，Ｃ２，Ｃ３，…Ｃｎ，Ｃｄは容量、１０はイ
ンバータアンプの入力端子、１００はインバータアンプ
の出力端子、Ｍ１はインバータアンプの出力端子と入力
端子との間に設けられたスイッチ、２０は前記スイッチ
の制御端子、である。
【００１３】図３は、本発明の動作を説明するためのタ
イミング図である。以下、これらの図を用いて詳しく説
明する。
イミング図である。以下、これらの図を用いて詳しく説
明する。
【００１４】まず、クランプリセット期間Ｔｃｐにおい
ては、信号Ｖｃｐがハイレベルとなり、スイッチＭ１が
オンするためインバータアンプの入力端子の電位はイン
バータの伝達特性の中点レベルＶｉｎｖにクランプされ
る。この時、全ての信号入力端子１，２，３，…ｎはロ
ーレベルに設定されると共に制御端子２００はハイレベ
ルに設定される。
ては、信号Ｖｃｐがハイレベルとなり、スイッチＭ１が
オンするためインバータアンプの入力端子の電位はイン
バータの伝達特性の中点レベルＶｉｎｖにクランプされ
る。この時、全ての信号入力端子１，２，３，…ｎはロ
ーレベルに設定されると共に制御端子２００はハイレベ
ルに設定される。
【００１５】その後、信号Ｖｃｐをローレベルとし、ス
イッチＭ１をオフしインバータアンプの入力端子を浮遊
状態にした後、さらに制御端子２００をローレベルに設
定する。すると、浮遊状態にあるインバータアンプの入
力端子の電位Ｖｆｇは、容量Ｃｄを通してΔＶだけ、中
点レベルＶｉｎｖからシフトされる。
イッチＭ１をオフしインバータアンプの入力端子を浮遊
状態にした後、さらに制御端子２００をローレベルに設
定する。すると、浮遊状態にあるインバータアンプの入
力端子の電位Ｖｆｇは、容量Ｃｄを通してΔＶだけ、中
点レベルＶｉｎｖからシフトされる。
【００１６】今、ローレベルとハイレベルの差電位をＶ
Ｈとすると、ΔＶは、 ΔＶ＝ＶＨ＊Ｃｄ／｛Ｃ１＋Ｃ２＋Ｃ３＋ …＋Ｃｎ＋Ｃｄ｝…（２） となる。従って、容量Ｃ１，Ｃ２，Ｃ３，…Ｃｎと容量
Ｃｄの大きさの比を任意に設定すれば中点レベルＶｉｎ
ｖからのシフト量を任意の値に設定できる。例えば、Ｃ
１＝（Ｃ２）／２＝（Ｃ３）／４＝…Ｃｎ／２(n-1) と
し、Ｃｄ＝Ｃ１／２とすれば、ｎ＝８、ＶＨ＝５Ｖの
時、ΔＶは約１０ｍＶとなり、中点レベルＶｉｎｖから
のシフト量を非常に微少なレベルで制御できることがわ
かる。
Ｈとすると、ΔＶは、 ΔＶ＝ＶＨ＊Ｃｄ／｛Ｃ１＋Ｃ２＋Ｃ３＋ …＋Ｃｎ＋Ｃｄ｝…（２） となる。従って、容量Ｃ１，Ｃ２，Ｃ３，…Ｃｎと容量
Ｃｄの大きさの比を任意に設定すれば中点レベルＶｉｎ
ｖからのシフト量を任意の値に設定できる。例えば、Ｃ
１＝（Ｃ２）／２＝（Ｃ３）／４＝…Ｃｎ／２(n-1) と
し、Ｃｄ＝Ｃ１／２とすれば、ｎ＝８、ＶＨ＝５Ｖの
時、ΔＶは約１０ｍＶとなり、中点レベルＶｉｎｖから
のシフト量を非常に微少なレベルで制御できることがわ
かる。
【００１７】この様に、制御端子２００によって、浮遊
状態にあるインバータアンプの入力端子の電位Ｖｆｇを
所望のレベルへシフトさせた後、アクティブ期間Ｔａｃ
ｔにおいては、信号入力端子１，２，３，…ｎから各信
号電圧が印加される。各信号入力端子１，２，３，…ｎ
の各信号電圧をＶ１，Ｖ２，Ｖ３，…Ｖｎとすると、各
信号電圧の印加によってインバータアンプの入力端子に
生じる電位Ｖｆｇは、 Ｖｆｇ＝Ｖｉｎｖ−ΔＶ＋｛Ｖ１Ｃ１＋Ｖ２Ｃ２＋Ｖ３Ｃ３＋…＋ＶｎＣｎ｝ ／｛Ｃ１＋Ｃ２＋Ｃ３＋…＋Ｃｎ｝ …（３） となる。尚、ここでは、式（２）及びＣ１＋Ｃ２＋Ｃ３
＋…＋Ｃｎ>>Ｃｄであることを考慮した。式（３）から
わかる様に、各信号電圧の印加によってインバータアン
プの入力端子の電位Ｖｆｇは上昇するが、その上昇量が
最初に設定されたシフト量ΔＶを越えない限りインバー
タアンプは反転動作を起こさない。
状態にあるインバータアンプの入力端子の電位Ｖｆｇを
所望のレベルへシフトさせた後、アクティブ期間Ｔａｃ
ｔにおいては、信号入力端子１，２，３，…ｎから各信
号電圧が印加される。各信号入力端子１，２，３，…ｎ
の各信号電圧をＶ１，Ｖ２，Ｖ３，…Ｖｎとすると、各
信号電圧の印加によってインバータアンプの入力端子に
生じる電位Ｖｆｇは、 Ｖｆｇ＝Ｖｉｎｖ−ΔＶ＋｛Ｖ１Ｃ１＋Ｖ２Ｃ２＋Ｖ３Ｃ３＋…＋ＶｎＣｎ｝ ／｛Ｃ１＋Ｃ２＋Ｃ３＋…＋Ｃｎ｝ …（３） となる。尚、ここでは、式（２）及びＣ１＋Ｃ２＋Ｃ３
＋…＋Ｃｎ>>Ｃｄであることを考慮した。式（３）から
わかる様に、各信号電圧の印加によってインバータアン
プの入力端子の電位Ｖｆｇは上昇するが、その上昇量が
最初に設定されたシフト量ΔＶを越えない限りインバー
タアンプは反転動作を起こさない。
【００１８】その後、各信号電圧が上昇しその上昇量が
シフト量ΔＶを越えた時点ではじめてインバータアンプ
は反転する。この様に、本実施例では、微少電圧を検出
して比較判定を実行する際に、上述のごとく中点レベル
から任意の電位レベル以上の電位変化が生じてはじめて
インバータアンプを反転させるという動作が実現でき
る。
シフト量ΔＶを越えた時点ではじめてインバータアンプ
は反転する。この様に、本実施例では、微少電圧を検出
して比較判定を実行する際に、上述のごとく中点レベル
から任意の電位レベル以上の電位変化が生じてはじめて
インバータアンプを反転させるという動作が実現でき
る。
【００１９】尚、本実施例では、比較判定手段としてイ
ンバータアンプを用いているが、これと同等の機能を有
するものであれば、これに限定されるものではなく、例
えば、一般的な作動入力型のアンプ等であっても良い。
ンバータアンプを用いているが、これと同等の機能を有
するものであれば、これに限定されるものではなく、例
えば、一般的な作動入力型のアンプ等であっても良い。
【００２０】また、各信号入力端子には、ローレベルへ
の設定と信号電圧の入力とを適時切り替えるためのスイ
ッチ手段が必要であることは言うまでもない。
の設定と信号電圧の入力とを適時切り替えるためのスイ
ッチ手段が必要であることは言うまでもない。
【００２１】また、上述した一連の駆動を実現するため
には、例えば、前記信号入力端子のスイッチ手段への切
り替え信号や、インバータアンプに設けられたスイッチ
手段への制御信号や、インバータアンプの入力端子電位
をシフトさせるための制御信号を適時発生する様に論理
が組まれた制御回路手段が必要であることも言うまでも
なく、このような制御回路手段としては、例えば、ディ
レイ素子を用いたものや、論理素子を組み合わせたもの
や、クロック制御の論理素子を用いたもの、などが実施
可能である。
には、例えば、前記信号入力端子のスイッチ手段への切
り替え信号や、インバータアンプに設けられたスイッチ
手段への制御信号や、インバータアンプの入力端子電位
をシフトさせるための制御信号を適時発生する様に論理
が組まれた制御回路手段が必要であることも言うまでも
なく、このような制御回路手段としては、例えば、ディ
レイ素子を用いたものや、論理素子を組み合わせたもの
や、クロック制御の論理素子を用いたもの、などが実施
可能である。
【００２２】［第２の実施例］図４は、本発明の第２の
実施例を示す回路図である。図４において、１，２，
３，…ｎは信号入力端子、２００はインバータアンプの
入力端子の電位Ｖｆｇを所望のレベルまでシフトさせる
ための制御端子、Ｃ１，Ｃ２，Ｃ３，…Ｃｎ，Ｃｄは容
量、１０はインバータアンプ入力端子、１００はインバ
ータアンプの出力端子、Ｍ１はインバータアンプの出力
端子と入力端子と間に設けられたスイッチ、２０は前記
スイッチの制御端子、である。
実施例を示す回路図である。図４において、１，２，
３，…ｎは信号入力端子、２００はインバータアンプの
入力端子の電位Ｖｆｇを所望のレベルまでシフトさせる
ための制御端子、Ｃ１，Ｃ２，Ｃ３，…Ｃｎ，Ｃｄは容
量、１０はインバータアンプ入力端子、１００はインバ
ータアンプの出力端子、Ｍ１はインバータアンプの出力
端子と入力端子と間に設けられたスイッチ、２０は前記
スイッチの制御端子、である。
【００２３】本実施例は、インバータアンプの入力端子
の電位Ｖｆｇを所望のレベルまでシフトさせるための制
御信号として、インバータアンプの出力端子と入力端子
との間に設けられたスイッチを制御するオンオフ信号ま
たはその反転信号を用いることを特徴としている。本実
施例では、第１の実施例の様にインバータアンプの入力
端子の電位Ｖｆｇを所望のレベルまでシフトさせるため
の特別の制御信号を設ける必要がないため、より簡単な
構成で目的とする機能を実現することができる。
の電位Ｖｆｇを所望のレベルまでシフトさせるための制
御信号として、インバータアンプの出力端子と入力端子
との間に設けられたスイッチを制御するオンオフ信号ま
たはその反転信号を用いることを特徴としている。本実
施例では、第１の実施例の様にインバータアンプの入力
端子の電位Ｖｆｇを所望のレベルまでシフトさせるため
の特別の制御信号を設ける必要がないため、より簡単な
構成で目的とする機能を実現することができる。
【００２４】もし、インバータアンプの出力端子と入力
端子との間に設けられたスイッチをオフするタイミング
に対してインバータアンプの入力端子の電位Ｖｆｇを所
望のレベルまでシフトさせるタイミングを遅らせたい場
合には、ディレイ素子などを適度に挿入することで対応
できる。
端子との間に設けられたスイッチをオフするタイミング
に対してインバータアンプの入力端子の電位Ｖｆｇを所
望のレベルまでシフトさせるタイミングを遅らせたい場
合には、ディレイ素子などを適度に挿入することで対応
できる。
【００２５】本実施例の動作については、基本的に第１
の実施例のそれと同じである。
の実施例のそれと同じである。
【００２６】［第３の実施例］図５は、本発明の第３の
実施例を示す回路図である。前記実施例の回路を８個用
いて８ビットのマルチステップ型Ａ／Ｄ変換器を構成し
たものである。アナログ信号Ｖｉｎは、アナログスイッ
チを介して前記８個の各回路に入力される。各桁に１
つ、前記回路を対応させ、一番上位のビット（ＭＳＢ）
では１／２レベル判定、その後下位のビットへ行くにつ
れて、各々１／４、１／８、１／１６…と各々のレベル
での判定を行なう。上位のビットで判定された結果は、
順次それより下位の桁への入力信号としてフィードバッ
クされ、下位のビットではアナログ信号Ｖｉｎと上位か
らの信号とに基づくレベル判定が行なわれる。
実施例を示す回路図である。前記実施例の回路を８個用
いて８ビットのマルチステップ型Ａ／Ｄ変換器を構成し
たものである。アナログ信号Ｖｉｎは、アナログスイッ
チを介して前記８個の各回路に入力される。各桁に１
つ、前記回路を対応させ、一番上位のビット（ＭＳＢ）
では１／２レベル判定、その後下位のビットへ行くにつ
れて、各々１／４、１／８、１／１６…と各々のレベル
での判定を行なう。上位のビットで判定された結果は、
順次それより下位の桁への入力信号としてフィードバッ
クされ、下位のビットではアナログ信号Ｖｉｎと上位か
らの信号とに基づくレベル判定が行なわれる。
【００２７】本発明によるＡ／Ｄ変換器の全体の動作を
説明する前に、まず、各桁毎に設けられた回路について
説明する。
説明する前に、まず、各桁毎に設けられた回路について
説明する。
【００２８】図６は、８ビットＡ／Ｄの０〜７桁の内、
第４桁目の回路の内部構成を詳細に示したものである。
複数の入力端子の内の１つにはアナログ信号Ｖｉｎが入
力され、残りの各入力端子には上位の出力信号Ｄｎ＋１
の反転信号が入力されている。また、初段インバータア
ンプの出力端子と入力端子との間にはスイッチＭ１が設
けられている。
第４桁目の回路の内部構成を詳細に示したものである。
複数の入力端子の内の１つにはアナログ信号Ｖｉｎが入
力され、残りの各入力端子には上位の出力信号Ｄｎ＋１
の反転信号が入力されている。また、初段インバータア
ンプの出力端子と入力端子との間にはスイッチＭ１が設
けられている。
【００２９】さらに、初段インバータアンプの入力端子
の電位Ｖｆｇを所望のレベルまでシフトさせるための制
御信号Ｖｃには前記スイッチを制御する信号Ｖｃｐが入
力されている。その他、下位のビットへ適時信号を伝達
させるためのスイッチやインバータが設けられている。
各入力端子に接続された各容量（Ｃｉｎ，Ｃ１，Ｃ２，
…Ｃｄ）には、Ａ／Ｄのビット数をＮ、桁の番号をｎ
（ｎは０〜Ｎ−１で、０はＬＳＢ、Ｎ−１はＭＳＢ）、
容量の番号をｊ（ｊは１〜Ｎ−ｎ−１）として、以下の
関係がある。
の電位Ｖｆｇを所望のレベルまでシフトさせるための制
御信号Ｖｃには前記スイッチを制御する信号Ｖｃｐが入
力されている。その他、下位のビットへ適時信号を伝達
させるためのスイッチやインバータが設けられている。
各入力端子に接続された各容量（Ｃｉｎ，Ｃ１，Ｃ２，
…Ｃｄ）には、Ａ／Ｄのビット数をＮ、桁の番号をｎ
（ｎは０〜Ｎ−１で、０はＬＳＢ、Ｎ−１はＭＳＢ）、
容量の番号をｊ（ｊは１〜Ｎ−ｎ−１）として、以下の
関係がある。
【００３０】
Ｃｊ＝Ｃｉｎ／２(N-n-j)
Ｃｄ＝Ｃｉｎ／２(N-n) …（４）
図７は、図６に示した回路の動作タイミングと各部の電
位変化を示したものである。この図を用いて本回路の動
作を説明する。
位変化を示したものである。この図を用いて本回路の動
作を説明する。
【００３１】まず、クランプリセット期間Ｔｃｐにおい
ては、信号ＶｃｐがハイレベルとなりスイッチＭ１がオ
ンするため初段インバータアンプの入力端子の電位はイ
ンバータの伝達特性の中点レベルＶｉｎにクランプされ
る。この時、アナログ信号入力端子はローレベルに設定
され、また、各信号入力端子は伝達用インバータを介し
て全てハイレベルに設定されると共に制御端子Ｖｃもハ
イレベルに設定される。
ては、信号ＶｃｐがハイレベルとなりスイッチＭ１がオ
ンするため初段インバータアンプの入力端子の電位はイ
ンバータの伝達特性の中点レベルＶｉｎにクランプされ
る。この時、アナログ信号入力端子はローレベルに設定
され、また、各信号入力端子は伝達用インバータを介し
て全てハイレベルに設定されると共に制御端子Ｖｃもハ
イレベルに設定される。
【００３２】その後、信号Ｖｃｐをローレベルとしスイ
ッチＭ１をオフしインバータアンプの入力端子を浮遊状
態にした時、初段インバータアンプの入力端子の電位Ｖ
ｆｇは、容量Ｃｄを通してΔＶだけ、中点レベルＶｉｎ
ｖからシフトされる。
ッチＭ１をオフしインバータアンプの入力端子を浮遊状
態にした時、初段インバータアンプの入力端子の電位Ｖ
ｆｇは、容量Ｃｄを通してΔＶだけ、中点レベルＶｉｎ
ｖからシフトされる。
【００３３】今、ローレベルとハイレベルの差電位をＶ
Ｈとすると、ｎ桁目でのΔＶｎは、 ΔＶｎ＝ＶＨ＊Ｃｄ／｛ΣＣｊ＋Ｃｉｎ＋Ｃｄ｝ …（５） となる。式（４）と（５）から、例えば、ＬＳＢ（ｎ＝
０）でのΔＶは、ＶＨ／５１１となり、ＶＨが５Ｖな
ら、約１０ｍＶとなる。また、ｎ＝１でのΔＶは、ＶＨ
／２５５となり、ｎ＝２でのΔＶは、ＶＨ／１２７とな
り、その他についても同様に計算できる。
Ｈとすると、ｎ桁目でのΔＶｎは、 ΔＶｎ＝ＶＨ＊Ｃｄ／｛ΣＣｊ＋Ｃｉｎ＋Ｃｄ｝ …（５） となる。式（４）と（５）から、例えば、ＬＳＢ（ｎ＝
０）でのΔＶは、ＶＨ／５１１となり、ＶＨが５Ｖな
ら、約１０ｍＶとなる。また、ｎ＝１でのΔＶは、ＶＨ
／２５５となり、ｎ＝２でのΔＶは、ＶＨ／１２７とな
り、その他についても同様に計算できる。
【００３４】この様に制御端子Ｖｃと容量Ｃｄを介し
て、浮遊状態にある初段インバータアンプの入力端子の
電位Ｖｆｇを所望のレベルへシフトさせた後、アクティ
ブ期間Ｔａｃｔにおいては、アナログ信号入力端子には
アナログ信号Ｖｉｎがランプ的に入力されると共に、各
桁の回路の信号入力端子には上位ビットからの出力信号
Ｄｎ＋１の反転信号が伝達用インバータを介して入力さ
れる。ちなみに最初の段階での各桁の出力信号は全てロ
ーレベルである。
て、浮遊状態にある初段インバータアンプの入力端子の
電位Ｖｆｇを所望のレベルへシフトさせた後、アクティ
ブ期間Ｔａｃｔにおいては、アナログ信号入力端子には
アナログ信号Ｖｉｎがランプ的に入力されると共に、各
桁の回路の信号入力端子には上位ビットからの出力信号
Ｄｎ＋１の反転信号が伝達用インバータを介して入力さ
れる。ちなみに最初の段階での各桁の出力信号は全てロ
ーレベルである。
【００３５】次に、アナログ信号が入力される初期段階
において、例えば、ＬＳＢでの初段インバータアンプの
入力端子に生じる電位Ｖｆｇは、 Ｖｆｇ＝Ｖｉｎｖ−ΔＶ＋｛ＶｉｎＣｉｎ｝／｛ΣＣｊ＋Ｃｉｎ＋Ｃｄ｝ …（６） となる。式（６）からわかる様に、ＬＳＢでは、アナロ
グランプ信号電圧が入力されてから、徐々に初段インバ
ータアンプの入力端子の電位Ｖｆｇが上昇し、その上昇
量が、前述のごとく最初にシフトされた電位量ΔＶ（１
０ｍＶ）を越えた時点ではじめて、初段インバータアン
プが反転動作する。そしてその結果、ＬＳＢの出力信号
はハイレベルへ変化する。さらにアナログ信号Ｖｉｎが
上昇すると、今度はｎ＝１のビットにおいて今述べた事
と同様のことがおこる。但し、ｎ＝１のビットにおいて
初段インバータアンプが反転動作を起こすまでの電位上
昇量は２０ｍＶ（５Ｖ／２５５）と、ＬＳＢにおけるそ
れの２倍である点が異なる。
において、例えば、ＬＳＢでの初段インバータアンプの
入力端子に生じる電位Ｖｆｇは、 Ｖｆｇ＝Ｖｉｎｖ−ΔＶ＋｛ＶｉｎＣｉｎ｝／｛ΣＣｊ＋Ｃｉｎ＋Ｃｄ｝ …（６） となる。式（６）からわかる様に、ＬＳＢでは、アナロ
グランプ信号電圧が入力されてから、徐々に初段インバ
ータアンプの入力端子の電位Ｖｆｇが上昇し、その上昇
量が、前述のごとく最初にシフトされた電位量ΔＶ（１
０ｍＶ）を越えた時点ではじめて、初段インバータアン
プが反転動作する。そしてその結果、ＬＳＢの出力信号
はハイレベルへ変化する。さらにアナログ信号Ｖｉｎが
上昇すると、今度はｎ＝１のビットにおいて今述べた事
と同様のことがおこる。但し、ｎ＝１のビットにおいて
初段インバータアンプが反転動作を起こすまでの電位上
昇量は２０ｍＶ（５Ｖ／２５５）と、ＬＳＢにおけるそ
れの２倍である点が異なる。
【００３６】次に、以上の説明に基づき本発明によるマ
ルチステップ型Ａ／Ｄ変換器全体の動作についてさらに
説明する。前述した様に、クランプリセット期間Ｔｃｐ
を完了し、各桁の初期インバータアンプの入力端子の電
位Ｖｆｇｎが各々所定のレベルにセットされた後にアナ
ログ信号Ｖｉｎを図８に示す様に一定の傾きで電位上昇
する様に印加させると、各桁の初段インバータアンプの
入力端子の電位Ｖｆｇｎは、容量Ｃｉｎを通してやはり
ランプ的に上昇する。この時、アナログ信号Ｖｉｎの変
化量に対する電位Ｖｆｇｎの変化量の比を電圧ゲインＧ
ｎとすると、Ｇｎは次式で与えられる。
ルチステップ型Ａ／Ｄ変換器全体の動作についてさらに
説明する。前述した様に、クランプリセット期間Ｔｃｐ
を完了し、各桁の初期インバータアンプの入力端子の電
位Ｖｆｇｎが各々所定のレベルにセットされた後にアナ
ログ信号Ｖｉｎを図８に示す様に一定の傾きで電位上昇
する様に印加させると、各桁の初段インバータアンプの
入力端子の電位Ｖｆｇｎは、容量Ｃｉｎを通してやはり
ランプ的に上昇する。この時、アナログ信号Ｖｉｎの変
化量に対する電位Ｖｆｇｎの変化量の比を電圧ゲインＧ
ｎとすると、Ｇｎは次式で与えられる。
【００３７】
Ｇｎ＝Ｃｉｎ／｛Ｃｉｎ＋ΣＣｊ＋Ｃｄ｝ …（７）
（７）式から、各桁の初段インバータアンプの入力端子
の全容量を同一の値に設定した場合には、各桁のゲイン
Ｇｎは等しくなる。従って、図に示す様に各桁の初段イ
ンバータアンプの入力端子の電位Ｖｆｇｎは、アナログ
信号Ｖｉｎの変化に対して全て同じ傾きで上昇する。
の全容量を同一の値に設定した場合には、各桁のゲイン
Ｇｎは等しくなる。従って、図に示す様に各桁の初段イ
ンバータアンプの入力端子の電位Ｖｆｇｎは、アナログ
信号Ｖｉｎの変化に対して全て同じ傾きで上昇する。
【００３８】アナログ信号Ｖｉｎの上昇に対して、まず
最下位桁（ＬＳＢ）の初段インバータアンプの電位Ｖｆ
ｇ０が１０ｍＶ上昇し中点レベルＶｉｎｖに達したとこ
ろで、ＬＳＢの初段インバータアンプは反転する。その
結果、図に示す様にＬＳＢの出力端子Ｄ０がハイとな
る。
最下位桁（ＬＳＢ）の初段インバータアンプの電位Ｖｆ
ｇ０が１０ｍＶ上昇し中点レベルＶｉｎｖに達したとこ
ろで、ＬＳＢの初段インバータアンプは反転する。その
結果、図に示す様にＬＳＢの出力端子Ｄ０がハイとな
る。
【００３９】その後さらに、アナログ信号Ｖｉｎが上昇
し続けると、今度は１つ上の桁の初段インバータアンプ
の入力端子の電位Ｖｆｇ１がさらに１０ｍＶ上昇し、や
はり中点レベルＶｉｎｖに達したところで、反転する。
その結果、図に示す様に１桁目の出力端子Ｄ１がハイと
なる。
し続けると、今度は１つ上の桁の初段インバータアンプ
の入力端子の電位Ｖｆｇ１がさらに１０ｍＶ上昇し、や
はり中点レベルＶｉｎｖに達したところで、反転する。
その結果、図に示す様に１桁目の出力端子Ｄ１がハイと
なる。
【００４０】１桁目の出力端子Ｄ１がハイとなると、そ
の反転信号は、その下の桁（ＬＳＢ）にフィードバック
される。この時、ＬＳＢの初期インバータアンプの入力
端子の電位Ｖｆｇ０が、容量Ｃｎを通してｎ桁目からの
フィードバック電圧によって振られる電圧量は次式で示
される。
の反転信号は、その下の桁（ＬＳＢ）にフィードバック
される。この時、ＬＳＢの初期インバータアンプの入力
端子の電位Ｖｆｇ０が、容量Ｃｎを通してｎ桁目からの
フィードバック電圧によって振られる電圧量は次式で示
される。
【００４１】
ｄｖｎ＝ＶＨ＊Ｃｎ／｛Ｃｉｎ＋ΣＣｊ＋Ｃｄ｝ …（８）
（４）と（８）式から、例えば１桁目からのフィードバ
ック電圧によって振られる電圧量ｄｖ１は、ＶＨ／２５
５となり、ＶＨが５Ｖの場合で約−２０ｍＶとなる。こ
の様にして、１桁目からのフィードバック電圧によって
ＬＳＢの初段インバータアンプの入力端子の電位Ｖｆｇ
０がマイナス側に振られ、前記の最初に設定されたレベ
ル（Ｖｉｎｖ−１０ｍＶ）まで戻されると、図に示す様
に初段インバータアンプの入力端子の電位Ｖｆｇ０は再
び中点レベルＶｉｎｖより小さくなるため、ＬＳＢの初
段インバータアンプは再び反転し、その結果ＬＳＢの出
力端子Ｄ０はローとなる。以降、さらにアナログ信号Ｖ
ｉｎが上昇し続けると、図にも示してある様に、上述し
てきたメカニズムと全く同様にして、さらに上位の桁の
インバータアンプは反転すると共に、その反転信号が下
位の桁へフィードバックされ、その結果、各桁の出力端
子が順次所望の値に設定され、最終的に８ビットのＡ／
Ｄ変換が完了する。
ック電圧によって振られる電圧量ｄｖ１は、ＶＨ／２５
５となり、ＶＨが５Ｖの場合で約−２０ｍＶとなる。こ
の様にして、１桁目からのフィードバック電圧によって
ＬＳＢの初段インバータアンプの入力端子の電位Ｖｆｇ
０がマイナス側に振られ、前記の最初に設定されたレベ
ル（Ｖｉｎｖ−１０ｍＶ）まで戻されると、図に示す様
に初段インバータアンプの入力端子の電位Ｖｆｇ０は再
び中点レベルＶｉｎｖより小さくなるため、ＬＳＢの初
段インバータアンプは再び反転し、その結果ＬＳＢの出
力端子Ｄ０はローとなる。以降、さらにアナログ信号Ｖ
ｉｎが上昇し続けると、図にも示してある様に、上述し
てきたメカニズムと全く同様にして、さらに上位の桁の
インバータアンプは反転すると共に、その反転信号が下
位の桁へフィードバックされ、その結果、各桁の出力端
子が順次所望の値に設定され、最終的に８ビットのＡ／
Ｄ変換が完了する。
【００４２】以上述べた様に、本発明によるＡ／Ｄ変換
器では、各桁において、複数の入力端子を持ちその各入
力端子が容量手段を介して共通接続されその共通接続端
子にインバータアンプの入力端子が接続され、かつその
インバータアンプの入力端子の電位を任意の電位レベル
に精度良く設定できる、という様な機能的な回路を用い
ることで、マルチステップ型Ａ／Ｄ変換に必要な、Ｄ／
Ａ変換とアナログ減算とコンパレートという３つの基本
処理を単一回路のみで、極めて効率的（少ない素子数と
低消費電力で）に実現している。
器では、各桁において、複数の入力端子を持ちその各入
力端子が容量手段を介して共通接続されその共通接続端
子にインバータアンプの入力端子が接続され、かつその
インバータアンプの入力端子の電位を任意の電位レベル
に精度良く設定できる、という様な機能的な回路を用い
ることで、マルチステップ型Ａ／Ｄ変換に必要な、Ｄ／
Ａ変換とアナログ減算とコンパレートという３つの基本
処理を単一回路のみで、極めて効率的（少ない素子数と
低消費電力で）に実現している。
【００４３】
【発明の効果】以上の実施例で述べてきたように、本発
明によれば、複数の入力端子を持ち、前記各入力端子が
容量手段を介して共通接続され、前記共通接続端子にイ
ンバータアンプの入力端子が接続され、前記インバータ
アンプの出力端子と入力端子の間にスイッチが設けられ
た半導体装置において、前記スイッチをオンして前記イ
ンバータアンプの入力端子と出力端子を同電位に設定し
た後、前記スイッチをオフし前記インバータアンプの入
力端子を浮遊状態とした後、前記複数の入力端子の内の
少なくとも１つ以上の入力端子から電圧を印加し、前記
浮遊状態のインバータアンプの入力端子の電位を所望の
レベルまでシフトさせた後に、残りの入力端子から信号
電圧を印加する、という様な駆動をすることにより、微
少電圧を検出して比較判定を実行する際に、前記インバ
ータアンプの入力端子において任意の電位レベル以上の
電位変化が生じてはじめてインバータアンプを反転させ
るという機能を、極めて少ない素子数で経済的に実現で
きるという効果が得られる。
明によれば、複数の入力端子を持ち、前記各入力端子が
容量手段を介して共通接続され、前記共通接続端子にイ
ンバータアンプの入力端子が接続され、前記インバータ
アンプの出力端子と入力端子の間にスイッチが設けられ
た半導体装置において、前記スイッチをオンして前記イ
ンバータアンプの入力端子と出力端子を同電位に設定し
た後、前記スイッチをオフし前記インバータアンプの入
力端子を浮遊状態とした後、前記複数の入力端子の内の
少なくとも１つ以上の入力端子から電圧を印加し、前記
浮遊状態のインバータアンプの入力端子の電位を所望の
レベルまでシフトさせた後に、残りの入力端子から信号
電圧を印加する、という様な駆動をすることにより、微
少電圧を検出して比較判定を実行する際に、前記インバ
ータアンプの入力端子において任意の電位レベル以上の
電位変化が生じてはじめてインバータアンプを反転させ
るという機能を、極めて少ない素子数で経済的に実現で
きるという効果が得られる。
【００４４】すなわち、比較判定手段で反転動作を起こ
すのに必要な入力電圧量を、任意の値に容易に設定する
ことができるという効果が得られる。
すのに必要な入力電圧量を、任意の値に容易に設定する
ことができるという効果が得られる。
【００４５】さらに、この機能を使って、マルチステッ
プ型Ａ／Ｄ変換器を作製した場合も、極めて少ない素子
数で経済的に実現できる効果が得られる。
プ型Ａ／Ｄ変換器を作製した場合も、極めて少ない素子
数で経済的に実現できる効果が得られる。
【図１】本発明の第１の実施例の半導体装置を示す回路
図。
図。
【図２】従来例の回路図。
【図３】図１の実施例の駆動方法を説明するための動作
タイミング図。
タイミング図。
【図４】本発明の第２の実施例の半導体装置を示す回路
図。
図。
【図５】本発明の第３の実施例のＡ／Ｄ変換器を示す回
路図。
路図。
【図６】本発明の第３の実施例の各回路の内部構成を示
す回路図。
す回路図。
【図７】図６の実施例の動作タイミング図。
【図８】図５、図６の実施例の動作タイミング図。
１，２，３，…ｎ 信号入力端子、
１０ インバータアンプの入力端子、
２０ 前記スイッチの制御端子、
３０ インバータアンプ（比較判定手段）
１００ インバータアンプの出力端子、
２００ インバータアンプの入力端子の電位Ｖｆｇを所
望のレベルまでシフトさせるための制御端子、 Ｍ１ インバータアンプの出力端子と入力端子と間に設
けられたスイッチ、 Ｃ１，Ｃ２，Ｃ３，…Ｃｎ，Ｃｄ 容量、
望のレベルまでシフトさせるための制御端子、 Ｍ１ インバータアンプの出力端子と入力端子と間に設
けられたスイッチ、 Ｃ１，Ｃ２，Ｃ３，…Ｃｎ，Ｃｄ 容量、
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−249417（ＪＰ，Ａ)
特開 平５−235767（ＪＰ，Ａ)
特開 平１−319322（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 1/00
H03K 5/00
Claims (8)
- 【請求項１】 複数の入力端子を持ち、前記各入力端子
がそれぞれの容量手段を介して共通接続され、前記共通
接続端子に比較判定手段の入力端子が接続され、前記比
較判定手段の出力端子と入力端子との間にスイッチ手段
が設けられた半導体装置の駆動方法において、 前記スイッチ手段をオンとして前記比較判定手段の入力
端子と出力端子を同電位に設定した後、 前記スイッチ手段をオフとして前記比較判定手段の入力
端子を浮遊状態とし、 前記複数の入力端子の内の少なくとも１つ以上の入力端
子から電圧を印加して、前記浮遊状態の比較判定手段の
入力端子の電位を、中点レベルから所望のレベルにシフ
トさせた後、 残りの他の入力端子から電圧を印加して前記比較判定手
段を反転動作させることを特徴とする半導体装置の駆動
方法。 - 【請求項２】 前記比較判定手段の入力端子と出力端子
を同電位に設定する際、前記複数の入力端子の内の少な
くとも１つ以上の入力端子のハイレベルを印加してお
き、前記比較判定手段の入力端子を浮遊状態とした後
に、前記入力端子にローレベルを印加することを特徴と
する請求項１記載の半導体装置の駆動方法。 - 【請求項３】 前記複数の入力端子の内の少なくとも１
つ以上の入力端子に、前記スイッチ手段をオンオフさせ
る信号またはその反転信号が印加されることを特徴とす
る請求項１記載の半導体装置の駆動方法。 - 【請求項４】 前記それぞれの容量手段の大きさの比を
任意に設定することにより、前記シフト量を任意に制御
することを特徴とする請求項１記載の半導体装置の駆動
方法。 - 【請求項５】 複数の入力端子を持ち、前記各入力端子
がそれぞれの容量手段を介して共通接続され、前記共通
接続端子に比較判定手段の入力端子が接続され、前記比
較判定手段の出力端子と入力端子との間にスイッチ手段
が設けられた半導体装置において、 前記スイッチ手段をオンとして前記比較判定手段の入力
端子と出力端子を同電位に設定した後、前記スイッチ手
段をオフとして前記比較判定手段の入力端子を浮遊状態
とする手段と、 前記複数の入力端子の内の少なくとも１つ以上の入力端
子から電圧を印加して、前記浮遊状態の比較判定手段の
入力端子の電位を中点レベルから所望のレベルにシフト
させる手段と、 残りの他の入力端子から電圧を印加して前記比較判定手
段を反転動作させる手段と、を有することを特徴とする
半導体装置。 - 【請求項６】 前記比較判定手段の入力端子と出力端子
を同電位に設定する際、前記複数の入力端子の内の少な
くとも１つ以上の入力端子のハイレベルを印加してお
き、前記比較判定手段の入力端子を浮遊状態とした後
に、前記入力端子にローレベルを印加する手段を有する
ことを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記複数の入力端子の内の少なくとも１
つ以上の入力端子に、前記スイッチ手段をオンオフさせ
る信号またはその反転信号を印加する手段を有すること
を特徴とする請求項５記載の半導体装置。 - 【請求項８】 前記それぞれの容量手段の大きさの比を
任意に設定することにより、前記シフト量を任意に制御
したことを特徴とする請求項５記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01409795A JP3412943B2 (ja) | 1995-01-31 | 1995-01-31 | 半導体装置及びその駆動方法 |
| US08/548,607 US5835045A (en) | 1994-10-28 | 1995-10-26 | Semiconductor device, and operating device, signal converter, and signal processing system using the semiconductor device. |
| DE69529388T DE69529388T2 (de) | 1994-10-28 | 1995-10-27 | Halbleiterschaltung und ihre Anwendung in einer Operationsschaltung, einem Signalwandler und einem Signalverarbeitungssystem |
| EP95117011A EP0709794B1 (en) | 1994-10-28 | 1995-10-27 | Semiconductor device, and operating device, signal converter, and signal processing system using the semiconductor device |
| CN95120308A CN1132371A (zh) | 1994-10-28 | 1995-10-27 | 半导体器件和运算器件、信号转换器和信号处理系统 |
| KR1019950037886A KR100485301B1 (ko) | 1994-10-28 | 1995-10-28 | 반도체장치, 및 그 반도체장치를 이용한 연산장치, 신호변환기 및 신호처리시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01409795A JP3412943B2 (ja) | 1995-01-31 | 1995-01-31 | 半導体装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204565A JPH08204565A (ja) | 1996-08-09 |
| JP3412943B2 true JP3412943B2 (ja) | 2003-06-03 |
Family
ID=11851619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01409795A Expired - Fee Related JP3412943B2 (ja) | 1994-10-28 | 1995-01-31 | 半導体装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3412943B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286477A (ja) | 2004-03-29 | 2005-10-13 | Renesas Technology Corp | データスライサ |
-
1995
- 1995-01-31 JP JP01409795A patent/JP3412943B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204565A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5028926A (en) | Successive type analog-to-digital converter with a variable reference voltage for the digital to analog converter | |
| US5155386A (en) | Programmable hysteresis comparator | |
| US20100060500A1 (en) | Analog/Digital Converter Assembly and Corresponding Method | |
| JPH07202653A (ja) | 時間遅延回路 | |
| JPH0424887B2 (ja) | ||
| US20060244647A1 (en) | Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same | |
| US4812817A (en) | Differential analog-digital converter with switched capacitors | |
| EP0289081B1 (en) | Digital-to-analog converter | |
| EP0096752B1 (en) | Analog to digital converter circuit | |
| EP0354552B1 (en) | Analog to digital converter | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| US4684924A (en) | Analog/digital converter using remainder signals | |
| JP3412943B2 (ja) | 半導体装置及びその駆動方法 | |
| US9685972B1 (en) | Asynchronous successive approximation register analog-to-digital converter circuit and method for configuring the same | |
| US5966088A (en) | Analog/digital converter and voltage comparator capable of fast producing of output offset voltage | |
| EP1371137B1 (en) | High speed latch comparators | |
| US6922163B2 (en) | Semiconductor integrated circuit | |
| US4803461A (en) | R-2R type D/A converter circuit | |
| US5686918A (en) | Analog-to-digital converter with digital-to-analog converter and comparator | |
| JPH0212416B2 (ja) | ||
| US8593323B2 (en) | A/D conversion device | |
| US7646321B2 (en) | Digital/analog converter | |
| US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH10200385A (ja) | 比較器及び多段比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |