JP2005286477A - データスライサ - Google Patents

Abstract

【課題】本発明は、入力信号が高速に変化する場合であっても、適切なスライサ基準電圧を生成することができる基準電圧発生回路を備えたデータスライサを提供する。
【解決手段】本発明に係るデータスライサは、基準電圧発生回路１とコンパレータ３とを備える。そして、基準電圧発生回路１は、互いに並列接続され、入力信号に基づく電荷を保持する複数の容量４と、複数の容量４と第１のノードでそれぞれ接続され、複数の容量４への入力信号の流入を制御する複数のスイッチ５と、複数の容量４と第１のノードでそれぞれ接続され、複数の容量４の間の接続を制御する複数のスイッチ６とを備える。複数のスイッチ５は、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングを有するように制御し、複数のスイッチ６は、全てがＯＮ状態となる所定のタイミングを有するように制御する。
【選択図】図１

Description

本発明は、データスライサ及びその駆動方法に係る発明であって、特に、データスライサの基準電圧発生に関するものである。

例えば、映像信号入力にディジタルデータを重畳して放送を行う場合がある。この場合放送の受信機は、この重畳した信号を取り出してディジタルデータにデコードする必要がある。そのため、受信機にはデータスライサが備えられている。

従来のデータスライサでは、基準電圧発生回路と基準電圧と入力信号を比較する比較回路で構成されている。そして、この基準電圧発生回路は、入力信号に基づいて基準電圧を生成している。

具体的に説明すると、まず入力信号におけるクロックランイン入力が開始されると、基準電圧発生回路に含まれるＲＣ積分回路で入力信号が積分される。このＲＣ積分回路から得られた値が、基準電圧となる。

この得られた基準電圧と入力信号とを比較回路で比較することにより、重畳した信号を取り出すことができる。なお、特許文献１に、従来のデータスライサについて記載されている。

特開２００１−１８９７６５号公報

しかし、従来のデータスライサでは、ＲＣ積分回路を用いて基準電圧を生成するので、基準電圧を得るために時間がかかる問題があった。特に、入力信号が高速に変化する場合、ＲＣ積分回路が追随することができず適切な基準電圧を生成できない問題があった。さらに、データスライサによっては、基準電圧発生回路の外部に基準電圧を保持するための大きな容量を設ける必要があった。例えば、ＲＣ積分回路に用いられる容量が約４０ｐＦの場合に、外部に取り付けられる容量は約１，０００ｐＦとなる。そのため、データスライサの回路規模が大きくなる問題があった。

そこで、本発明は、入力信号が高速に変化する場合であっても、適切な基準電圧を生成することができる基準電圧発生回路を備えたデータスライサを提供することを目的とする。また、本発明は、基準電圧を保持するための大きな容量を設ける必要がないデータスライサを提供することを目的とする。

本発明に係る解決手段は、基準電圧を生成する基準電圧発生回路と、基準電圧と入力信号とを比較する比較回路とを備えるデータスライサであって、基準電圧発生回路は、互いに並列接続され、入力信号に基づく電荷を保持する複数の容量と、複数の容量と第１のノードでそれぞれ接続され、複数の容量への入力信号の流入を制御する複数の第１スイッチと、複数の容量と第１のノードでそれぞれ接続され、複数の容量の間の接続を制御する複数の第２スイッチとを備え、複数の第１スイッチは、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングを有するように制御し、複数の第２スイッチは、全てがＯＮ状態となる所定のタイミングを有するように制御する。

本発明に記載のデータスライサは、基準電圧を生成する基準電圧発生回路と、基準電圧と入力信号とを比較する比較回路とを備えるデータスライサであって、基準電圧発生回路は、互いに並列接続され、入力信号に基づく電荷を保持する複数の容量と、複数の容量と第１のノードでそれぞれ接続され、複数の容量への入力信号の流入を制御する複数の第１スイッチと、複数の容量と第１のノードでそれぞれ接続され、複数の容量の間の接続を制御する複数の第２スイッチとを備え、複数の第１スイッチは、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングを有し、複数の第２スイッチは、全てがＯＮ状態となる所定のタイミングを有するので、入力信号が高速に変化する場合であっても基準電圧発生回路が十分に追随することができるため、適切なスライサ基準電圧を生成することができる効果がある。

（実施の形態１）
図１に、本実施の形態に係るデータスライサの回路図を示す。図１に示すデータスライサでは、基準電圧発生回路１、バッファ２及びコンパレータ３から構成されている。データスライサに入力される入力信号Ｖｉｎは、コンパレータ３の＋側に供給されるとともに、基準電圧発生回路１に供給される。

基準電圧発生回路１では、供給された入力信号Ｖｉｎに基づいてスライサ基準電圧を生成する。本実施の形態に係るデータスライサでは、スライサ基準電圧が、一旦バッファ２で保持された後に、コンパレータ３の−側に供給される。コンパレータ３では、供給された入力信号Ｖｉｎとスライサ基準電圧とを比較することで結果を出力する。

ここで、基準電圧発生回路１は、入力信号Ｖｉｎに基づく電荷を保持する容量４、容量４への入力信号Ｖｉｎの流入を制御するスイッチ５及び複数の容量４間の接続を制御するスイッチ６により構成されている。さらに、基準電圧発生回路１は、容量４及びスイッチ５，６のそれぞれが複数個並列に接続される構成である。そして、容量４の一方の端子が、スイッチ５及びスイッチ６と１つのノードで接続され、容量４の他方の端子は接地されている。

図１に示す基準電圧発生回路１では、容量４及びスイッチ５，６のそれぞれが４個並列に接続された構成になっており、容量４ａ〜４ｄ及びスイッチ５ａ〜５ｄ，６ａ〜６ｄと表記されている。なお、図１に示す基準電圧発生回路１は例示であり、容量４及びスイッチ５，６はそれぞれ４個設けられる場合に限られず、複数であれば良い。

本実施の形態に係る基準電圧発生回路１では、スイッチ５により容量４への入力信号Ｖｉｎの流入が制御され、複数の容量４それぞれに入力信号Ｖｉｎに基づく電荷が保持される。さらに、本実施の形態に係る基準電圧発生回路１では、全てのスイッチ６をＯＮ状態にすることで複数の容量４の間が全て接続され、保持された電荷が平均化される。

基準電圧発生回路１は、平均化された電荷に基づく電位をスライサ基準電圧としてバッファ２に供給する。本実施の形態に係る基準電圧発生回路１では、従来技術で示したＲＣ積分回路を用いていない。そのため、入力信号Ｖｉｎが高速に変化する場合であっても、十分に追随することができる。また、本実施の形態に係る基準電圧発生回路１では、複数の容量４を設けるのみで良く、スライサ基準電圧を保持するための大きな容量を必要としない。

次に、本実施の形態に係るデータスライサ（特に基準電圧発生回路１）の動作について説明する。図２に、本実施の形態に係るデータスライサのタイミングチャートを示す。図２に示すタイミングチャートでは、入力信号Ｖｉｎのビット同期に用いられる信号（以下、クロックランインともいう）、スイッチ５，６の制御用クロック、スイッチ５，６の状態がそれぞれ図示されている。なお、図１で示したスイッチ５は、スイッチ５ａ〜スイッチ５ｄまでの４個で構成されている。そのため、図２に示すタイミングチャートにも、スイッチ５ａ〜スイッチ５ｄまでの状態がそれぞれ図示されている。

そして、本実施の形態に係る基準電圧発生回路１では、クロックランイン１周期又は数周期の間にスイッチ５ａ〜５ｄのそれぞれを１度ずつＯＮ状態にするように駆動する。そのため、スイッチ５，６の制御用クロックは、クロックランインよりも高い周波数であることが必要である。図２に示すタイミングチャートでは、クロックランイン１周期に対して、制御用クロックが４周期となるように設定されている。なお、クロックランインの立ち上がり部分と制御用クロックの立ち上がり部分は同期している。

この制御用クロックに基づいて、基準電圧発生回路１はスイッチ５，６を制御する。まず、クロックランインのスタート時に、制御用クロックに同期してスイッチ５ａをＯＮ状態にする。スイッチ５ａがＯＮ状態になることにより、スイッチ５ａに接続された容量４ａに入力信号Ｖｉｎに基づく電荷が保持される。スイッチ５ａがＯＮ状態であるタイミングは、制御用クロックの半周期分である。

スイッチ５ａがＯＦＦ状態となった後に、制御用クロックが立ち上がるタイミングでスイッチ５ｂをＯＮ状態にする。スイッチ５ｂがＯＮ状態になることにより、スイッチ５ｂに接続された容量４ｂに入力信号Ｖｉｎに基づく電荷が保持される。スイッチ５ｂがＯＮ状態であるタイミングは、制御用クロックの半周期分である。

スイッチ５ｂがＯＦＦ状態となった後に、制御用クロックが立ち上がるタイミングでスイッチ５ｃをＯＮ状態にする。スイッチ５ｃがＯＮ状態になることにより、スイッチ５ｃに接続された容量４ｃに入力信号Ｖｉｎに基づく電荷が保持される。スイッチ５ｃがＯＮ状態であるタイミングは、制御用クロックの半周期分である。

スイッチ５ｃがＯＦＦ状態となった後に、制御用クロックが立ち上がるタイミングでスイッチ５ｄをＯＮ状態にする。スイッチ５ｄがＯＮ状態になることにより、スイッチ５ｄに接続された容量４ｄに入力信号Ｖｉｎに基づく電荷が保持される。スイッチ５ｄがＯＮ状態であるタイミングは、制御用クロックの半周期分である。

上記のように、制御用クロック４周期分（＝クロックランイン１周期分）の間に、スイッチ５ａ〜５ｄのそれぞれが重複することがなくＯＮ状態となる。なお、図２に示すタイミングチャートのように、必ずしもスイッチ５ａからスイッチ５ｄの順に駆動される必要はなく、所定のタイミング（本実施の形態では制御用クロック４周期分）の間に重複することなく１度ずつＯＮ状態となれば順序不同で良い。

なお、スイッチ６ａ〜６ｄは、スイッチ５ａ〜５ｄが駆動している間はＯＦＦ状態である。図２に示すタイミングチャートでは、クロックランインのスタート時から制御用クロック半周期分前に、スイッチ６ａ〜６ｄの全てがＯＦＦ状態になっている。そして、スイッチ５ｄがＯＦＦ状態になった後に、制御用クロックが立ち上がるタイミングでスイッチ６ａ〜６ｄの全てがＯＮ状態となる。

スイッチ６ａ〜６ｄの全てがＯＮ状態となることで、容量４ａ〜４ｄの全容量が接続され、それぞれの容量４ａ〜４ｄにチャージされた電荷が平均化される。容量４ａ〜４ｄの平均化された電荷に基づく電位が、スライサ基準電圧としてバッファ２に供給される。

上記の駆動方法をまとめると、本実施の形態に係るデータスライサでは、以下のような駆動方法を行っている。まず、入力信号Ｖｉｎの入力開始（クロックランインのスタート時）後の所定のタイミング（本実施の形態では制御用クロック４周期分）に、スイッチ５ａ〜５ｄのそれぞれが重複することなくＯＮ状態となるようにスイッチ５ａ〜５ｄを制御し、複数の容量４ａ〜４ｄのそれぞれに所定の電荷を保持する（ステップ（ａ））。次に、ステップ（ａ）後に、スイッチ６ａ〜６ｄの全てがＯＮ状態となるようにスイッチ６ａ〜６ｄを制御し、複数の容量４ａ〜４ｄに保持された所定の電荷を平均化する（ステップ（ｂ））。ステップ（ｂ）により得られた平均化された所定の電荷に基づく電位をスライサ基準電圧とし、スライサ基準電圧と入力信号Ｖｉｎとをコンパレータ３において比較する（ステップ（ｃ））。

なお、容量４ａ〜４ｄのそれぞれに保持される所定の電荷は、それぞれの容量の大きさやチャージされる時間により決定される。また、容量４ａ〜４ｄの大きさは、全て同じ大きさとしても良いし、容量４ａ〜４ｄのそれぞれに対し重み付けを行い異なる大きさとしても良い。

以上のように、本実施の形態に記載のデータスライサは、スライサ基準電圧を生成する基準電圧発生回路１と、スライサ基準電圧と入力信号とを比較するコンパレータ３とを備え、基準電圧発生回路１が、互いに並列接続され、入力信号に基づく電荷を保持する複数の容量４ａ〜４ｄと、複数の容量４ａ〜４ｄにそれぞれ接続され、複数の容量４ａ〜４ｄへの入力信号の流入を制御する複数のスイッチ５ａ〜５ｄと、複数の容量４ａ〜４ｄにそれぞれ接続され、複数の容量４ａ〜４ｄの間の接続を制御する複数のスイッチ６ａ〜６ｄとを備え、複数のスイッチ５ａ〜５ｄが、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングチを有するように制御し、複数のスイッチ６ａ〜６ｄが、全てがＯＮ状態となる所定のタイミングを有するように制御するので、入力信号が高速に変化する場合であっても基準電圧発生回路１が十分に追随することができるため、適切なスライサ基準電圧を生成することができる効果がある。また、本実施の形態に記載のデータスライサでは、複数の容量４ａ〜４ｄを備える構成とすることで、従来のデータスライサのようにスライサ基準電圧を保持するための大きな容量を別途設ける必要がなくなる。

本実施の形態に記載のデータスライサは、複数の容量４ａ〜４ｄのそれぞれを均等の容量を有するので、容量４ａ〜４ｄに蓄積された全電荷量の平均値に基づく電位がスライサ基準電圧として生成することが可能となる。

また、本実施の形態に記載のデータスライサは、複数の容量４ａ〜４ｄのそれぞれを所定の重み付けにより決定する容量を有することにすることで、所望の電荷量に基づく電位がスライサ基準電圧として生成することが可能となる。

（実施の形態２）
本実施の形態に係るデータスライサは、実施の形態１に係るデータスライサにスイッチ５，６の制御用クロックを選択するための回路を追加した構成である。実施の形態１では、図２に示すようなクロックランイン１周期に制御用クロック４周期が対応している。しかし、データスライサが表示装置等に用いられる場合、映像方式の違いによりクロックランインの周波数が変化することになる。ここで、映像方式としては、例えば、ＰＡＬ（phase alternation by line）方式やＮＴＳＣ（National Television System Committee）方式などが存在する。

クロックランインの周波数が変化すると、それにあわせて制御用クロックも変化させる必要が生じる。そこで、図３に示すような制御用クロック選択回路がデータスライサに必要となる。

図３は、本実施の形態に係るデータスライサに設けられている制御用クロック選択回路である。図３に示す制御用クロック選択回路は、ｎビットカウンタ１１とｎ ｔｏ ｍデコーダ１２とを備えている。

このｎビットカウンタ１１は、データスライサの内部クロックが入力されると、内部クロックを２〜ｎ²に分周した信号を生成する回路である。一方、ｎ ｔｏ ｍデコーダ１２は、ｎビットカウンタ１１により生成されたｎ種の信号から、制御用クロックとして使用する信号を選択するためのデコーダである。そのため、ｎ ｔｏ ｍデコーダ１２は、クロックランインの周波数の変化に対応して、制御用クロックの周波数を最適な周波数に可変し、スイッチ５，６に供給することができる。

以上のように、本実施の形態に記載のデータスライサは、スイッチ５，６に、ＯＮ／ＯＦＦ状態の制御タイミングである制御用クロックが供給され、基準電圧発生回路１が、制御用クロックの周波数を可変させる制御用クロック選択回路をさらに備えるので、映像方式にあわせて最適な制御用クロックの周波数を選択することができ、データスライサの汎用性を向上させることができる。

（実施の形態３）
本実施の形態に係るデータスライサは、実施の形態１に係るデータスライサに周波数検出部と制御用クロック生成部とを追加した構成である。図４に、本実施の形態に係るデータスライサに設けられる周波数検出部２１と制御用クロック生成部２２のブロック図を示す。

周波数検出部２１は、入力信号Ｖｉｎの周波数を検出する。一方、制御用クロック生成部２２は、周波数検出部２１で検出された入力信号Ｖｉｎの周波数に基づいて、スイッチ５，６に供給する制御用クロックを生成する。

具体的に、周波数検出部２１及び制御用クロック生成部２２の動作を説明する。図５に、入力信号Ｖｉｎ等のタイミングチャートを示す。まず、入力信号Ｖｉｎのクロックランインがデータスライサに入力されると、最初の１又は数周期分のクロックランインに対して実施の形態１で説明した方法を適用し、暫定的なスライサ基準電圧を生成する。図５に示すタイミングチャートでは、クロックランインの２周期分に基づいて暫定的なスライサ基準電圧が生成されている。

周波数検出部２１では、この暫定的なスライサ基準電圧を基準にクロックランインの立ち上がりエッジ及び立ち下がりエッジを検出する。そして、周波数検出部２１は、数周期分のクロックランイン（図５では、約３周期分）の立ち上がりエッジ及び立ち下がりエッジから、クロックランインの周波数を得る。なお、周波数検出部２１におけるクロックランインの立ち上がりエッジ及び立ち下がりエッジを検出する回路には、一般的に良く知られているエッジ検出用回路を用いることで実現可能である。

周波数検出部２１で検出されたクロックランインの周波数に基づいて、制御用クロック生成部２２では、最適な制御用クロックを生成する。制御用クロック生成部２２において最適な制御用クロックを得る方法として、クロックランインの周波数を逓倍して生成する方法や、実施の形態２で説明した制御用クロック選択回路を制御用クロック生成部２２に内蔵し、最適な制御用クロックを選択する方法がある。さらに、制御用クロック生成部２２が、検出した立ち上がりエッジ又は立ち下がりエッジを規定時間遅延させたパルスを利用して最適な制御用クロックを得る方法などもある。

図５に示すタイミングチャートでは、制御用クロック生成部２２で得られた制御用クロックが示されている。図５に示された制御用クロックは、クロックランインの周波数よりも高い周波数であり、クロックランインの周波数の２倍程度である。

以上のように、本実施の形態に記載のデータスライサは、入力信号Ｖｉｎのクロックランインの周波数を検出する周波数検出部２１と、周波数検出部２１で検出した周波数に基づいて、スイッチ５，６に供給する制御用クロックを生成する制御用クロック生成部２２とをさらに備えるので、実際の入力信号Ｖｉｎにあった制御用クロックに基づいてスライサ基準電圧を生成することが可能となるため、スライサ基準電圧の精度が向上する。

（実施の形態４）
本実施の形態に係るデータスライサは、実施の形態１に係るデータスライサに用いていたコンパレータ３に代えてチョッパーアンプ回路を用いた構成である。図６に、本実施の形態に係るデータスライサの回路図を示す。図６に示すデータスライサでは、基準電圧発生回路３０とチョッパーアンプ回路３１から構成されている。まず、データスライサに入力される入力信号Ｖｉｎは、基準電圧発生回路３０に供給される。

基準電圧発生回路３０では、供給された入力信号Ｖｉｎに基づいてスライサ基準電圧を生成し、チョッパーアンプ回路３１に供給する。チョッパーアンプ回路３１では、供給された入力信号Ｖｉｎとスライサ基準電圧とを比較することで結果を出力する。

ここで、基準電圧発生回路３０は、入力信号Ｖｉｎに基づく電荷を保持する容量３２、入力信号Ｖｉｎの流入を制御するスイッチ３３及びスイッチ３３と複数の容量３２とのそれぞれの接続を制御する複数のスイッチ３４により構成されている。さらに、基準電圧発生回路３０は、容量３２及びスイッチ３４のそれぞれが複数個並列に接続される構成である。そして、容量３２の一方の端子は、チョッパーアンプ回路３１と１つのノードで接続され、容量３２の他方の端子は、スイッチ３４と接続される。

図６に示す基準電圧発生回路３０では、容量３２及びスイッチ３４のそれぞれが４個並列に接続された構成になっており、容量３２ａ〜３２ｄ及びスイッチ３４ａ〜３４ｄと表記されている。なお、図６に示す基準電圧発生回路３０は例示であり、容量３２及びスイッチ３４はそれぞれ４個設けられる場合に限られず、複数であれば良い。

本実施の形態に係る基準電圧発生回路３０では、スイッチ３３により入力信号Ｖｉｎの流入が制御され、スイッチ３４により複数の容量３２のそれぞれに流入する入力信号Ｖｉｎを制御している。スイッチ３４の制御により、複数の容量３２のそれぞれに所定の電荷が保持されることになる。

さらに、本実施の形態に係る基準電圧発生回路３０では、複数の容量３２のそれぞれに所定の電荷が保持された後に、全てのスイッチ３４をＯＮ状態とすることで複数の容量３２の間が接続され、保持された電荷が平均化される。

基準電圧発生回路３０は、平均化された電荷に基づく電位をスライサ基準電圧としてチョッパーアンプ回路３１に供給する。チョッパーアンプ回路３１は、インバータ３５とインバータ３５に並列接続されたスイッチ３６とを備えている。本実施の形態に係る基準電圧発生回路３０でも、従来技術で示したＲＣ積分回路を用いない。そのため、入力信号Ｖｉｎが高速に変化する場合であっても、十分に追随することができる。また、本実施の形態に係る基準電圧発生回路３０でも、複数の容量３２を設けるのみで良く、スライサ基準電圧を保持するための大きな容量を必要としない。

次に、本実施の形態に係るデータスライサ（特に基準電圧発生回路３０）の動作について説明する。図７に、本実施の形態に係るデータスライサのタイミングチャートを示す。図７に示すタイミングチャートでは、入力信号Ｖｉｎのクロックランイン、スイッチ３３，３４，３６の制御用クロック、スイッチ３３，３４，３６の状態がそれぞれ図示されている。なお、図６で示したスイッチ３４は、スイッチ３４ａ〜スイッチ３４ｄまでの４個で構成されている。そのため、図７に示すタイミングチャートにも、スイッチ３４ａ〜スイッチ３４ｄまでの状態がそれぞれ図示されている。

そして、本実施の形態に係る基準電圧発生回路３０では、クロックランイン１周期又は数周期の間にスイッチ３４ａ〜３４ｄのそれぞれを１度ずつＯＮ状態にするように駆動する。そのため、スイッチ３３，３４，３６の制御用クロックは、クロックランインよりも高い周波数であることが必要である。図７に示すタイミングチャートでは、クロックランイン１周期に対して、制御用クロックが４周期となるように設定されている。なお、クロックランインの立ち上がり部分と制御用クロックの立ち上がり部分は同期している。この制御用クロックに基づいて、基準電圧発生回路３０のスイッチ３３，３４及びチョッパーアンプ回路３１のスイッチ３６が制御される。

まず、入力信号ＶｉｎのクロックランインにＨｓｙｎｃ信号が入力される。Ｈｓｙｎｃ信号された後に、スイッチ３４ａ〜３４ｄを全てＯＦＦ状態にする。同時に、チョッパーアンプ回路３１に含まれるスイッチ３６をＯＮ状態にする。なお、スイッチ３３は、ＯＮ状態のままである。このように、スイッチ３３，３４，３６を制御することで、チョッパーアンプ回路３１の入力点（図６ではＡ点とする）の電位がインバータ３５の電源電圧（ＶＤＤ）の１／２に安定する。

次に、クロックランインのスタート時に、制御用クロックに同期してスイッチ３４ａをＯＮ状態にする。スイッチ３４ａをＯＮ状態にすることにより、スイッチ３４ａに接続された容量３２ａに入力信号Ｖｉｎに基づく電荷が保持される。容量３２ａには、１／２ＶＤＤと入力信号Ｖｉｎとの電位差が制御用クロックの半周期の間チャージされる。

スイッチ３４ａがＯＦＦ状態となった後に、制御用クロックが立ち上がるタイミングでスイッチ３４ｂをＯＮ状態にする。スイッチ３４ｂがＯＮ状態になることにより、スイッチ３４ｂに接続された容量３２ｂに入力信号Ｖｉｎに基づく電荷が保持される。容量３２ｂには、１／２ＶＤＤと入力信号Ｖｉｎとの電位差が制御用クロックの半周期の間チャージされる。

スイッチ３４ｂがＯＦＦ状態となった後に、制御用クロックが立ち上がるタイミングでスイッチ３４ｃをＯＮ状態にする。スイッチ３４ｃがＯＮ状態になることにより、スイッチ３４ｃに接続された容量３２ｃに入力信号Ｖｉｎに基づく電荷が保持される。容量３２ｃには、１／２ＶＤＤと入力信号Ｖｉｎとの電位差が制御用クロックの半周期の間チャージされる。

スイッチ３４ｃがＯＦＦ状態となった後に、制御用クロックが立ち上がるタイミングでスイッチ３４ｄをＯＮ状態にする。スイッチ３４ｄがＯＮ状態になることにより、スイッチ３４ｄに接続された容量３２ｄに入力信号Ｖｉｎに基づく電荷が保持される。容量３２ｃには、１／２ＶＤＤと入力信号Ｖｉｎとの電位差が制御用クロックの半周期の間チャージされる。

上記のように、制御用クロック４周期分（＝クロックランイン１周期分）の間に、スイッチ３４ａ〜３４ｄのそれぞれが重複することがなくＯＮ状態にする。なお、図７に示すタイミングチャートのように、必ずしもスイッチ３４ａからスイッチ３４ｄの順に駆動される必要はなく、所定のタイミング（本実施の形態では制御用クロック４周期分）の間に重複することなく１度ずつＯＮ状態となれば順序不同で良い。

次に、本実施の形態に係る基準電圧発生回路３０は、図７に示すタイミングチャートのようにスイッチ３３をＯＦＦ状態にし、入力信号Ｖｉｎの流入を遮断する。スイッチ３３をＯＦＦ状態にした後に、スイッチ３４ａ〜３４ｄの全てをＯＮ状態にする。

スイッチ３４ａ〜３４ｄの全てがＯＮ状態となることで、容量３２ａ〜３２ｄの全容量が接続され、それぞれの容量３２ａ〜３２ｄに保持された電荷が平均化される。容量３２ａ〜３２ｄの平均化された電荷に基づく電位をスライサ基準電圧として、チョッパーアンプ回路３１に供給される。つまり、Ｂ点での電位がスライサ基準電圧となり、インバータ３５の閾値電圧であるＡ点での電位とＢ点での電位差が各容量３２ａ〜３２ｄに蓄えられることになる。

チョッパーアンプ回路３１では、スイッチ３６をＯＦＦ状態にした後に基準電圧発生回路３０のスイッチ３３をＯＮ状態にすることにより、Ｂ点の入力信号Ｖｉｎとの電位差がインバータ３５に供給される。これにより、スライサ基準電圧と入力信号Ｖｉｎとを比較した結果がインバータ３５の出力として得られる。

上記の駆動方法をまとめると、本実施の形態に係るデータスライサでは、以下のような駆動方法を行っている。まず、チョッパーアンプ回路に含まれるスイッチ３６をＯＮ状態にし、複数のスイッチ３４ａ〜３４ｄをＯＦＦ状態にする（ステップ（Ｉ））。次に、入力信号の入力開始後（クロックランインのスタート時）の所定のタイミング（本実施の形態では制御用クロック４周期分）に、複数のスイッチ３４ａ〜３４ｄのそれぞれが重複することなくＯＮ状態となるように複数のスイッチ３４ａ〜３４ｄを制御し、複数の容量３２ａ〜３２ｄのそれぞれに所定の電荷を保持する（ステップ（ＩＩ））。次に、ステップ（ＩＩ）後に、スイッチ３３をＯＦＦ状態にする（ステップ（ＩＩＩ））。ステップ（ＩＩＩ）後に、複数のスイッチ３４ａ〜３４ｄが全てＯＮ状態となるように複数のスイッチ３４ａ〜３４ｄを制御し、複数の容量３２ａ〜３２ｄに保持された所定の電荷を平均化する（ステップ（ＩＶ））。ステップ（ＩＶ）後に、スイッチ３６をＯＦＦ状態にし、スイッチ３３をＯＮ状態にする（ステップ（Ｖ））。ステップ（ＩＶ）により得られた平均化された所定の電荷に基づく電位をスライサ基準電圧とし、スライサ基準電圧と入力信号Ｖｉｎとをチョッパーアンプ回路３１において比較する（ステップ（ＶＩ））。

なお、容量３２ａ〜３２ｄのそれぞれに保持される所定の電荷は、それぞれの容量の大きさやチャージされる時間により決定される。また、容量３２ａ〜３２ｄの大きさは、全て同じ大きさとしても良いし、容量３２ａ〜３２ｄのそれぞれに対し重み付けを行い異なる大きさとしても良い。

以上のように、本実施の形態に記載のデータスライサは、基準電圧を生成する基準電圧発生回路３０と、基準電圧と入力信号Ｖｉｎとを比較するチョッパーアンプ回路３１とを備えるデータスライサであって、基準電圧発生回路３０が、互いに並列接続され、且つチョッパーアンプ回路３１とＡ点に示すノードで接続され、入力信号Ｖｉｎに基づく電荷を保持する複数の容量３２ａ〜３２ｄと、入力信号Ｖｉｎの流入を制御するスイッチ３３と、スイッチ３３と複数の容量３２ａ〜３２ｄとのそれぞれの接続を制御する複数のスイッチ３４ａ〜３４ｄとを備え、複数のスイッチ３４ａ〜３４ｄが、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングを有するように制御し、且つ全てがＯＮ状態となる所定のタイミングを有するように制御するので、入力信号が高速に変化する場合であっても基準電圧発生回路３０が十分に追随でき、適切なスライサ基準電圧を生成することができる効果がある。また、本実施の形態に記載のデータスライサでは、コンバータの代わりにチョッパーアンプ回路３１を用いているため、さらにデータスライサの回路規模を縮小化することができる。

本実施の形態に記載のデータスライサでは、複数の容量３２ａ〜３２ｄのそれぞれを均等の容量を有するので、容量３２ａ〜３２ｄに蓄積された全電荷量の平均値に基づく電位がスライサ基準電圧として生成することが可能となる。

また、本実施の形態に記載のデータスライサでは、複数の容量３２ａ〜３２ｄのそれぞれを所定の重み付けより異なる容量を有することにすることで、所望の電荷量に基づく電位がスライサ基準電圧として生成することも可能となる。

（実施の形態５）
実施の形態４に係るデータスライサに対しても、スイッチ３３，３４，３６の制御用クロック選択回路を追加する構成は可能である。具体的には、実施の形態２で説明した内容と同じであり、図３に示す制御用クロック選択回路を図６に示すデータスライサに設けた構成である。そのため、詳細な説明を省略する。

本実施の形態に記載のチョッパーアンプ回路３１を用いたデータスライサは、複数のスイッチ３３，３４，３６に供給する制御用クロックの周波数を可変させる制御用クロック選択回路をさらに備えるので、映像方式にあわせて最適な制御用クロックの周波数を選択することができ、データスライサの汎用性を向上させることができる。

（実施の形態６）
実施の形態４に係るデータスライサに対しても、周波数検出部と制御用クロック生成部とを追加する構成は可能である。具体的には、実施の形態３で説明した内容と同じであり、図４に示す周波数検出部２１と制御用クロック生成部２２を図６に示すデータスライサに設けた構成である。そのため、詳細な説明を省略する。

以上のように、本実施の形態に記載のチョッパーアンプ回路３１を用いたデータスライサは、入力信号Ｖｉｎのクロックランインの周波数を検出する周波数検出部２１と、周波数検出部２１で検出した周波数に基づいて、スイッチ３３，３４，３６に供給する制御用クロックを生成する制御用クロック生成部２２とをさらに備えるので、実際の入力信号Ｖｉｎにあった制御用クロックに基づいてスライサ基準電圧を生成することが可能となるため、スライサ基準電圧の精度が向上する。

本発明の実施の形態１に係るデータスライサの回路図である。 本発明の実施の形態１に係るデータスライサのタイミングチャートである。 本発明の実施の形態２に係る制御用クロック選択回路のブロック図である。 本発明の実施の形態３に係る周波数検出部及び制御用クロック生成部のブロック図である。 本発明の実施の形態３に係る周波数検出部及び制御用クロック生成部のタイミングチャートである。 本発明の実施の形態４に係るデータスライサの回路図である。 本発明の実施の形態４に係るデータスライサのタイミングチャートである。

符号の説明

１，３０ 基準電圧発生回路、２ バッファ、３ コンパレータ、４，３２ 容量、５，６，３３，３４，３６ スイッチ、１１ ｎビットカウンタ、１２ ｎ ｔｏ ｍデコーダ、２１ 周波数検出部、２２ 制御用クロック生成部、３１ チョッパーアンプ回路、３５ インバータ。

Claims (6)

1. 基準電圧を生成する基準電圧発生回路と、
   前記基準電圧と入力信号とを比較する比較回路とを備えるデータスライサであって、
   前記基準電圧発生回路は、
   互いに並列接続され、前記入力信号に基づく電荷を保持する複数の容量と、
   前記複数の容量と第１のノードでそれぞれ接続され、前記複数の容量への前記入力信号の流入を制御する複数の第１スイッチと、
   前記複数の容量と第１のノードでそれぞれ接続され、前記複数の容量の間の接続を制御する複数の第２スイッチとを備え、
   前記複数の第１スイッチは、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングを有するように制御し、
   前記複数の第２スイッチは、全てがＯＮ状態となる所定のタイミングを有するように制御することを特徴とする、データスライサ。
2. 基準電圧を生成する基準電圧発生回路と、
   前記基準電圧と入力信号とを比較するチョッパーアンプ回路とを備えるデータスライサであって、
   前記基準電圧発生回路は、
   互いに並列接続され、且つ前記チョッパーアンプ回路と第２のノードで接続され、前記入力信号に基づく電荷を保持する複数の容量と、
   前記入力信号の流入を制御する第１スイッチと、
   前記第１スイッチと前記複数の容量とのそれぞれの接続を制御する複数の第２スイッチとを備え、
   前記複数の第２スイッチは、それぞれ重複することなく個別にＯＮ状態となる所定のタイミングを有するように制御し、且つ全てがＯＮ状態となる所定のタイミングを有するように制御することを特徴とする、データスライサ。
3. 請求項１又は請求項２に記載のデータスライサであって、
   前記複数の容量は、それぞれが均等の容量を有することを特徴とする、データスライサ。
4. 請求項１又は請求項２に記載のデータスライサであって、
   前記複数の容量は、それぞれが所定の重み付けにより決定される容量を有することを特徴とする、データスライサ。
5. 請求項１乃至請求項４のいずれかに記載のデータスライサであって、
   前記第１スイッチ及び前記第２スイッチには、ＯＮ／ＯＦＦ状態の制御タイミングである制御用クロックが供給され、
   前記基準電圧発生回路は、前記制御用クロックの周波数を可変させる制御用クロック選択回路をさらに備えたことを特徴とする、データスライサ。
6. 請求項１乃至請求項５のいずれかに記載のデータスライサであって、
   前記入力信号の周波数を検出する周波数検出部と、
   前記周波数検出部で検出した周波数に基づいて、前記制御用クロックを生成する制御用クロック生成部とをさらに備えることを特徴とする、データスライサ。
   

Images