JP2010283952A - チャージポンプ回路 - Google Patents

Abstract

【課題】電磁ノイズを抑制可能なチャージポンプ回路を提供する。
【解決手段】チャージポンプ回路は、スイッチ制御回路１０と、昇圧回路１１とを備える。スイッチ制御回路１０は、基本クロック信号生成回路７と、イネーブル信号生成回路８と、選択回路１と、制御信号生成回路６とを有する。スイッチ制御回路１０内に選択回路１を設けて、デューティ比がそれぞれ異なる信号ＥＮＡＢ０、ＥＮＡＢ１を交互に選択することで、コンデンサＣ１の充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔が互いに異なるように、充放電の切替えを行う。そのため、電磁ノイズの周波数が１／Ｔ１および１／Ｔ２の２種類になり、結果としてコンデンサＣ１の充放電に起因する電磁ノイズを抑制できる。
【選択図】図２

Description

本発明は、コンデンサを充放電して電圧を昇圧するチャージポンプ回路に関する。

液晶表示装置等の表示装置は、表示パネルとパネル制御回路（表示ドライバ）とを備えている。表示パネルは、パネル制御回路の電源電圧よりも高い電圧で駆動する必要があることから、パネル制御回路の電源電圧をコンデンサを用いて昇圧するチャージポンプ回路が用いられることが多い。チャージポンプ回路は、コンデンサの電極の接続を切替えて充放電を繰り返すことにより、負荷に電源電圧より高い電圧を供給できる。

この充電と放電との切替えを一定の周期で行うと、その周期で充電および放電の電流が瞬間的に流れ、切替えの周期（周波数）で大きな電磁ノイズが発生するという問題がある。

一般に、携帯電話端末等の通信機能と液晶表示装置を備える電子機器では、無線通信装置やＧＰＳ（Global Positioning System）装置等を備えており、複数の周波数帯域が使用される。チャージポンプ回路から所定の周波数で大きな電磁ノイズが発生すると、同じ周波数あるいはその高調波帯を利用する電子機器に悪影響を与えるＥＭＩ（Electromagnetic Interference：電磁干渉）が問題となる。そのため、電磁ノイズを抑制可能なチャージポンプ回路が必要である。

特許文献１には、薄膜トランジスタを用いて昇圧を行うＤＣ−ＤＣ変換回路の出力電圧のばらつきを抑制する技術が開示されている。しかしながら、上述のような充放電に起因する電磁ノイズを抑制することは念頭に置いていない。

特開２００５−１５１６３４号公報

本発明は、コンデンサの充放電に伴って発生する電磁ノイズを抑制可能なチャージポンプ回路を提供するものである。

本発明の一態様によれば、入力される電源電圧を昇圧して出力電圧を生成するチャージポンプ回路において、前記電源電圧を昇圧するために用いられる第１のコンデンサと、第１の制御信号に応じて前記第１のコンデンサの充電を行い、第２の制御信号に応じて前記出力電圧を生成するとともに前記第１のコンデンサの放電を行う第１の充放電制御回路と、水平同期信号に同期した基本クロック信号を生成する基本クロック信号生成回路と、前記第１の充放電制御回路が前記第１のコンデンサの充電を開始してから次に放電を開始するまでの間隔と、放電を開始してから次に充電を開始するまでの間隔とが計２種類以上の異なる周期を持つように、デューティ比がそれぞれ異なる複数のイネーブル信号のうちの１つを順繰りに選択する選択回路と、前記選択されたイネーブル信号と前記基本クロック信号との論理演算により、前記第１および第２の制御信号を生成する制御信号生成回路と、を備えることを特徴とするチャージポンプ回路が提供される。

本発明によれば、コンデンサの充放電に伴って発生するチャージポンプ回路の電磁ノイズを抑制できる。

本発明の第１の実施形態に係るチャージポンプ回路の回路図。 図１のスイッチ制御回路１０の内部構成の一例を示す回路図。 チャージポンプ回路の動作の一例を示すタイミング図。 本発明の第２の実施形態に係るスイッチ制御回路１０の内部構成の一例を示す回路図。 チャージポンプ回路の動作の一例を示すタイミング図。 チャージポンプ回路の動作の別の一例を示すタイミング図。 チャージポンプ回路の動作の別の一例を示すタイミング図。 本発明の第３の実施形態に係るチャージポンプ回路の回路図。

以下、本発明に係るチャージポンプ回路の実施形態について、図面を参照しながら具体的に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るチャージポンプ回路の回路図である。本実施形態では、液晶表示装置で用いられるチャージポンプ回路を一例として説明する。図１のチャージポンプ回路は、スイッチ制御回路１０と、昇圧回路１１とを備える。このチャージポンプ回路は、例えば、液晶パネルを駆動するパネル制御回路（表示ドライバ）に内蔵される。

昇圧回路１１は、コンデンサＣ１（第１のコンデンサ），Ｃ３と、ダイオードＤ１と、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２とを有する。以下では、コンデンサＣ１の電極のうち、スイッチＳＷ２２側の電極を第１の電極、スイッチＳＷ２１側の電極を第２の電極と呼ぶ。スイッチＳＷ２１は、コンデンサＣ１の第２の電極と電源電圧端子Ｖｉｎとの間に接続される。スイッチＳＷ２２は、第１の電極と接地端子との間に接続される。スイッチＳＷ３１は、第２の電極と出力端子Ｖｏｕｔとの間に接続される。スイッチＳＷ３２は、第１の電極と電源電圧端子Ｖｉｎとの間に接続される。ダイオードＤ１のアノードは電源電圧端子Ｖｉｎに接続され、カソードは出力端子Ｖｏｕｔに接続される。コンデンサＣ１は、出力端子Ｖｏｕｔと接地端子との間に接続される。

スイッチＳＷ２１，ＳＷ２２は、スイッチ制御回路１０が生成する制御信号ＤＣＣＫ（第１の制御信号）がハイの時にオンになり、ロウのときオフになる。また、スイッチＳＷ３１，ＳＷ３２は、スイッチ制御回路１０が生成する制御信号Ｉ＿ＤＣＣＫ（第２の制御信号）がハイのときにオンになり、ロウのときにオフになる。これらのスイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２は、第１の充放電制御回路を構成する。

電源電圧端子Ｖｉｎは、電源電圧Ｖｉｎを供給する。後述するように、この電源電圧Ｖｉｎは、コンデンサＣ１によって昇圧され、電圧２＊Ｖｉｎを出力端子Ｖｏｕｔから出力する。電源電圧Ｖｉｎは、例えば３Ｖであり、コンデンサＣ１の容量は、例えば１μＦである。出力端子Ｖｏｕｔに出力される電圧は、例えば、液晶表示装置に入力されるデジタル映像信号をアナログ電圧に変換するＤＡＣ（Digital to Analog Converter）回路や、このアナログ電圧を液晶パネルを駆動できる電圧レベルまで増幅するアンプ回路や、電圧レベルを変換するレベルシフト回路等の電源電圧として用いられる。

次に、図１のチャージポンプ回路の動作の概略を説明する。まず、スイッチ制御回路１０は、制御信号ＤＣＣＫをハイに、制御信号Ｉ＿ＤＣＣＫをロウにそれぞれ初期設定する。これにより、電源電圧端子Ｖｉｎ、スイッチＳＷ２１、コンデンサＣ１、スイッチＳＷ２２、接地端子の閉回路（ａ１）が形成され、コンデンサＣ１に電源電圧Ｖｉｎに対応する電荷が充電される。

その後、スイッチ制御回路１０は、制御信号ＤＣＣＫをロウに、制御信号Ｉ＿ＤＣＣＫをハイにそれぞれ設定する。これにより、電源電圧端子Ｖｉｎ、スイッチＳＷ３２、コンデンサＣ１、スイッチＳＷ３１、出力端子Ｖｏｕｔの閉回路（ｂ１）が形成される。コンデンサＣ１には、電源電圧Ｖｉｎに応じた電荷が充電されているので、第１の電極の電圧が電源電圧Ｖｉｎになると、第２の電極の電圧は２＊Ｖｉｎになり、出力端子Ｖｏｕｔから電圧２＊Ｖｉｎが出力される。このとき、出力端子Ｖｏｕｔに接続された負荷およびコンデンサＣ３には電圧２＊Ｖｉｎに応じた電流が流れ、これにより、コンデンサＣ１は放電される。コンデンサＣ３は、出力端子Ｖｏｕｔに出力される電圧２＊Ｖｉｎを保持する。

以下、同様にコンデンサＣ１の充放電を交互に繰り返すことにより、チャージポンプ回路は出力端子Ｖｏｕｔに電圧２＊Ｖｉｎを安定的に供給する。

図２は図１のスイッチ制御回路１０の内部構成の一例を示す回路図である。図２のスイッチ制御回路１０は、基本クロック信号生成回路７と、イネーブル信号生成回路８と、選択回路１と、制御信号生成回路６とを有する。

基本クロック信号生成回路７は、水平同期信号ＨＳＹＮＣに同期した基本クロック信号ＣＫを生成し、イネーブル信号生成回路８と制御信号生成回路６とに供給する。イネーブル信号生成回路８は、基本クロック信号ＣＫに同期させてイネーブル信号ＥＮＡＢ０，ＥＮＡＢ１を生成し、選択回路１に供給する。選択回路１は、外部から設定される、水平同期信号ＨＳＹＮＣに同期した選択信号ＳＥＬの論理に応じて信号ＥＮＡＢ０，ＥＮＡＢ１のいずれかを選択して信号ＥＮＡＢを生成し、制御信号生成回路６に供給する。制御信号生成回路６は、信号ＥＮＡＢと基本クロック信号ＣＫとの論理演算により、制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫを生成し、昇圧回路１１に供給する。

制御信号生成回路６は、基本クロック信号ＣＫを論理反転して逆相クロック／ＣＫを生成するインバータ２と、逆相クロック／ＣＫをさらに論理反転して正相クロックＣＫ１を生成するインバータ３と、正相クロックＣＫ１と信号ＥＮＡＢとの論理積演算をして制御信号ＤＣＣＫを生成するＡＮＤ回路４と、逆相クロック／ＣＫと信号ＥＮＡＢとの論理積演算をして制御信号Ｉ＿ＤＣＣＫを生成するＡＮＤ回路５とを有する。

ここで、基本クロック信号ＣＫ、信号ＥＮＡＢ０，ＥＮＡＢ１，ＥＮＡＢ、制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫは、いずれもデジタル信号である。スイッチＳＷ２１，ＳＷ２２がオンするのは、信号ＥＮＡＢ０がハイである期間であり、スイッチＳＷ３１，ＳＷ３２がオンするのは、信号ＥＮＡＢ１がハイである期間であるので、信号ＥＮＡＢ０，ＥＮＡＢ１がハイである期間をイネーブル状態と呼ぶ。

制御信号生成回路６は、図２のように種々の論理ゲート回路を組み合わせて構成できるため、具体的な回路構成は図２に示したものに限定されない。

図３は、図１のチャージポンプ回路の動作の一例を示すタイミング図であり、横軸は時間、縦軸はチャージポンプ内の各部の信号電圧である。なお、スイッチ制御回路１０内の各回路での遅延時間は極めて短いので、図３では遅延時間を無視して図示している。図３を用いて、スイッチ制御回路１０内の各回路の動作を説明する。

水平同期信号ＨＳＹＮＣは、液晶パネルに表示する画像の水平方向のタイミングを示す信号であり、その周波数は例えば２０ｋＨｚ（周期５０μｓ）である。基本クロック信号生成回路７は、例えば水平同期信号ＨＳＹＮＣの立ち上がりエッジで反転動作を行う基本クロック信号ＣＫを生成する。

イネーブル信号生成回路８は、後述するように、画素クロックに同期させて、基本クロック信号ＣＫの論理反転から例えば２．５μｓ経過後に信号ＥＮＡＢ０をハイに設定し、第１の規定時間（例えば４５μｓ）経過後に信号ＥＮＡＢ０をロウに設定する。この第１の規定時間は、基本クロック信号ＣＫが再度論理反転するより前に信号ＥＮＡＢ０がロウになるよう設定される。また、イネーブル信号生成回路８は、基本クロック信号ＣＫの論理反転から例えば５μｓ経過後に信号ＥＮＡＢ１をハイに設定し、第２の規定時間（例えば４０μｓ）経過後に信号ＥＮＡＢ１をロウに設定する。この第２の規定時間は、基本クロック信号ＣＫが再度論理反転するより前に信号ＥＮＡＢ１がロウになるよう設定される。

このように、イネーブル信号生成回路８は、デューティ比がそれぞれ異なり、かつ、イネーブル状態を示す期間の長さと、イネーブル状態に切り替わるタイミングとがそれぞれ異なる信号ＥＮＡＢ０，ＥＮＡＢ１を生成する。

なお、イネーブル信号生成回路８には、例えば水平同期信号ＨＳＹＮＣより周波数が高い画素クロック（図２には不図示）が入力され、この画素クロックの個数をカウントすることにより、基本クロック信号ＣＫが論理反転してからの経過時間を計測できる。これにより、イネーブル信号生成回路８は、信号ＥＮＡＢ０，ＥＮＡＢ１を論理反転させるタイミングを設定する。

選択信号ＳＥＬは、水平同期信号ＨＳＹＮＣに同期して論理が変化する信号であり、外部から入力される。本実施形態では、選択信号ＳＥＬは、水平同期信号ＨＳＹＮＣと同じ周期を有し、選択信号ＳＥＬは、信号ＥＮＡＢ０，ＥＮＡＢ１が共にロウである期間毎に一度ずつ、値が切替わる。選択回路１は、選択信号ＳＥＬが０のときは信号ＥＮＡＢ０を選択し、１のときは信号ＥＮＡＢ１を選択して、選択した信号を信号ＥＮＡＢとして出力する。

液晶表示装置に映像信号が入力される間は、必ず水平同期信号ＨＳＹＮＣも入力される。そのため、水平同期信号ＨＳＹＮＣに同期させて基本クロック信号ＣＫを生成し、この基本クロック信号ＣＫに同期させて信号ＥＮＡＢ０，ＥＮＡＢ１を生成することで、映像信号が入力されている限り常に制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫを生成でき、確実に昇圧回路１１を動作させることができる。

また、上述のように、制御信号生成回路６は、基本クロック信号ＣＫのハイ（第１の論理）期間内での信号ＥＮＡＢのハイ期間により制御信号ＤＣＣＫのハイ期間を設定し、基本クロック信号ＣＫのロウ（第２の論理）期間内での信号ＥＮＡＢのハイ期間により制御信号Ｉ＿ＤＣＣＫのハイ期間を設定する。そのため、制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫが同時にハイになることはなく、少なくとも一方は必ずロウである。しかも、信号ＥＮＡＢ０，ＥＮＡＢ１は、基本クロック信号ＣＫが論理反転する前後の一定期間はロウである。そのため、制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫが論理反転する瞬間に、これらが同時にハイになることもない。

したがって、図１のスイッチＳＷ２１，ＳＷ２２の組と、スイッチＳＷ３１，ＳＷ３２の組とが同時にオンすることはない。よって、これらのスイッチが同時にオンして、電源電圧端子Ｖｉｎ、スイッチＳＷ３２、スイッチＳＷ２２、接地端子の閉回路が形成されて電源電圧端子Ｖｉｎと接地端子とが短絡するおそれはない。

次に、図３を用いて図１のチャージポンプ回路全体の動作を説明する。

時刻ｔ１では、選択信号ＳＥＬの値は０であり、基本クロック信号ＣＫの正相クロックＣＫ１および信号ＥＮＡＢ０が共にハイになるので、制御信号生成回路６内のＡＮＤ回路４は、制御信号ＤＣＣＫをハイに設定する。これによりスイッチＳＷ２１，ＳＷ２２がオンになり、閉回路（ａ１）によってコンデンサＣ１への充電が行われる。このとき、コンデンサＣ１を充電する電流（充電電流）が流れる。制御信号ＤＣＣＫがハイである時刻ｔ１〜ｔ２の期間で閉回路（ａ１）が形成されているが、閉回路（ａ１）が形成されるとすぐにコンデンサＣ１の充電が完了するため、時刻ｔ１で瞬間的に充電電流が流れ、その後はほとんど充電電流は流れない。

次に、時刻ｔ２で、信号ＥＮＡＢ０がロウになるので、制御信号生成回路６内のＡＮＤ回路４は、制御信号ＤＣＣＫをロウに設定する。これによりスイッチＳＷ２１，ＳＷ２２がオフになる。なお、時刻ｔ１〜ｔ３では、逆相クロック／ＣＫまたは信号ＥＮＡＢ０がロウであり、ＡＮＤ回路５は制御信号Ｉ＿ＤＣＣＫをロウに設定するので、スイッチＳＷ３１，ＳＷ３２はオフである。

その後の時刻ｔ３では、選択信号ＳＥＬの値は１であり、基本クロック信号ＣＫの逆相クロック／ＣＫおよび信号ＥＮＡＢ１が共にハイになるので、制御信号生成回路６内のＡＮＤ回路５は、制御信号Ｉ＿ＤＣＣＫをハイに設定する。これにより、スイッチＳＷ３１，ＳＷ３２がオンになり、閉回路（ｂ１）によって出力端子Ｖｏｕｔに電圧２＊Ｖｉｎが供給される。このとき、コンデンサＣ１を放電する電流（放電電流）が流れる。制御信号Ｉ＿ＤＣＣＫがハイである時刻ｔ３〜ｔ４の期間で閉回路（ｂ１）が形成されているが、閉回路（ｂ１）が形成されるとすぐにコンデンサＣ１の放電が完了するため、時刻ｔ３で瞬間的に放電電流が流れ、その後はほとんど放電電流は流れない。

時刻ｔ１で瞬間的に充電電流が流れた後、時刻ｔ３で瞬間的に放電電流が流れるまでの間隔はＴ１（上述の数値例では５２．５μｓ）である。

次に、時刻ｔ４で、信号ＥＮＡＢ１がロウになるので、制御信号生成回路６内のＡＮＤ回路５は、制御信号Ｉ＿ＤＣＣＫをロウに設定する。これによりスイッチＳＷ３１，ＳＷ３２がオフになる。なお、時刻ｔ２〜ｔ４では、正相クロックＣＫ１または信号ＥＮＡＢ１がロウであり、ＡＮＤ回路４は制御信号ＤＣＣＫをロウに設定するので、スイッチＳＷ２１，ＳＷ２２はオフである。

同様にして、時刻ｔ５でＡＮＤ回路４は制御信号ＤＣＣＫをハイに設定し、充電電流が流れる。時刻ｔ３で放電電流が流れた後、時刻ｔ５で充電電流が流れるまでの間隔は、Ｔ１とは異なるＴ２（上述の数値例では４７．５μｓ）である。このように、本実施形態では、充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔Ｔ１と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔Ｔ２とが異なっている。これが本実施形態の特徴の一つである。

仮に、スイッチ制御回路１０内に選択回路１を設けず、イネーブル信号生成回路８がただ１つの信号ＥＮＡＢ０を生成する回路構成の場合、充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔とは等しくなり、いずれの時間間隔も水平同期信号ＨＳＹＮＣの周期と同じ５０μｓになる。その結果、チャージポンプ回路は周波数２０ｋＨｚの大きな電磁ノイズを発生させてしまう。これに対し、本実施形態では、上述したように、充放電電流が瞬間的に流れる間隔はＴ１とＴ２の２種類存在する。そのため、発生する電磁ノイズの周波数は１／Ｔ１および１／Ｔ２の２種類になり、常に一定の周波数で電磁ノイズが発生する場合と比較して、電磁ノイズの強度を大幅に抑制できる。

このように、第１の実施形態では、スイッチ制御回路１０内に選択回路１を設けて、デューティ比がそれぞれ異なる信号ＥＮＡＢ０、ＥＮＡＢ１を交互に選択することで、コンデンサＣ１の充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔が互いに異なるように、充放電の切替えを行う。そのため、電磁ノイズの周波数が１／Ｔ１および１／Ｔ２の２種類になり、結果としてコンデンサＣ１の充放電に起因する電磁ノイズを抑制できる。また、水平同期信号ＨＳＹＮＣに同期させて基本クロック信号ＣＫを生成し、この基本クロック信号ＣＫに同期させて信号ＥＮＡＢ０，ＥＮＡＢ１を生成するため、映像信号が入力される間は継続して昇圧回路１１を動作させることができる。

（第２の実施形態）
上述した第１の実施形態では、２つのイネーブル信号ＥＮＡＢ０，ＥＮＡＢ１のいずれかを選択したが、以下に説明する第２の実施形態では３つのイネーブル信号ＥＮＡＢ０〜ＥＮＡＢ２のいずれかを選択して制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫを生成するものである。

本実施形態では、チャージポンプ回路内の昇圧回路１１の構成は図１と同様であり、スイッチ制御回路１０の内部構成が異なる。以下では、第１の実施形態との相違点を中心に説明する。

図４は、本発明の第２の実施形態に係るスイッチ制御回路１０の内部構成の一例を示す回路図である。図４のスイッチ制御回路１０内のイネーブル信号生成回路８は、水平同期信号ＨＳＹＮＣに同期させて、３つのイネーブル信号ＥＮＡＢ０〜ＥＮＡＢ２を生成する。選択回路１は、外部から設定される選択信号ＳＥＬの論理に応じて信号ＥＮＡＢ０〜ＥＮＡＢ２のいずれかを選択して信号ＥＮＡＢを生成し、制御信号生成回路６に供給する。

図５は、チャージポンプ回路の動作の一例を示すタイミング図であり、縦軸と横軸は図３と同様である。イネーブル信号生成回路８は、基本クロック信号ＣＫの論理反転から例えば７．５μｓ後に信号ＥＮＡＢ２をハイに設定し、第３の規定時間（例えば３５μｓ）経過後に信号ＥＮＡＢ２をロウに設定する。この第３の規定時間は、基本クロック信号ＣＫが再度論理反転するより前に信号ＥＮＡＢ２がロウになるよう設定される。

選択回路１に外部から設定される選択信号ＳＥＬは、０〜２の３つの値をとる信号である。選択回路１は、選択信号ＳＥＬが０のときは信号ＥＮＡＢ０を選択し、１のときは信号ＥＮＡＢ１を選択し、２のときは信号ＥＮＡＢ２を選択し、選択した信号を信号ＥＮＡＢとして出力する。図５では、選択信号ＳＥＬは、図３と同様のタイミングで論理が順繰りに変化する。

図５に示すように、時刻ｔ１１で制御信号ＤＣＣＫがハイになり、閉回路（ａ１）によってコンデンサＣ１は充電される。本実施形態でも、閉回路（ａ１）が形成される時刻ｔ１１で瞬間的に充電電流が流れ、その後はほとんど充電電流は流れない。次に、時刻ｔ１２で制御信号Ｉ＿ＤＣＣＫがハイになり、閉回路（ｂ１）によってコンデンサＣ１は放電される。本実施形態でも、閉回路（ｂ１）が形成される時刻ｔ１２で瞬間的に放電電流が流れ、その後はほとんど放電電流は流れない。時刻ｔ１１で充電電流が流れた後、時刻ｔ１２で放電電流が流れるまでの間隔はＴ１１（上述の数値例では５２．５μｓ）である。

次に、時刻ｔ１３で制御信号ＤＣＣＫがハイになり、コンデンサＣ１は充電される。時刻ｔ１２で放電電流が流れた後、時刻ｔ１３で充電電流が流れるまでの間隔はＴ１１である。続いて、時刻ｔ１４で制御信号Ｉ＿ＤＣＣＫがハイになり、コンデンサＣ１は放電される。時刻ｔ１３で充電電流が流れた後、時刻ｔ１４で放電電流が流れるまでの間隔は、Ｔ１１とは異なるＴ１２（上述の数値例では４５μｓ）である。以下、間隔Ｔ１１またはＴ１２で、コンデンサＣ１の充電電流および放電電流が流れる。

このように、本実施形態でも、第１の実施形態と同様に、充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔とが異なる場合がある。そのため、電磁ノイズの周波数が１／Ｔ１１および１／Ｔ１２の２種類になり、第１の実施形態と同様に、電磁ノイズを抑制できる。

なお、図５では選択信号ＳＥＬの値を０，１，２の順に切替えるが、選択信号ＳＥＬの値を２，１，０の順に切替えてもよい。この場合、充放電電流が流れる間隔は４７．５μｓおよび５５μｓになり、やはり、充放電電流が瞬間的に流れる間隔が２種類存在し、電磁ノイズの周波数も２種類存在することになり、電磁ノイズを抑制できる。

図６は、チャージポンプ回路の動作の別の一例を示すタイミング図であり、縦軸と横軸は図５と同様である。図６では、図５と異なり、選択信号ＳＥＬは水平同期信号ＨＳＹＮＣの２倍の周波数を有する。その結果、図６の場合、選択信号ＳＥＬの値は、信号ＥＮＡＢ０〜ＥＮＡＢ２が全てロウである期間に一度ずつ順繰りに切り替わり、さらに、信号ＥＮＡＢ０〜ＥＮＡＢ２が全てハイである期間に一度ずつ順繰りに切替わる。

図６に示すように、時刻ｔ２１でコンデンサＣ１は充電される。その後、時刻ｔ２２でコンデンサＣ１は放電される。充電から放電の間隔（時刻ｔ２１〜ｔ２２）はＴ１３（上述の数値例では５５μｓ）である。次に、時刻ｔ２３でコンデンサＣ１は充電される。放電から充電の間隔（時刻ｔ２２〜ｔ２３）は、Ｔ１３とは異なるＴ１４（上述の数値例では４７．５μｓ）である。続いて、時刻ｔ２４でコンデンサＣ１は放電される。充電から放電の間隔（時刻ｔ２３〜ｔ２４）はＴ１４である。以下、間隔Ｔ１３またはＴ１４で、コンデンサＣ１の充電電流および放電電流が流れる。

このように、図６の場合も、充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔とが異なる場合がある。そのため、電磁ノイズの周波数が１／Ｔ１３および１／Ｔ１４の２種類になり、第１の実施形態と同様に、電磁ノイズを抑制できる。

以上に示したように、選択信号ＳＥＬを切替える順序やタイミングに応じて、電磁ノイズの周波数を切替えることができる。例えば、図５では、電磁ノイズの周波数は１／Ｔ１１と１／Ｔ１２である。これらの周波数が例えば無線通信機能で用いられる周波数帯域と重なり、ＥＭＩが問題となる場合、図６に示すように、選択信号ＳＥＬの周期を切替えることで、図５とは異なる周波数１／Ｔ１３および１／Ｔ１４の２種類にすることができ、周波数１／Ｔ１１および１／Ｔ１２の電磁ノイズによるＥＭＩを抑制することができる。

図７は、チャージポンプ回路の動作の別の一例を示すタイミング図であり、縦軸と横軸は図５と同様である。図では、選択信号ＳＥＬは、水平同期信号ＨＳＹＮＣの１／２倍の周期を有する。その結果、図７の場合、選択信号ＳＥＬの値は、信号ＥＮＡＢ０〜ＥＮＡＢ２が全てハイであり、かつ、基本クロック信号ＣＫがハイである期間に一度ずつ、順繰りに切替わる。

図７に示すように、時刻ｔ３１でコンデンサＣ１は充電される。その後、時刻ｔ３２でコンデンサＣ１は放電される。充電から放電の間隔（時刻ｔ３１〜ｔ３２）はＴ１１（上述の数値例では５２．５μｓ）である。次に、時刻ｔ３３でコンデンサＣ１は充電される。放電から充電の間隔（時刻ｔ３２〜ｔ３３）は、Ｔ１１とは異なるＴ１５（上述の数値例では５０μｓ）である。続いて、時刻ｔ３４でコンデンサＣ１は放電される。充電から放電の間隔（時刻ｔ３３〜ｔ３４）はＴ１１である。

さらに、時刻ｔ３５でコンデンサＣ１は充電される。放電から充電の間隔（時刻ｔ３４〜ｔ３５）はＴ１５である。その後、時刻ｔ３６でコンデンサＣ１は放電される。充電から放電の間隔（時刻ｔ３５〜ｔ３６）はＴ１１，Ｔ１５とは異なるＴ１２（上述の数値例では４５μｓ）である。以下、間隔Ｔ１１、Ｔ１２またはＴ１５で、コンデンサＣ１の充電電流および放電電流が流れる。

このように、図７の場合、充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔としてＴ１１とＴ１２の２種類が存在し、また、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔Ｔ１５が存在する。このように、充放電電流が瞬間的に電流が流れる間隔はＴ１１，Ｔ１２およびＴ１５の３種類存在する。そのため、電磁ノイズの周波数が１／Ｔ１１，１／Ｔ１２および１／Ｔ１５の３種類になり、図５や図６よりさらに電磁ノイズを抑制できる。

このように、第２の実施形態では、スイッチ制御回路１０内に選択回路１を設けて、立ち上がりタイミングが互いに異なる３つの信号ＥＮＡＢ０，ＥＮＡＢ１およびＥＮＡＢ２を順繰りに選択するため、電磁ノイズの周波数を切替える選択自由度が高まる。その結果、選択の仕方に応じて、電磁ノイズの周波数を２種類以上に切替えることができ、かつ選択信号ＳＥＬの論理の切替えにより、電磁ノイズの周波数が特定の周波数にならないような制御も可能となり、第１の実施形態よりさらに効率よく電磁ノイズを抑制することができる。

なお、本実施形態では、イネーブル信号生成回路８が３つのイネーブル信号を生成する例を示したが、イネーブル信号の数は３つに限られない。より多くのイネーブル信号から１つを選択して制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫを生成することにより、さらに電磁ノイズの周波数の選択自由度を高めることができる。

（第３の実施形態）
第１および第２の実施形態は、１つのコンデンサＣ１で昇圧を行ったが、以下に説明する第３の実施形態は、２つのコンデンサで昇圧を行うものである。

図８は、本発明の第３の実施形態に係るチャージポンプ回路の回路図である。図８のチャージポンプ回路は、図１の昇圧回路１１に加えて、さらに昇圧回路１２を備える。昇圧回路１１の内部構成は図１と同様であり、スイッチ制御回路１０の内部構成は、例えば図２や図４に示すものである。

昇圧回路１２は、コンデンサＣ２（第２のコンデンサ）と、スイッチＳＷ２３，ＳＷ２４，ＳＷ３３，ＳＷ３４とを有する。以下では、コンデンサＣ２の電極のうち、スイッチＳＷ２４側の電極を第１の電極、スイッチＳＷ２３側の電極を第２の電極と呼ぶ。スイッチＳＷ２３は、コンデンサＣ２の第２の電極と出力端子Ｖｏｕｔとの間に接続される。スイッチＳＷ２４は、第１の電極と電源電圧端子Ｖｉｎとの間に接続される。スイッチＳＷ３３は、第２の電極と電源電圧端子Ｖｉｎとの間に接続される。スイッチＳＷ３４は、第１の電極と接地端子との間に接続される。

スイッチＳＷ２３，ＳＷ２４は、スイッチ制御回路１０が生成する制御信号ＤＣＣＫがハイの時にオンになり、ロウのときオフになる。また、スイッチＳＷ３３，ＳＷ３４は、スイッチ制御回路１０が生成する制御信号Ｉ＿ＤＣＣＫがハイのときにオンになり、ロウのときにオフになる。これらのスイッチＳＷ２３，ＳＷ２４，ＳＷ３３，ＳＷ３４は、第２の充放電制御回路を構成する。

次に、図８のチャージポンプ回路の動作の概略を説明する。まず、スイッチ制御回路１０は、制御信号ＤＣＣＫをハイに、制御信号Ｉ＿ＤＣＣＫをロウにそれぞれ設定する。これにより、電源電圧端子Ｖｉｎ、スイッチＳＷ２１、コンデンサＣ１、スイッチＳＷ２２、接地端子の閉回路（ａ１）が形成され、コンデンサＣ１に電源電圧Ｖｉｎに対応する電荷が充電される。

これと同時に、電源電圧端子Ｖｉｎ、スイッチＳＷ２４、コンデンサＣ２、スイッチＳＷ２３、出力端子Ｖｏｕｔの閉回路（ａ２）が形成される。後述するように、コンデンサＣ２には電源電圧Ｖｉｎに対応する電荷が充電されており、第１の電極の電圧が電源電圧Ｖｉｎになると、第２の電極の電圧は２＊Ｖｉｎになり、出力端子Ｖｏｕｔから電圧２＊Ｖｉｎが出力される。このとき、出力端子Ｖｏｕｔに接続された負荷およびコンデンサＣ３には電圧２＊Ｖｉｎに応じた電流が流れ、これにより、コンデンサＣ２は放電される。

その後、スイッチ制御回路１０は、制御信号ＤＣＣＫをロウに、制御信号Ｉ＿ＤＣＣＫをハイにそれぞれ設定する。これにより、電源電圧端子Ｖｉｎ、スイッチＳＷ３２、コンデンサＣ１、スイッチＳＷ３１、出力端子Ｖｏｕｔの閉回路（ｂ１）が形成される。コンデンサＣ１には、電源電圧Ｖｉｎに応じた電荷が充電されているので、第１の電極の電圧が電源電圧Ｖｉｎになると、第２の電極の電圧は２＊Ｖｉｎになり、出力端子Ｖｏｕｔから電圧２＊Ｖｉｎが出力される。このとき、出力端子Ｖｏｕｔに接続された負荷およびコンデンサＣ３には電圧２＊Ｖｉｎに応じた電流が流れ、これにより、コンデンサＣ１は放電される。

これと同時に、電源電圧端子Ｖｉｎ、スイッチＳＷ３３、コンデンサＣ２、スイッチＳＷ３４、接地端子の閉回路（ｂ２）が形成され、コンデンサＣ２に電源電圧Ｖｉｎに対応する電荷が充電される。

このように、コンデンサＣ１の充電中にコンデンサＣ２が放電し、コンデンサＣ２の充電中にコンデンサＣ１が放電する。コンデンサＣ１，Ｃ２の充放電を交互に繰り返すことにより、チャージポンプ回路は出力端子Ｖｏｕｔに電圧２＊Ｖｉｎを安定的に供給する。

図８のチャージポンプ回路内のスイッチ制御回路１０の内部構成が図２に図示するものである場合、チャージポンプ回路の動作は、例えば図３と同様になる。図３を用いて図８のチャージポンプ回路全体の動作を説明する。

図３に示すように、時刻ｔ１で制御信号ＤＣＣＫはハイになる。これによりスイッチＳＷ２１，ＳＷ２２がオンになり、閉回路（ａ１）によってコンデンサＣ１への充電が行われる。この時刻ｔ１で、コンデンサＣ１を充電する電流（充電電流）が瞬間的に流れる。同時に、スイッチＳ２３，Ｓ２４がオンになり、閉回路（ａ２）によってコンデンサＣ２から出力端子Ｖｏｕｔに電圧２＊Ｖｉｎが供給される。この時刻ｔ１で、コンデンサＣ２を放電する電流（放電電流）が瞬間的に流れる。

次に、時刻ｔ３で制御信号Ｉ＿ＤＣＣＫはハイになる。これにより、スイッチＳＷ３１，ＳＷ３２がオンになり、閉回路（ｂ１）によってコンデンサＣ１から出力端子Ｖｏｕｔに電圧２＊Ｖｉｎが供給される。この時刻ｔ３で、コンデンサＣ１の放電電流が流れる。同時に、スイッチＳＷ３３，ＳＷ３４がオンになり、閉回路（ｂ２）によってコンデンサＣ２への充電が行われる。この時刻ｔ３で、コンデンサＣ２の充電電流が流れる。

時刻ｔ１でコンデンサＣ１の充電電流およびコンデンサＣ２の放電電流が瞬間的に流れた後、時刻ｔ３でコンデンサＣ１の放電電流およびコンデンサＣ２の充電電流が瞬間的に流れるまでの間隔はＴ１（上述の数値例では５２．５μｓ）である。

同様にして、時刻ｔ５で制御信号ＤＣＣＫはハイになり、コンデンサＣ１の充電電流が流れ、コンデンサＣ２の放電電流が流れる。時刻ｔ３でコンデンサＣ１の放電電流およびコンデンサＣ２の充電電流が流れた後、時刻ｔ５でコンデンサＣ１の充電電流およびコンデンサＣ２の放電電流が流れるまでの間隔は、Ｔ１とは異なるＴ２（上述の数値例では４７．５μｓ）である。以下、間隔Ｔ１またはＴ２で、コンデンサＣ１，Ｃ２の充放電電流が瞬間的に流れる。

本実施形態でも、スイッチ制御回路１０は、２つの信号ＥＮＡＢ０，ＥＮＡＢ１を用いて制御信号ＤＣＣＫ，Ｉ＿ＤＣＣＫを生成するため、充電電流が瞬間的に流れてから、次に放電電流が瞬間的に流れるまでの間隔Ｔ１と、放電電流が瞬間的に流れてから、次に充電電流が瞬間的に流れるまでの間隔Ｔ２とが異なっている。そのため、第１の実施形態と同様に、電磁ノイズの周波数が１／Ｔ１および１／Ｔ２の２種類になるため、電磁ノイズを抑制できる。

また、第１の実施形態では、コンデンサＣ１の放電により出力端子Ｖｏｕｔに電圧２＊Ｖｉｎが供給される頻度は、図３の時刻ｔ３等であり、映像信号２ラインに１度である。これに対し、本実施形態では２つのコンデンサＣ１，Ｃ２を用いるため、出力端子Ｖｏｕｔに電圧２＊Ｖｉｎが供給される頻度は、時刻ｔ１，ｔ３，ｔ５等であり、１ライン毎である。このように、第３の実施形態では、第１の実施形態より電圧２＊Ｖｉｎを供給する頻度を高くすることができる。よって、出力端子Ｖｏｕｔに接続される負荷が大きい場合でも安定して出力端子Ｖｏｕｔに電圧２＊Ｖｉｎを供給でき、例えば、信号線に接続される多くのＤＡＣ回路を安定して駆動できる。また、出力端子Ｖｏｕｔの電圧を保持するために用いられるコンデンサＣ３を小さくすることもできる。

なお、図８のコンデンサＣ１，Ｃ２と並列にさらにコンデンサを設けてもよい。これにより、さらに大きな負荷を出力端子Ｖｏｕｔに接続することができる。また、スイッチ制御回路１０として、図４に示すものを用い、図５〜図７のタイミングで昇圧回路１１，１２を動作させてもよい。

このように、第３の実施形態では、スイッチ制御回路１０内に選択回路１を設けて、立ち上がりタイミングが異なる複数のイネーブル信号のうちの１つを選択して、２つのコンデンサＣ１，Ｃ２の充放電を交互に切替えて出力端子Ｖｏｕｔに電圧２＊Ｖｏｕｔを出力する。そのため、電磁ノイズの周波数を２種類以上とすることで電磁ノイズを抑制できるとともに、出力端子Ｖｏｕｔにより大きな負荷が接続された場合でも、安定して電圧２＊Ｖｉｎを供給できる。

上述した第１〜第３の実施形態は、本発明の一例であり、本発明は上述した第１〜第３の実施形態には限定されない。本発明の特徴の一つは、以下の３つのうち、少なくとも一つを満たすことである。
１．充電開始から放電開始までの間隔と、放電開始から充電開始までの間隔とが異なる場合がある。これは、例えば図３の場合である。図３では、間隔Ｔ１とＴ２が混在している。
２．充電開始から放電開始までの間隔が２種類以上の周期を持つ。これは、例えば図５の場合である。図５では、充電開始から放電開始までの間隔が、Ｔ１１の場合とＴ１２の場合が混在している。
３．放電開始から充電開始までの間隔が２種類以上の周期を持つ。これは、例えば図６の場合である。図６では、放電開始から充電開始までの間隔が、Ｔ１３の場合とＴ１４の場合が混在している。

上記１〜３のいずれの場合も、充放電電流が瞬間的に流れる周期が複数通り混在しているため、電磁ノイズの周波数も固定でなくなり、電磁ノイズを抑制できる。

本発明は、上記１〜３の少なくとも一つを実現できる回路構成であれば、具体的な回路構成は問わない。

上述した各実施形態では、基本クロック信号ＣＫに同期して、イネーブル信号生成回路８がイネーブル信号ＥＮＡＢ０等を生成する例を示したが、イネーブル信号の少なくとも１つは外部から入力されてもよい。イネーブル信号は、基本クロック信号ＣＫが論理反転した後にハイになり、基本クロック信号ＣＫが再度論理反転するより前にロウになる信号であればよい。この条件を満たす信号として、例えば水平同期信号と共に入力されるデータイネーブル信号、すなわち、映像ブランキング期間か否かを示す信号をイネーブル信号の１つとして用いてもよい。

また、上述した各実施形態では、選択信号ＳＥＬの値は交互または順繰りに切替わる例を示したが、乱数発生回路を用いて選択信号ＳＥＬを生成し、図３等に示すタイミングで選択信号ＳＥＬをランダムに切替えてもよい。

さらに、上述した各実施形態では、チャージポンプ回路を液晶表示装置に用いる例を示したが、本発明は、有機ＥＬディスプレイ等の他の表示装置等であって、水平同期信号が入力される装置に適用可能である。基本クロック信号ＣＫは水平同期信号に同期して生成されればよく、基本クロック信号ＣＫの周期は、安定して出力端子Ｖｏｕｔに電圧２＊Ｖｏｕｔを供給可能な周期であればよい。

本発明に係るチャージポンプ回路は、回路全体を同一の半導体基板上に形成してもよいし、回路の一部を別の半導体基板上に形成してもよい。また、本発明に係るチャージポンプ回路の一部は、プリント基板等にディスクリート部品を用いて実装してもよい。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態には限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ 選択回路
６ 制御信号生成回路
７ 基本クロック信号生成回路
８ イネーブル信号生成回路
Ｃ１〜Ｃ３ コンデンサ

Claims (5)

1. 入力される電源電圧を昇圧して出力電圧を生成するチャージポンプ回路において、
   前記電源電圧を昇圧するために用いられる第１のコンデンサと、
   第１の制御信号に応じて前記第１のコンデンサの充電を行い、第２の制御信号に応じて前記出力電圧を生成するとともに前記第１のコンデンサの放電を行う第１の充放電制御回路と、
   水平同期信号に同期した基本クロック信号を生成する基本クロック信号生成回路と、
   前記第１の充放電制御回路が前記第１のコンデンサの充電を開始してから次に放電を開始するまでの間隔と、放電を開始してから次に充電を開始するまでの間隔とが計２種類以上の異なる周期を持つように、デューティ比がそれぞれ異なる複数のイネーブル信号のうちの１つを順繰りに選択する選択回路と、
   前記選択されたイネーブル信号と前記基本クロック信号との論理演算により、前記第１および第２の制御信号を生成する制御信号生成回路と、を備えることを特徴とするチャージポンプ回路。
2. 前記選択回路は、前記第１の充放電制御回路が前記第１のコンデンサの充電を開始してから次に放電を開始するまでの間隔と、前記第１の充放電制御回路が前記第１のコンデンサの放電を開始してから次に充電を開始するまでの間隔とが互いに異なるように、前記複数のイネーブル信号のうち１つを順繰りに選択することを特徴とする請求項１に記載のチャージポンプ回路。
3. イネーブル状態を示す期間の長さと、前記イネーブル状態に切り替わるタイミングとがそれぞれ異なる前記複数のイネーブル信号を生成するイネーブル信号生成回路を備え、
   前記選択回路は、前記水平同期信号と同じ周期、あるいは前記水平同期信号の周期の整数倍または整数分の１の周期で、前記複数のイネーブル信号のうち１つを順繰りに選択することを特徴とする請求項１または２に記載のチャージポンプ回路。
4. 前記制御信号生成回路は、前記基本クロック信号が第１の論理の場合には、前記選択されたイネーブル信号の論理に合わせて前記第１の制御信号の論理を設定し、前記基本クロック信号が第２の論理の場合には、前記選択されたイネーブル信号の論理に合わせて前記第２の制御信号の論理を設定することを特徴とする請求項３に記載のチャージポンプ回路。
5. 前記電源電圧を昇圧するために用いられる第２のコンデンサと、
   前記第２の制御信号に応じて前記第２のコンデンサの充電を行い、前記第１の制御信号に応じて前記出力電圧を生成するとともに前記第２のコンデンサの放電を行う第２の充電制御回路と、を備え、
   前記制御信号生成回路は、前記第１のコンデンサの充電期間中に前記第２のコンデンサが放電を行い、かつ前記第２のコンデンサの充電期間中に前記第１のコンデンサが放電を行うように、前記第１および第２の制御信号を生成することを特徴とする請求項１乃至４のいずれかに記載のチャージポンプ回路。

Images