KR101660131B1 - 제어형 피드백 차지 펌프를 위한 시스템 및 방법 - Google Patents

제어형 피드백 차지 펌프를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101660131B1
KR101660131B1 KR1020140183413A KR20140183413A KR101660131B1 KR 101660131 B1 KR101660131 B1 KR 101660131B1 KR 1020140183413 A KR1020140183413 A KR 1020140183413A KR 20140183413 A KR20140183413 A KR 20140183413A KR 101660131 B1 KR101660131 B1 KR 101660131B1
Authority
KR
South Korea
Prior art keywords
charge pump
signal
circuit
feedback
input
Prior art date
Application number
KR1020140183413A
Other languages
English (en)
Other versions
KR20150073105A (ko
Inventor
리차드 가글
크리스챤 젱크너
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20150073105A publication Critical patent/KR20150073105A/ko
Application granted granted Critical
Publication of KR101660131B1 publication Critical patent/KR101660131B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Dc-Dc Converters (AREA)

Abstract

다양한 실시예에 따르면, 회로는 차지 펌프 및 피드백 회로를 포함한다. 차지 펌프는 제 1 입력, 오프셋 신호를 수신하도록 구성되는 제 2 입력 및 제 1 입력 및 제 2 입력에 기초하여 차지 펌프 신호를 제공하도록 구성되는 출력 단자를 포함한다. 피드백 회로는 차지 펌프의 출력에 결합되는 제 1 입력, 기준 신호에 결합되도록 구성되는 제 2 입력, 피드백 회로를 인에이블하고 디스에이블하도록 구성되는 인에이블 입력 및 차지 펌프의 제 1 입력에 결합되는 피드백 출력을 포함한다.

Description

제어형 피드백 차지 펌프를 위한 시스템 및 방법{SYSTEM AND METHOD FOR A CONTROLLED FEEDBACK CHARGE PUMP}
본 발명은 일반적으로 전자 회로에 관한 것으로, 특정한 실시예에서, 제어형 피드백 차지 펌프(a controlled feedback charge pump)를 위한 시스템 및 방법에 관한 것이다.
차지 펌프는 더 높거나 더 낮은 전압들을 생성하기 위한 에너지 저장 요소들로서 캐패시터들을 사용하는 전압 컨버터(converter)이다. 차지 펌프들은 전력원들 및 다른 애플리케이션들에 있어서 광범위하게 적용된다. 특히, 차지 펌프가 명백하게 적용되는 것은 마이크로 전자 기계 시스템(microelectromechanical system; MEMS) 마이크로폰에서 바이어스 전압(bias voltage)을 발생시키는 것을 포함한다.
일반적으로, 차지 펌프들은 전압들을 캐패시터에 접속하는 것을 제어하기 위하여 모종의 형태의 스위칭 디바이스(switching device)를 사용한다. 예를 들어, 하위 전압으로부터 상위 전압이 두 단계들로 도출될 수 있다. 제 1 단계에서, 캐패시터는 전력원(supply) 양단에 접속되고 공급 전압까지 충전된다. 제 2 단계에서, 회로는 캐패시터가 전력원과 직렬로 부하까지 재구성된다. 누출 효과들을 무시하면, 이 예시 방법은 부하로의 공급 전압을 효과적으로 배가시킨다(원 전력원 및 캐패시터의 합). 상위 전압 출력의 펄싱(pulsing) 특성은 출력 캐패시터를 필터로서 사용함으로써 평활화될 수 있다. 스위칭 디바이스의 제어는 일반적으로 2차 스위칭 회로에 의해 구동된다.
차지 펌프들은 많은 다른 예들 중에서도, 흔히 트랜스듀서(transducer)들에서 사용된다. 트랜스듀서들은 신호들을 하나의 도메인으로부터 다른 도메인으로 변경하고 흔히 센서들에서 사용된다. 일상적으로 보는 트랜스듀서를 구비하는 통상의 센서는 음파들을 전기 신호들로 변환하는 센서인 마이크로폰이다. 마이크로머시닝(micromachining) 기술들을 사용하여 제작되는 특정한 트랜스듀서들의 군은 예를 들어, MEMS 마이크로폰과 같이, MEMS 트랜스듀서들로서 칭해진다.
많은 MEMS 트랜스듀서들 및 특히 MEMS 마이크로폰들은 관심 물리적 현상을 측정하기 위하여 용량성 감지 기술들을 흔히 사용한다. 그와 같은 애플리케이션들에서, 용량성 센서의 커패시턴스 변화는 인터페이스 회로들을 사용하여 사용 가능한 전압으로 변환된다. 그와 같은 용량성 트랜스듀서 시스템들에서, 트랜스듀서 감도는 트랜스듀싱 요소에 인가되는 바이어스 전압과 관련될 수 있다. 이 애플리케이션에서, 차지 펌프는 바이어스 전압을 트랜스듀싱 요소에 인가하는 데 사용될 수 있다.
다양한 실시예들에 따르면, 회로는 차지 펌프 및 피드백 회로를 포함한다. 차지 펌프는 제 1 입력, 오프셋 신호를 수신하도록 구성되는 제 2 입력 및 제 1 입력 및 제 2 입력에 기초하여 차지 펌프 신호를 제공하도록 구성되는 출력 단자를 포함한다. 피드백 회로는 차지 펌프의 출력에 결합되는 제 1 입력, 기준 신호에 결합되도록 구성되는 제 2 입력, 피드백 회로를 인에이블하고 디스에이블하도록 구성되는 인에이블 입력 및 차지 펌프의 제 1 입력에 결합되는 피드백 출력을 포함한다.
본 발명 및 이의 장점들을 더 완전하게 이해하기 위해, 이제 첨부 도면들과 함께 후속 설명을 참고한다.
도 1은 하나의 실시예의 차지 펌프 시스템의 블록도를 도시하는 도면이다.
도 2는 하나의 실시예의 차지 펌프 시스템의 더 상세한 블록도를 도시하는 도면이다.
도 3은 하나의 실시예의 차지 펌프를 구비하는 트랜스듀서 시스템의 블록도를 도시하는 도면이다.
도 4는 다른 실시예의 차지 펌프 시스템의 블록도를 도시하는 도면이다.
도 5a 내지 도 5c는 하나의 실시예의 차지 펌프, 하나의 실시예의 차지 펌프 스테이지 및 하나의 실시예의 클록 발생기의 회로도들을 도시하는 도면이다.
도 6은 동작하고 있는 하나의 실시예의 차지 펌프의 파형도를 도시하는 도면이다.
도 7은 하나의 실시예의 MEMS 마이크로폰 시스템의 블록도를 도시하는 도면이다.
도 8은 대안의 실시예의 차지 펌프 시스템의 더 상세한 블록도를 도시하는 도면이다.
도 9는 다른 실시예의 차지 펌프 시스템의 더 상세한 블록도를 도시하는 도면이다.
도 10은 하나의 실시예의 차지 펌프 시스템의 동작의 방법을 도시하는 도면이다.
상이한 도면들에서 대응하는 수들 및 심볼들은 일반적으로 달리 표시되지 않으면 대응하는 부분들을 칭한다. 도면들은 실시예들의 관련 양태들을 명료하게 밝히도록 도시되므로 반드시 축적에 따라 도시되는 것은 아니다.
아래에서 다양한 실시예들을 행하고 사용하는 것이 상세하게 논의된다. 그러나, 본원에서 기술되는 다양한 실시예들은 광범위한 특정한 상황들에서 적용 가능하다는 것이 인정되어야 한다. 논의되는 특정한 실시예들은 단지 다양한 실시예들을 행하고 사용하기 위한 특정한 방식들을 예시하고 제한된 범위 내에서 해석되어서는 안 된다.
특정한 상황, 즉 차지 펌프들, 그리고 더 특정하게 바이어스 트랜스듀서들 및 MEMS 트랜스듀서들에 사용되는 차지 펌프들로 다양한 실시예들에 대한 설명이 행해진다. 본원에서 기술되는 다양한 실시예들 중 일부는 차지 펌프들; 트랜스듀서 시스템들 및 마이크로폰 시스템들에서의 차지 펌프들; 및 트랜스듀서 시스템들, MEMS 트랜스듀서 시스템들 및 MEMS 마이크로폰용 인터페이스 회로들을 포함한다. 다른 실시예들에서, 양태들은 또한 당업계에 공지되어 있는 바와 같은 임의의 방식에 따른 임의의 유형의 차지 펌프 및 전자 회로를 포함하는 다른 애플리케이션들에 또한 적용될 수 있다.
특히 트랜스듀서 요소들을 위한 차지 펌프 시스템들과 관련되는 일부 실시예들에 따르면, 차지 펌프는 예를 들어, MEMS 마이크로폰과 같은 트랜스듀서에 전압 바이어스를 제공한다. 그와 같은 실시예들에서, 트랜스듀서의 감도는 차지 펌프에 의해 인가되는 전압 바이어스와 직접적으로 관련된다. 트랜스듀서의 감도를 제어하기 위해, 피드백 회로는 차지 펌프의 출력을 조절하는 데 사용될 수 있다. 추가적으로, 오프셋 전압은 트랜스듀서에 다른 소스로부터 인가될 수 있다. 전압 공급 편차들, 큰 신호들 및 쇼크(shock) 이벤트들을 포함하는 다양한 회로 상태들은 트랜스듀서에 인가되는 전압 바이어스 및 오프셋 전압 모두를 교란하고 감도를 변경시킬 수 있다. 그러므로, 일부 실시예들에서, 오프셋 전압은 차지 펌프를 통해 트랜스듀서에 인가되는 전압 바이어스의 안정성을 개선시키기 위해 전하 펌프에 결합될 수 있다. 다양한 실시예들에서, 피드백 루프는 특정한 동작의 모드들 동안 디스에이블될 수 있다. 특히, 일부 트랜스듀서들은 전력 효율적이거나 저전력 애플리케이션들을 포함할 수 있다. 그와 같은 실시예들에서, 정상 상태(steady state) 동작 동안, 즉 일단 차지 펌프가 정상 상태 값에 가까워지면 피드백 루프를 디스에이블하는 것은 전력 소비를 줄이는 역할을 할 수 있다.
본원에서 기술되는 바와 같은 실시예들에 따르면, 차지 펌프는 피드백 회로를 포함하고 오프셋 전압 신호 및 피드백 회로에 의해 제어된다. 피드백 회로는 차지 펌프의 출력과 기준 전압 신호를 비교하고 동작 모드 동안 차지 펌프에 대한 피드백 신호를 생성하도록 구성된다. 피드백 회로는 저 전력 모드 동안 인에이블 신호에 의해 인에이블되거나 디스에이블될 수 있다. 일부 실시예들에서, 차지 펌프는 MEMS 마이크로폰과 같은 트랜스듀서에 결합되고 오프셋 전압 신호는 차지 펌프 및 트랜스듀서의 트랜스듀싱 요소 이 둘 모두에 인가된다.
도 1은 차지 펌프(102) 및 피드백 루프(104)를 포함하는 하나의 실시예의 차지 펌프 시스템(100)의 블록도를 도시한다. 다양한 실시예들에 따르면, 차지 펌프(102)는 오프셋 전압 신호(VO) 및 입력을 피드백 루프(104)로부터 수신한다. 피드백 루프(104)는 세 개의 입력 신호들을 수신할 수 있다: 출력 전압 신호(VCP), 기준 전압 신호(VREF) 및 인에이블(EN). 다양한 실시예들에서, 차지 펌프(102)는 피드백 루프(104)로부터의 오프셋 전압 신호(VO) 및 입력에 기초하여 출력 전압 신호(VCP)를 생성한다. 피드백 루프(104)는 출력 전압 신호(VCP)를 VREF와 비교하고 이 비교에 기초하여 차지 펌프(102)에 대한 피드백 신호를 생성할 수 있다. 일부 실시예들에 따르면, 인에이블(EN)은 피드백 루프(104)를 인에이블하고 디스에이블하는 기능을 행할 수 있다. 인에이블(EN)은 외부 제어기에 의해 생성될 수 있거나, 일부 실시예들에서, 인에이블(EN)은 예를 들어, 카운터(counter) 내에서와 같은, 피드백 루프(104) 내에서 생성될 수 있다.
아래에서 더 논의되는 바와 같이, 일부 특정한 실시예들에서, 오프셋 전압 신호(VO) 및 출력 전압 신호(VCP)의 결합은 MEMS 마이크로폰에 인가되는 바이어스 전압과 동일하다. 일부 실시예들에서, MEMS 마이크로폰의 감도는 인가되는 이 바이어스 전압과 직접적으로 관련된다. 다양한 실시예들에서, 오프셋 전압 신호(VO)를 차지 펌프(102) 및 MEMS 마이크로폰 모두에 제공함으로써 인가된 바이어스 전압을 야기할 것이며, 따라서 감도는 오프셋 전압 신호(VO)의 변화들에 의해서는 영향을 덜 받게 될 것이다.
도 2는 차지 펌프 스테이지(stage)들(202a 내지 202N)을 구비하는 차지 펌프(202) 및 제산기 블록(divider block)(212), 연산 증폭기(214), 카운터(216) 및 디지털-아날로그 컨버터(digital to analog converter; DAC)(218)가 있는 피드백 루프를 포함하는 하나의 실시예의 차지 펌프 시스템(200)의 더 상세한 블록도를 도시한다. 다른 실시예들에서, 피드백 루프는 비교기를 구비하는 비례 적분 미분(proportional-integral-derivative) 제어 회로의 다른 구현과 같이, 다른 구성요소들로 구현될 수 있다. 다양한 실시예들에 따르면, 차지 펌프 스테이지(202a)는 오프셋 전압(VO)을 수신하고 차지 펌프 스테이지들(202a 내지 202N)은 DAC(218)의 출력을 수신한다. 차지 펌프 스테이지들(202a 내지 202N)의 결합된 출력은 출력 전압(VCP)을 발생시킨다. 피드백의 요소들은 DAC(218)의 출력을 시프트함으로써 출력 전압(VCP)을 조절한다. 제산기 블록(212)은 출력 전압(VCP)을 나누고 연산 증폭기(214)는 출력 전압(VCP)을 기준 전압(VREF)과 비교한다. 카운터(216)는 연산 증폭기(214)의 출력에 응답하여 개별 단계들에 의해 증분(increment)하거나 감분(decrement)하고 DAC(218)는 디지털 카운터 값을 차지 펌프 스테이지들(202a 내지 202N)에 대한 아날로그 피드백 신호로 변환한다. 피드백은 VO + N*VREF와 대략 동일한 출력 전압(VCP)을 유지한다. 차지 펌프(202)는 임의의 유형의 차지 펌프일 수 있으나 N개의 차지 펌프 스테이지들(202a 내지 202N)을 가지는 멀티스테이지 차지 펌프로서 도시된다. 도시된 바와 같이, 출력 신호(VCP)는 제산기 블록(212)에 공급된다. 출력 전압 신호(VCP)는 또한 차지 펌프 신호(VCP)로 칭해질 수 있다. 하나의 실시예에서, 제산기 블록(212)은 제 1 값으로 출력 전압 신호(VCP)를 나눈다. 특정한 예에서, 제 1 값은 차지 펌프(202)에서의 스테이지들의 수 N과 같다.
출력 전압(VCP)이 제 1 값으로 나누어진 후에, 그 결과는 비교기로서 구현될 수 있는 연산 증폭기(214)에 의해 기준 전압(VREF)과 비교될 수 있다. 비교의 결과는 카운터(216)에 공급될 수 있고, 카운터(216)는 수신되는 비교 신호에 기초하여 출력을 증분 또는 감분시킬 수 있다. 카운터(216)의 출력은 DAC(218)에 공급되는 디지털 값일 수 있고 차지 펌프 스테이지들(202a 내지 202N) 내로 입력되기 위해 아날로그 값으로 변환될 수 있다.
도시된 실시예에서, 각각의 차지 펌프 스테이지(202a 내지 202N)는 피드백 루프에서의 DAC(218)로부터 입력을 수신한다. 차지 펌프 스테이지들(202a 내지 202N)은 임의의 유형의 차지 펌프 스테이지로서 구현될 수 있다. 도시되는 바와 같이, 차지 펌프 스테이지들(202a 내지 202N)은 간단하게 추가된다. 정상 상태 동작 시에, 또는 일단 피드백 루프가 안정되면, DAC(218)의 출력은 기준 전압(VREF)에 접근할 수 있다. 그와 같은 실시예에서, 차지 펌프 스테이지들의 출력, 즉 출력 전압(VCP)은 식 VCP = VO + N·VREF에 의해 제공될 수 있다. 다른 실시예들에서, 차지 펌프(202) 및 차지 펌프 스테이지들(202a 내지 202N)은 당업계에 공지되어 있는 다양한 다른 식들에 따라 임의의 전압 신호를 출력하도록 설계될 수 있다. 차지 펌프 스테이지들(202a 내지 202N)의 더 명확한 실시예들이 다른 도면들을 참조하여 후술될 것이다.
다른 실시예들에 따르면, 인에이블(EN)은 피드백 루프를 인에이블 및 디스에이블한다. 인에이블(EN)은 도시되는 바와 같이, 연산 증폭기(214) 및 카운터(216)를 인에이블 또는 디스에이블할 수 있다. 일부 실시예들에서, 인에이블(EN)은 전력 공급원을 연산 증폭기(214) 및 카운터(216)에 접속 또는 접속 해제한다. 다른 실시예들에서, 인에이블(EN)은 카운터(216)에서 스위칭과 같은 동작을 디스에이블한다. 인에이블(EN)은 피드백 루프의 임의의 부분과 결합될 수 있고 피드백 루프를 인에이블 및 디스에이블하는 기능을 행한다. 더욱이, 도시된 피드백 루프는 많은 가능한 예시 실시예들 중 단지 하나의 예이므로, 임의의 유형의 피드백 루프가 구현될 수 있고 인에이블(EN)은 사용되는 임의의 유형의 피드백 루프를 인에이블 및 디스에이블하는 기능을 행한다. 특정한 실시예들에서, 피드백 루프를 디스에이블함으로써 전력이 보존된다.
도 2에 도시되는 바와 같이, 인에이블(EN)은 외부 제어기와 같은 다른 회로 또는 블록에서 제어 신호로서 기원할 수 있다. 다른 실시예들에서, 인에이블(EN)은 피드백 루프 내에서 기원할 수 있다. 하나의 실시예에서, 인에이블(EN)은 점선으로 표시되는 바와 같이 카운터(216)에서 기원한다.
도 3은 차지 펌프(302), MEMS 마이크로폰(306) 및 증폭기(308)를 포함하는 하나의 예시의 트랜스듀서 시스템(300)의 블록도를 도시한다. 다양한 실시예들에 따르면, 차지 펌프(302)는 전압 기준 신호(VREF), 오프셋 전압 신호(VO) 및 인에이블(EN)을 수신한다. 이 입력 신호들 및 차지 펌프(302)는 본원에서 기술되는 실시예들 중 임의의의 실시예에 따라 그리고 임의의 다른 도면들에 관하여 기능을 행할 수 있다. 차지 펌프(302)는 차지 펌프 신호(VCP)를 MEMS 마이크로폰(306)에 제공할 수 있다. 일부 실시예들에서, 차지 펌프(302)는 저항(312) 및 캐패시터(314)에 의해 MEMS 마이크로폰(306)에 결합되고, 이는 차지 펌프 신호(VCP)를 어느 정도 필터링한다.
MEMS 마이크로폰(306)은 도시되는 바와 같이, 편향 가능 멤브레인(307a) 및 강성의 백플레이트(307b)를 포함한다. 멤브레인(307a) 및 백플레이트(307b)는 도시되는 바와 같이 접속되거나 또는 플립(flip)되어 반대 방식으로 접속될 수 있다. 다양한 실시예들에서, 바이어스 전압(VBIAS)이 MEMS 마이크로폰(306) 양단에 인가된다. 바이어스 전압(VBIAS)은 MEMS 마이크로폰(306)의 감도를 세팅하고, 일부 실시예들에서, 감도는 바이어스 전압(VBIAS)에 직접적으로 비례한다. 도시된 실시예에서, 바이어스 전압은 VBIAS = VCP - VO'로 제공된다. 일부 실시예들에서, 일부 동작 모드 동안 매우 적은 전류가 MEMS 마이크로폰(306)으로 흘러 들어가거나 흘러 나온다. 그와 같은 바에 따라, 저항(316)을 통하는 전류는 낮거나 거의 0이어서, VO'
Figure 112014123320943-pat00001
VO가 되도록 한다. 예를 들어, 이와 같은 실시예에서 MEMS 마이크로폰(306)을 통하여 흐르는 전류에 대한 유효 저항은 약 100 GΩ일 수 있다. 도시되는 바와 같이, 증폭기(308)는 또한 MEMS 마이크로폰(306) 및 저항(316)에 결합된다. 증폭기(308)는 출력 전압(VOUT)을 제공할 수 있고, 단위 이득 또는 임의의 다른 이득 값과 같은 이득 A를 가질 수 있다.
도시되는 실시예에서, 오프셋 전압 신호(VO) 및 차지 펌프 신호(VCP)는 상술한 바와 같이 바이어스 전압(VBIAS)을 세팅한다. 오프셋 전압 신호(VO)는 도시되는 바와 같이 차지 펌프(302)에 결합된다. 일부 실시예들에서, 그리고 차지 펌프(202)에 관하여 상술한 바와 같이, 차지 펌프(302)는 오프셋 전압 신호(VO)와 관련되는 차지 펌프 신호(VCP)를 발생시킨다. 하나의 실시예에서, 차지 펌프(302)는 식 VCP = VO + N·VREF 또는 이의 근사로 제공되는 출력을 발생시킨다. 그와 같은 실시예에서, 바이어스 전압에 대한 식은 VCP에 대한 식을 VBIAS에 대한 식으로 대체하여, 식 VBIAS = VO + N·VREF - Vo'(
Figure 112014123320943-pat00002
VO) = N·VREF를 산출함으로써 결정될 수 있다. 그러므로, 다양한 실시예들에서, 오프셋 전압 신호(VO)를 차지 펌프(302) 및 MEMS 마이크로폰(306) 모두에 제공함으로써 인가되는 바이어스 전압(VBIAS) 그러므로 감도가 오프셋 전압 신호(VO)의 변화들에 둔감해지거나 덜 민감해진다.
예를 들어, 일부 실시예들에서, 오프셋 전압(VO)은 상이하게 인가되는 경우 트리밍(trimming)되거나 수정될 수 있다. 다양한 실시예들에서, 오프셋 전압(VO)은 범위가 1.6V와 3.6V 사이이다. 대안의 실시예들에서, 오프셋 범위(VO)는 이 범위 밖에 있을 수 있다. 일부 실시예들에서, 오프셋 전압(VO)은 증폭기(308)를 바이어싱한다. 증폭기(308)를 바이어싱하는 것은 공급 전압에 좌우될 수 있고 증폭기(308)에 대한 입력 신호 스윙(swing)에 대한 범위를 최적화하도록 제어될 수 있다. 예를 들어, 더 높은 공급 전압을 더 높은 오프셋 전압(VO) 및 더 큰 전압 스윙에 대응할 수 있고, 반면에 더 낮은 공급 전압은 더 낮은 오프셋 전압(VO) 및 더 작은 전압 스윙에 대응할 수 있다. 그러므로, 다양한 실시예들에서, 오프셋 전압(VO)은 입력 신호 스윙에 대한 범위를 최적화하도록 세팅된다. 그와 같은 실시예들에서, 바이어스 전압(VBIAS)은 오프셋 전압(VO)이 수정될 때 일정하게 유지되는 데 왜냐하면 오프셋 전압(VO)은 증폭기(308)의 입력 및 차지 펌프(302)의 입력 모두에 공급되기 때문이다. 그러므로, 바이어스 전압(VBIAS)은 N·VREF와 동일하고 위에 설명된 바와 같이 오프셋 전압(VO)의 변화들에 둔감하다.
도 4는 차지 펌프(402), 피드백 블록(404) 및 클록 발생기(410)를 포함하는 다른 실시예의 차지 펌프 시스템(400)의 블록도를 도시한다. 다양한 실시예들에 따르면, 차지 펌프(402)는 출력에서 바이어스 전압 또는 차지 펌프 신호(VCP)를 제공한다. 일부 실시예들에서, 차지 펌프(402)는 예를 들어 MEMS 마이크로폰일 수 있는 트랜스듀서(406)에 차지 펌프 신호(VCP)를 공급한다. 대안의 실시예들에서, 차지 펌프 신호(VCP)는 트랜스듀서 외의 임의의 디바이스 또는 회로에 접속된다. 도시되는 바와 같이, 차지 펌프(402)는 제어 버스 및 오프셋 전압 신호(VO)로부터 제어 입력들을 수신한다. 다양한 실시예들에서, 제어 입력들은 트랜스듀서(406)에 인가되는 바이어스 전압에 영향을 줄 수 있는 차지 펌프 신호(VCP)를 결정한다.
상술한 실시예들과 유사하게, 차지 펌프 신호(VCP)는 또한 도 1 내지 도 3에 관하여 상술한 피드백 루프들과 유사할 수 있는 피드백 블록(404)에 공급될 수 있다. 일부 실시예들에서, 필터(412)는 차지 펌프(402)와 피드백 블록(404) 사이에 삽입된다. 필터(412)는 저항성 및 용량성 구성요소들을 포함할 수 있다. 일부 실시예들에서, 필터(412)는 또한 유도성 및/또는 능동 구성요소들을 포함할 수 있다. 특정한 실시예에서, 필터(412)는 저역 통과 필터(low-pass filter; LPF) 또는 고역 통과 필터(high-pass filter; HPF)일 수 있다. 필터(412)는 또한 차지 펌프(402)와 트랜스듀서(406) 사이에 배치될 수 있다. 다른 실시예들에서, 필터(412)는 생략될 수 있다.
다양한 실시예들에서, 피드백 블록(404)은 차지 펌프 신호(VCP)를 수신하고 피드백 신호를 펌프 전압(VPUMP)의 형태로 생성한다. 피드백 블록(404)은 차지 펌프 신호(VCP) 및 전압 기준 신호(VREF)에 기초하여 펌프 전압(VPUMP)을 생성할 수 있다. 일부 실시예들에서, 전압 기준 신호(VREF)는 목표 전압일 수 있고 실제 차지 펌프 신호(VCP)와 목표 전압(VREF)의 차들로 인해 VPUMP는 크기가 변하게 된다. 상술한 바와 같이, 인에이블(EN)은 피드백 블록(404)을 인에이블 또는 디스에이블하는 기능을 행할 수 있고 피드백 블록(404)에 대해 내부에서 또는 외부에서 생성될 수 있다.
도시되는 바와 같이, 클록 발생기(410)는 펌프 전압(VPUMP)을 클록 신호(CLK)및 클록 인에이블(EN_CLK)과 함께 수신한다. 클록 신호(CLK)는 시스템 클록일 수 있고 클록 인에이블(EN _ CLK)은 클록 발생기(410)를 인에이블 또는 디스에이블하는 기능을 행할 수 있다. 다양한 실시예들에 따르면, 클록 생성기(410)는 차지 펌프(402)를 제어하기 위해 제어 버스 상에서 스위칭 신호들을 발생시킨다. 일반적으로, 스위칭 신호들은 공급 전압들을 인가하고, 극성을 교호하고 공급 전압들을 차지 펌프(402) 내의 펌프 캐패시터들에 재인가하도록 동작할 수 있다. 다양한 실시예들에서, 펌프 캐패시터들에 공급 전압들의 레벨이 인가되며, 따라서 그 결과적인 전하 펌프 신호(VCP)는 펌프 전압(VPUMP)에 의해 제어된다. 그러므로, 피드백 블록(404)은 펌프 캐패시터들에 인가되는 공급 전압들을 높이거나 낮추고 결과적으로 차지 펌프(402)의 출력 전압, 즉 차지 펌프 신호(VCP)를 높이거나 낮추기 위해 펌프 전압(VPUMP)을 제어하도록 동작할 수 있다.
도 5a 내지 도 5c는 예를 들어, 도 1에서의 차지 펌프(102) 뿐만 아니라 추가 예들로서의 도 4에 도시된 차지 펌프(402) 및 클록 발생기(410)와 같이, 이전의 도면들에서의 차지 펌프들 중 임의의 차지 펌프를 구현하는 데 사용될 수 있는 하나의 실시예의 차지 펌프(502), 하나의 실시예의 차지 펌프 스테이지(520) 및 하나의 실시예의 클록 발생기(510)의 회로도들을 도시한다. 도 5a는 약 2V와 약 18V 사이에서 승압(boost)된 전압을 제공하는 데 사용되는 차지 펌프(502)의 상레벨 개략도를 도시한다. 대안으로, 이 범위 밖의 전압들 또한 특정 적용예에 따라 가능하다. 특정한 실시예에서, 차지 펌프(502)는 MEMS 마이크로폰 및/또는 용량성 센서를 바이어싱하는 데 사용된다. 도시되는 바와 같이, 클록 발생기(510)는 펌프 전압(VPUMP)을 클록 신호(CLK) 및 클록 인에이블(EN_CLK)과 함께 수신한다.
하나의 실시예에서, 승압된 출력 전압(VCP)를 제공하는 데 Dickson 차지 펌프 구조가 사용된다. 차지 펌프(502)는 차지 펌프 스테이지들(502a, 502b, 502c, 502d 및 502N)에 결합되는 펌프 캐패시터들(540, 542, 544, 546 및 548)에 의해 형성된다. 하나의 실시예에서, 9개의 기능상 다이오드 블록들이 사용된다. 대안으로, 요구되는 승압 전압에 따라 임의의 수의 기능상 다이오드 블록들이 사용될 수 있다. 하나의 실시예에서, 오프셋 전압 신호(VO)는 제 1 차지 펌프 스테이지(502a)에 공급된다. 일부 실시예들에서, 오프셋 전압 신호(VO)는 제 1 스테이지에 공급되기 전에 증폭기(도시되지 않음)에 의해 버퍼링될 수 있다. 클록 발생기(510)는 제 1 펌프 전압(VP _a), 제 2 펌프 전압(VP _b) 및 펌프 캐패시터들(540, 542, 544, 546 및 548) 및 차지 펌프 스테이지들(502a, 502b, 502c, 502d 및 502N)을 구동하는 스위칭 신호들(Q1, Q1N, Q2 및 Q2N)을 포함하는 제어 신호들을 제공한다. 마지막 차지 펌프 스테이지들(502N)의 출력은 차지 펌프 신호(VCP)를 출력하도록 결합된다.
도 5b는 차지 펌프 스테이지들(502a 내지 502N)의 임의의 스테이지들을 구현하는 데 사용될 수 있는 하나의 실시예의 차지 펌프 스테이지(520)를 도시한다. 도시되는 바와 같이, 차지 펌프 스테이지(520)는 PMOS 디바이스들(522, 524 및 526) 및 입력 커플링 캐패시터들(528 및 530)을 가질 수 있다. PMOS 디바이스(522)는 차지 펌프 스테이지(520)의 출력(OUT)에 차지 펌프 스테이지(520)의 입력(IN)을 결합하는 패스 트랜지스터(pass transistor)이다. 교차 결합된 트랜지스터들(524 및 526) 및 입력 커플링 캐패시터들(528 및 530)은 차지 펌프 스테이지가 비 전도 상태에 있는 시간들에서 트랜지스터(522)를 정지시키는 승압 클록을 제공한다. 회로(520)를 사용함으로써, 트랜지스터(522)의 임계 전압에 의한 비효율성들이 방지될 수 있다. 대안의 실시예들에서, pn 접합 다이오드, 다이오드 접속 트랜지스터 또는 다른 적절한 디바이스가 차지 펌프 스테이지(520) 대신 사용될 수 있다.
도 5c는 예를 들어, 클록 발생기(410) 또는 임의의 다른 클록 발생기의 구현일 수 있고, 도 5a에서의 펌프 캐패시터들(540, 542, 544, 546 및 548) 및 차지 펌프 스테이지들(502a 내지 502N)에 대한 위상화된 클록들을 제공하는 실시예의 클록 발생기(510)의 개략도를 도시한다. 다양한 실시예들에 따라, 클록 발생기(510)는 클록 신호(CLK) 및 클록 인에이블(EN_CLK)과 함께 펌프 전압(VPUMP)을 입력들로서 수신한다. 클록 신호(CLK)는 고속 시스템 클록일 수 있고 클록 인에이블(EN_CLK)은 예를 들어, 도 4에 도시되는 제어 버스와 같은 제어 버스에 대한 출력 제어 신호들을 인에이블하고 디스에이블하는 기능을 행할 수 있다. 도시되는 실시예에서, 클록 발생기(510)는 클록 제산기로서 기능하도록 서로 결합되는 D-형 플립 플롭(D-type flip flop; D-FF)들(550a 내지 550f)을 포함한다. 즉, D-FF들(550a 내지 550f)은 출력들에서 스위칭 제어 신호들로서 사용되도록 클록 신호(CLK)를 다른 주파수들까지 나누는 기능을 행한다. 다양한 실시예들에서, 출력들은 상술한 바와 같이 제 1 펌프 전압(VP _a), 제 2 펌프 전압(VP _b) 및 스위칭 신호들(Q1, Q1N, Q2 및 Q2N)을 포함한다. 도시되는 바와 같이, AND 게이트들, NAND 게이트들 및 버퍼들을 포함하는 논리 게이트들은 D-FF들(550a 내지 550f)을 나누는 클록을 출력 신호들에 접속하는 기능을 행한다. 펌프 전압(VPUMP)은 제 1 펌프 전압(VP _a) 및 제 2 펌프 전압(VP _b)의 전압 레벨들을 펌프 전압(VPUMP)와 동일하도록 변경하기 위해 레벨 시프터들(532 및 534)에 결합된다. 제 1 및 제 2 펌프 전압들(VP _a 및 VP _b)은 펌프 캐패시터들(540, 542, 544, 546 및 548)에 결합되고 따라서 차지 펌프(502)의 출력 레벨을 제어한다.
도 5a 내지 도 5c는 하나의 실시예의 차지 펌프, 차지 펌프 스테이지 및 클록 발생기를 도시한다; 그러나 본원에서 기술되는 바와 같은 실시예들 중 임의의 실시예 또는 이의 임의의 결합을 구현하기 위해 다른 유형들의 차지 펌프들, 차지 펌프 스테이지들 및/또는 클록 발생기들이 사용될 수 있다.
도 6은 동작 중인 하나의 실시예의 차지 펌프의 파형도(600)를 도시한다. 저부 플롯은 다른 도면들에 관하여 기술된 차지 펌프 신호(VCP)와 같은 출력 전압 신호(VCP)를 도시한다. 상부 플롯은 전압 제어 신호(VCTRL) 및 기준 전압 신호(VREF)에 의한 피드백 파형을 도시한다. 일부 실시예들에서, 전압 제어 신호(VCTRL)는 예를 들어, 도 2에서의 카운터(216)의 출력과 같은 디지털 제어 신호일 수 있다. 기준 전압 신호(VREF)는 다른 도면들에 관하여 기술된 바와 같은 목표 전압 또는 기준 전압(VREF)일 수 있다. 도시되는 바와 같이, 정상 상태 값이 기준 전압 신호(VREF)과 동일하거나 거의 동일할 수 있는 것일 때, 출력 전압 신호(VCP)가 이 정상 상태 값에 있지 않으면, 전압 제어 신호(VCTRL)은 이산의 단계들에 의해 기준 전압 신호(VREF)로 변할 수 있다. 전압 제어 신호(VCTRL) 및 출력 전압 신호(VCP)가 기준 전압 신호(VREF)에 의해 도시되는 정상 상태 신호를 오버슈트(overshoot)하는 하나의 오버슈트가 도시된다. 도시된 실시예에서, 전압 제어 신호(VCTRL)은 기준 전압 신호(VREF) 위에서 안정화된다. 다른 실시예들에서, 전압 제어 신호(VCTRL)는 기준 전압 신호(VREF)에서 또는 그 아래에서 안정화될 수 있다. 도시되는 실시예에서, 정상 상태는 약 1ms 내에 도달된다. 다른 실시예들에서, 정상 상태는 1ms보다 더 빠르거나 더 느리게 도달될 수 있다. 다양한 실시예들에 따르면, 일단 정상 상태에 도달되면, 본원에서 도시되는 피드백 루프들 중 임의의 피드백 루프와 같이, 전압 제어 신호(VCTRL)을 생성하는 피드백 루프는 전력을 절약하기 위해 스위치 오프(switch off)될 수 있다. 피드백 루프는 그 후에 특정한 출력 상태에 응답하거나 세팅된 시간 기간 이후에 다시 스위치 온될 수 있다. 결과적으로 피드백 루프를 인에이블하고 피드백 루프를 디스에이블하는 반복 사이클들은 동작 중에 불명확하게 수행될 수 있다.
도 7은 MEMS 마이크로폰(706) 및 인터페이스 회로(760)를 포함하는 하나의 실시예의 MEMS 마이크로폰 시스템(700)의 블록도를 도시한다. 다른 도면들에서 상술되는 바와 같이, MEMS 마이크로폰(706)은 강성의 백플레이트(707b) 및 편향 가능 멤브레인(707a)을 포함할 수 있다. 편향 가능 멤브레인(707a) 상에 입사되는 음파는 멤브레인으로 하여금 편향되도록 하여, 707b로부터 멤브레인(707a)을 분리한 거리를 변경시킬 수 있고, 대응하는 커패시턴스의 변화로 인해 제 1 및 제 2 단자들(764 및 766) 상에 전압 또는 전류 신호를 발생시킬 수 있다. 다른 유형들의 트랜스듀서들을 가지는 유사한 구성들 또한 본원에서 기술되는 실시예들의 범위 내에서 구현될 수 있다.
다양한 실시예들에 따르면, 오프셋 전압(VO)은 저항(716)을 통해 제 1 단자(764) 및 증폭기(708)의 입력으로 공급된다. 일부 실시예들에서, 오프셋 전압(VO)은 저-드롭아웃 레귤레이터(low-dropout regulator; LDO)(762a)에 의해 공급될 수 있다. 다른 실시예들에서, 오프셋 전압(VO)은 크기 조정된 밴드갭 전압 기준 회로(762b)로부터 도출된다. 그와 같은 실시예들에서, 밴드갭 전압 기준 회로는 당업계에 공지되어 있는 바와 같은 임의의 유형의 밴드갭 전압 기준 회로로서 구현될 수 있다. 다양한 실시예들은 LDO(762a) 또는 밴드갭 기준(762b)을 포함할 수 있다. 차지 펌프(702)는 제 2 단자(766)에 결합될 수 있다. 그와 같은 실시예들에서, MEMS 마이크로폰에 인가되는 바이어스 전압을 차지 펌프(702) 및 오프셋 전압(VO)에 좌우된다. 차지 펌프(702)는 기준 전압(VREF)을 수신할 수 있다. 차지 펌프(702)의 동작은 본원에서 기술되는 바와 같은 임의의 다른 차지 펌프들과 유사할 수 있고 다른 도면들에 관하여 기술되는 바와 같은 임의의 다른 입력들을 더 포함할 수 있다. 예를 들어, 차지 펌프(702)는 오프셋 전압(VO)을 수신하도록 결합될 수 있고/있거나 제 1 단자(764) 상의 전압을 측정하도록 결합될 수 있다. 차지 펌프(702)는 또한 인에이블 신호(도시되지 않음)를 포함할 수 있다. 다양한 실시예들에서, 인터페이스 회로(760)는 이산의 구성요소들로서 또는 집적 회로(integrated circuit; IC)로서 구현될 수 있다. 인터페이스 회로(760) 및 MEMS 마이크로폰(706)은 동일한 반도체 다이(die) 상에 배치되거나 별개의 반도체 다이들 상에 형성되어 서로 결합될 수 있다. 일부 실시예들에서, MEMS 마이크로폰(706) 및 인터페이스 회로(760)는 동일한 인쇄 회로 기판(printed circuit board; PCB)에 부착되고 동일한 패키지에 매입(encase)된다.
도 8은 도 2에 관하여 기술된 구성요소들과 유사한 구성요소들을 포함하는 대안의 실시예의 차지 펌프 시스템(800)의 더 상세한 블록도를 도시한다. 차지 펌프 시스템(800)에서의 구성요소들 및 회로의 동작은 제 1 차지 펌프 스테이지(802a)가 오프셋 전압 신호(VO)를 수신하지 않는 점을 제외하고 도 2에서의 차지 펌프 시스템(200)의 동작과 유사하다. 대신, 제 1 차지 펌프 스테이지(802a)는 DAC(818)의 출력을 전압 입력으로서 수신한다. 다양한 실시예들에 따르면, 차지 펌프(800)의 동작은 이전에 기술된 바와 같고 여기서 오프셋 전압 신호(VO)는 DAC(818)의 출력으로 대체된다.
도 9는 도 2에서의 차지 펌프(200)와 유사하나 클록 발생기(910)의 세부사항이 추가된 다른 실시예의 차지 펌프 시스템(900)의 더 상세한 블록도를 도시한다. 다양한 실시예들에 따르면, 클록 발생기(910)는 도 5c에 관하여 기술되는 바와 같이 기능을 행하고 도 5a 및 도 5b에 관하여 기술되는 바와 같이 차지 펌프 스테이지들(902a 내지 902N)와 공동으로 동작한다. 일부 실시예들에서, 클록 발생기(910)는 DAC(918)로부터 피드백 신호를 수신하고 차지 펌프 스테이지들(902a 내지 902N)에 대한 스위칭 신호들 및 레벨들을 발생시킨다. 스위칭 신호들 및 레벨들에 기초하여, 차지 펌프 스테이지들(902a 내지 902N)은 더 높거나 더 낮은 전압들을 출력한다. 본원에서 기술되는 실시예들을 구현하는 데 사용되는 차지 펌프(902)의 유형에 따라, 클록 발생기(910)는 일부 실시예들에서 생략될 수 있다. 다양한 실시예들에서, 차지 펌프 시스템(900) 내의 모든 구성요소들은 예를 들어, 도 2 및 도 4와 같은 다른 도면들에 관하여 본원에서 기술되는 방식과 유사하게 기능을 행한다. 그러한 바와 같이, 본원에서 행해진 설명들 중 어떤 설명이라도 도 9의 구성요소들에 적용될 수 있다.
도 10은 단계들(1002, 1004, 1006, 1008)을 포함하는 하나의 실시예의 차지 펌프 시스템의 동작 방법(1000)을 도시한다. 다양한 실시예들에 따르면, 단계(1002)는 오프셋 전압 신호(VO)를 차지 펌프에 제공하는 것을 포함할 수 있다. 단계(1004)는 기준 전압 신호(VREF)를 피드백 루프에 제공하는 것을 포함할 수 있다. 단계들(1002 및 1004)에서 제공되는 신호들에 기초하여, 단계(1006)는 피드백 루프로 차지 펌프를 조절하는 것을 포함할 수 있다. 그와 같은 실시예들에서, 오프셋 전압 신호(VO) 및 기준 전압 신호(VREF) 이 둘 모두는 차지 펌프의 출력을 결정하는 데 사용될 수 있다. 일부 실시예들에서, 피드백 루프 및 차지 펌프 이 둘 모두는 피드백 신호에 기초하여 차지 펌프 출력을 조절하기 위해 제어 시스템으로 기능한다. 단계(1006) 이후에, 단계(1008)는 피드백 루프를 디스에이블하는 것을 포함할 수 있다. 일부 실시예들에서, 피드백 루프는 일단 차지 펌프가 정상 상태 동작에 도달하면 디스에이블될 수 있다. 정상 상태는 특정한 허용오차 내에서의 차지 펌프 출력의 안정성을 칭할 수 있다. 다양한 실시예들에서, 피드백 루프는 전력 소비를 줄이기 위해 디스에이블될 수 있다. 더욱이, 피드백 루프는 특정 시간 이후에 또는 회로 및/또는 부하 상태들에 응답하여 다시 인에이블될 수 있다. 하나의 실시예에서, 차지 펌프 출력이 특정한 허용오차를 넘어서 부유되거나 변경되면, 피드백 루프가 다시 인에이블된다. 다양한 실시예들에서, 피드백 루프는 제어 모드 동안 인에이블되고 피드백 루프는 글라이드 모드(glide mode) 동안 디스에이블되고, 이 둘의 모드들은 각각 제 1 모드 및 제 2 모드로 칭해질 수 있다.
다양한 실시예들에 따르면, 회로는 제 1 입력, 오프셋 신호를 수신하도록 구성되는 제 2 입력 및 제 1 및 제 2 입력들에 기초하여 차지 펌프 신호를 제공하도록 구성되는 출력 단자를 포함하는 차지 펌프를 포함한다. 상기 회로는 차지 펌프의 출력에 결합되는 제 1 입력, 기준 신호에 결합되도록 구성되는 제 2 입력, 피드백 회로를 인에이블 및 디스에이블하도록 구성되는 인에이블 입력 및 차지 펌프의 제 1 입력에 결합되는 피드백 출력을 포함하는 피드백 회로를 더 포함한다.
다양한 실시예들에서, 오프셋 신호는 제 1 단자에서의 신호에 기초한다. 차지 펌프 및 피드백 회로는 출력 단자 및 제 1 단자 사이에 실질적으로 정전압을 유지하도록 구성된다. 회로는 제 1 단자에 결합되는 입력을 가지는 증폭기를 더 포함할 수 있다. 회로는 제 1 단자 및 출력 단자 사이에서 결합되는 제 1 회로를 포함할 수 있다. 일부 실시예들에서, 제 1 회로는 트랜스듀서를 포함한다. 트랜스듀서는 마이크로 전자 기계 시스템(MEMS) 트랜스듀서일 수 있다.
다양한 실시예들에서, 피드백 회로는 피드백 회로의 제 1 및 제 2 입력들에 결합되고 차지 펌프의 출력 단자에서의 신호와 기준 신호 간의 차이를 결정하도록 구성되는 비교기를 더 포함한다. 피드백 회로는 또한 비교기에 의해 결정되는 차이에 기초하여 피드백 출력을 증분 또는 감분하도록 구성되는 카운터를 포함할 수 있다. 그와 같은 실시예들에서, 비교기 및 카운터 이 둘 모두는 인에이블 입력에 결합된다. 피드백은 또한 카운터에 결합되고 피드백 출력을 제공하도록 구성되는 디지털-아날로그 컨버터(DAC)를 포함할 수 있고, 피드백 회로는 피드백 회로의 제 1 입력과 비교기 사이에 결합되고 차지 펌프의 출력 단자에서의 신호를 값 N으로 나누도록 구성되는 제산기를 포함할 수 있다.
다양한 실시예들에서, 차지 펌프는 복수의 스테이지들을 포함한다. 그와 같은 실시예들에서, 복수의 스테이지들에서의 처음 스테이지는 제 1 입력에 결합되고, 복수의 스테이지들에서의 마지막 스테이지는 출력 단자에 결합되고, 복수의 스테이지의 각 스테이지는 카운터에 결합된다. 차지 펌프는 마이크로 전기 기계 시스템(MEMS) 트랜스듀서에 결합되도록 구성될 수 있다. 인에이블 입력은 인에이블 신호를 수신하도록 구성되는 인에이블 회로를 포함할 수 있고 피드백 회로를 인에이블하고 디스에이블하도록 동작 가능할 수 있다. 일부 실시예들에서, 인에이블 신호는 피드백 회로 안에서부터 생성된다. 회로는 또한 인에이블 신호를 수신하도록 구성되는 인에이블 입력 단자를 포함할 수 있다.
다양한 실시예들에 따르면, 차지 펌프는 오프셋 신호를 수신하도록 구성되는 제 1 입력 단자, 기준 신호를 수신하도록 구성되는 제 2 입력 단자, 차지 펌프 신호를 제공하도록 구성되는 출력 단자, 출력 단자 및 제 2 입력 단자에 결합되고 제어 신호를 수신하도록 구성되는 비교기, 비교기에 결합되고 제어 신호를 수신하도록 구성되는 카운터 및 제 1 입력 단자, 카운터 및 출력 단자에 결합되는 차지 펌프 스테이지를 포함한다.
다양한 실시예들에서, 차지 펌프는 또한 카운터 및 차지 펌프 스테이지 사이에 결합되는 디지털-아날로그 컨버터(DAC)를 포함한다. 차지 펌프는 복수의 스테이지들을 포함할 수 있고, 복수의 스테이지들에서의 처음 스테이지는 제 1 입력 단자에 결합되고, 복수의 스테이지들에서의 마지막 스테이지는 출력 단자에 결합되고, 복수의 스테이지들의 각 스테이지는 카운터에 결합된다. 차지 펌프는 또한 출력 단자와 비교기 사이에 결합되는 제산기를 포함할 수 있다. 그와 같은 제산기는 출력을 값 N으로 나누도록 구성된다.
다양한 실시예들에서, 카운터는 제어 신호를 제공하도록 구성된다. 차지 펌프는 또한 제어 신호를 수신하도록 구성되는 제 3 입력 단자를 포함할 수 있다. 제어 신호는 비교기 및 카운터를 디스에이블 및 인에이블하도록 동작 가능할 수 있다. 차지 펌프는 트랜스듀서에 결합되도록 구성될 수 있다. 그와 같은 실시예들에서, 트랜스듀서는 마이크로 전자 기계 시스템(MEMS) 마이크로폰을 포함한다.
다양한 실시예들에 따르면, 전자 회로를 동작시키는 방법은 차지 펌프의 입력에 오프셋 전압을 제공하고, 기준 전압을 차지 펌프에 대한 피드백 회로에 제공하고, 제 1 동작 모드 동안 차지 펌프의 출력을 피드백 회로로 조절하고, 제 2 동작 모드 동안 피드백 회로를 디스에이블하는 것을 포함한다. 그와 같은 실시예들에서, 오프셋 전압은 트랜스듀싱 요소의 전자 상태와 관련된다.
다양한 실시예들에서, 방법은 또한 차지 펌프의 출력을 트랜스듀싱 요소의 바이어스 단자에 제공하는 것을 포함한다. 그와 같은 실시예들에서, 오프셋 전압은 트랜스듀서의 제 1 단자에서의 전압과 관련되고 차지 펌프의 출력을 조절하는 것은 트랜스듀서의 바이어스 단자와 트랜스듀서의 제 1 단자 사이에 실질적으로 정전압을 유지하는 것을 포함한다.
다양한 실시예들에서, 차지 펌프의 출력을 피드백 회로로 조절하는 것은 기준 전압을 차지 펌프의 출력에 비교하고 피드백 신호의 크기를 증가 또는 감소시키는 것을 포함한다. 그와 같은 실시예들에서, 증가 또는 감소시키는 것은 비교하는 것에 좌우된다. 피드백 신호의 크기를 증가 또는 감소시키는 것은 카운터를 사용하여 수행될 수 있다. 차지 펌프의 출력을 피드백 회로로 조절하는 것은 또한 피드백 신호를, 카운터의 출력에서의 디지털 피드백 신호로부터 차지 펌프에 인가되는 아날로그 피드백 신호로 변환하는 것을 포함할 수 있다. 차지 펌프의 출력을 피드백 회로로 조절하는 것은 출력을 기준 전압과 비교하기 전에 차지 펌프의 출력을 제 1 값으로 나누는 것을 더 포함한다. 일부 실시예들에서, 피드백 회로를 디스에이블하는 것은 제어 신호에 좌우된다. 그와 같은 실시예들에서, 카운터는 제어 신호를 생성한다.
다양한 실시예들에 따르면, 전자 시스템은 트랜스듀서의 제 1 단자에 결합되도록 구성되는 차지 펌프 및 트랜스듀서의 제 2 단자에 결합되는 증폭기를 포함한다. 차지 펌프는 복수의 차지 펌프 스테이지들 및 복수의 차지 펌프 스테이지들의 마지막 스테이지의 출력에 그리고 복수의 차지 펌프 스테이지들의 각 스테이지에 결합되는 피드백 회로를 포함한다. 그와 같은 실시예들에서, 복수의 차지 펌프 스테이지들의 제 1 스테이지는 오프셋 신호를 수신하도록 구성되고 피드백 회로는 제어 신호 및 기준 신호를 수신하도록 구성된다. 더욱이, 오프셋 신호는 트랜스듀서의 제 2 단자에 결합되도록 구성된다.
다양한 실시예들에서, 제어 신호는 피드백 회로를 인에이블 및 디스에이블하도록 동작 가능하다. 피드백 회로는 직렬로 결합되는 제산기 블록, 비교기, 카운터 및 디지털-아날로그 컨버터(DAC)를 포함한다. 제어 신호는 카운터에서 생성될 수 있다. 오프셋 신호는 전압 기준 회로에 의해 생성될 수 있다. 일부 실시예들에서, 오프셋 신호는 저 드롭아웃 레귤레이터(LDO)에 의해 생성된다. 다른 실시예들에서, 오프셋 신호는 크기 조정된 밴드갭(scaled bandgap) 전압 기준 회로에 의해 생성된다. 전자 시스템은 또한 트랜스듀서를 포함할 수 있고, 트랜스듀서는 마이크로 전자 기계 시스템(MEMS) 마이크로폰을 포함할 수 있다. 부가적인 실시예들에서, 차지 펌프는 오프셋 신호가 변할 때 트랜스듀서의 제 1 단자와 트랜스듀서의 제 2 단자 사이에 실질적으로 정전압을 유지하도록 구성된다.
본원에서 기술되는 다양한 실시예들의 장점들에는 증가된 트랜스듀서 감도 및 안정성, 감소된 전압 공급 편차들에 대한 감도, 감소된 전력 소비, MEMS 바이어스 전압 선택과 독립적인 오프셋 전압(VO) 및 MEMS 바이어스 전압이 변하지 않고 용이하게 수정되는 오프셋 전압(VO)이 포함될 수 있다. 그와 같은 장점들은 예를 들어, ASIC가 상이한 공급 전압에 적응될 때, 또는 입력 레벨이 고 사운드 압력 레벨(sound pressure level; SPL) 애플리케이션에서 더 많은 신호 헤드룸(headroom)이 가능하도록 조정될 때, 바이어스 전압을 트리밍(trimming)하는 경우에 나타날 수 있다.
본 발명이 실례의 실시예들을 참조하여 설명되었을지라도, 이 설명은 제한하는 의미로 해석되도록 의도되지 않는다. 실례의 실시예들뿐만 아니라 본 발명의 다른 실시예들의 다양한 수정들 및 결합들은 설명을 참조할 때 당업자에게는 자명할 것이다. 그러므로 본 발명은 첨부된 청구항들이 임의의 그와 같은 수정들 또는 실시예들을 포함하도록 의도된다.

Claims (28)

  1. 회로로서,
    차지 펌프(charge pump)와,
    제 1 회로와,
    피드백 회로를 포함하되,
    상기 차지 펌프는
    제 1 입력과,
    오프셋 신호를 수신하도록 구성되는 제 2 입력과,
    상기 제 1 입력 및 상기 제 2 입력에 기초하여 차지 펌프 신호를 제공하도록 구성되는 출력 단자를 포함하고,
    상기 제 1 회로는 상기 차지 펌프의 출력 단자에 연결된 바이어스 입력 단자(biasing input terminal) 및 제 1 신호 출력 단자를 포함하고,
    상기 피드백 회로는
    상기 차지 펌프의 출력 단자에 결합되는 제 1 입력과,
    기준 신호에 결합되도록 구성되는 제 2 입력과,
    상기 피드백 회로를 인에이블(enable)하고 디스에이블(disable)하도록 구성되는 인에이블 입력과,
    상기 차지 펌프의 상기 제 1 입력에 결합되는 피드백 출력을 포함하며,
    상기 제 1 회로는 상기 바이어스 입력 단자에서 상기 차지 펌프 신호에 의해 공급되며, 상기 오프셋 신호는 상기 제 1 신호 출력 단자에서의 신호에 비례하는
    회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 차지 펌프 및 상기 피드백 회로는 상기 차지 펌프의 상기 출력 단자와 상기 제 1 신호 출력 단자 사이에 실질적으로 정전압(constant voltage)을 유지하도록 구성되는
    회로.
  4. 제 1 항에 있어서,
    상기 제 1 신호 출력 단자에 결합되는 입력을 가진 증폭기를 더 포함하는
    회로.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 회로는 트랜스듀서(transducer)를 포함하는
    회로.
  7. 제 6 항에 있어서,
    상기 트랜스듀서는 마이크로 전자 기계 시스템(microelectromechanical system; MEMS) 트랜스듀서를 포함하는
    회로.
  8. 제 1 항에 있어서,
    상기 피드백 회로는
    상기 피드백 회로의 제 1 입력 및 제 2 입력에 결합되고 상기 차지 펌프의 출력 단자에서의 상기 차지 펌프 신호와 상기 기준 신호 간의 차이를 결정하도록 구성되는 비교기와,
    상기 비교기에 의해 결정되는 차이에 기초하여 상기 피드백 출력을 증분(increment) 또는 감분(decrement)하도록 구성되는 카운터(counter)를 더 포함하되,
    상기 비교기와 상기 카운터 모두 상기 인에이블 입력에 결합되는
    회로.
  9. 제 8 항에 있어서,
    상기 피드백 회로는
    상기 카운터에 결합되고 상기 피드백 출력을 제공하도록 구성되는 디지털-아날로그 컨버터(digital to analog converter; DAC)와,
    상기 피드백 회로의 제 1 입력과 상기 비교기 사이에 결합되고 상기 차지 펌프의 출력 단자에서의 신호를 값 N으로 나누도록 구성되는 제산기(divider)를 더 포함하는
    회로.
  10. 제 8 항에 있어서,
    상기 차지 펌프는 복수의 스테이지를 포함하고, 상기 복수의 스테이지에서 첫 번째 스테이지는 상기 제 1 입력에 결합되고, 상기 복수의 스테이지에서 마지막 스테이지는 상기 출력 단자에 결합되고, 상기 복수의 스테이지의 각 스테이지는 상기 카운터에 결합되는
    회로.
  11. 제 1 항에 있어서,
    상기 인에이블 입력은 인에이블 신호를 수신하도록 구성되는 인에이블 회로를 포함하고, 상기 피드백 회로를 인에이블하고 디스에이블하도록 동작 가능한
    회로.
  12. 제 11 항에 있어서,
    상기 인에이블 신호는 상기 피드백 회로 내에서부터 생성되는
    회로.
  13. 제 11 항에 있어서,
    상기 인에이블 신호를 수신하도록 구성되는 인에이블 입력 단자를 더 포함하며, 상기 인에이블 신호는 상기 피드백 회로의 외부로부터 생성되는
    회로.
  14. 전자 회로를 동작시키는 방법에 있어서,
    차지 펌프의 입력에 가변 오프셋 전압을 제공하는 단계 -상기 가변 오프셋 전압은 트랜스듀싱 요소(a transducing element)의 전기 상태(an electrical condition)와 관련하여 변화함- 와,
    상기 차지 펌프에 대한 피드백 회로에 기준 전압을 제공하는 단계와,
    제 1 동작 모드 동안 상기 피드백 회로로 상기 차지 펌프의 출력을 조절(regulate)하는 단계와,
    제 2 동작 모드 동안 상기 피드백 회로를 디스에이블하는 단계를 포함하는
    방법.
  15. 제 14 항에 있어서,
    상기 차지 펌프의 출력을 상기 트랜스듀싱 요소의 바이어스 단자에 제공하는 단계를 더 포함하는
    방법.
  16. 제 15 항에 있어서,
    상기 가변 오프셋 전압은 상기 트랜스듀싱 요소의 제 1 단자에서의 전압과 관련되고,
    상기 차지 펌프의 출력을 조절하는 단계는 상기 트랜스듀싱 요소의 바이어스 단자와 상기 트랜스듀싱 요소의 제 1 단자 사이에 실질적으로 정전압 차이를 유지하는 단계를 포함하는
    방법.
  17. 제 14 항에 있어서,
    상기 피드백 회로로 상기 차지 펌프의 출력을 조절하는 단계는
    상기 기준 전압을 상기 차지 펌프의 출력과 비교하는 단계와,
    피드백 신호의 크기를 증가 또는 감소시키는 단계를 포함하되,
    상기 증가 또는 감소시키는 단계는 상기 비교하는 단계에 좌우되는
    방법.
  18. 제 17 항에 있어서,
    상기 피드백 신호의 크기를 증가 또는 감소시키는 단계는 카운터를 사용하여 수행되는
    방법.
  19. 제 18 항에 있어서,
    상기 피드백 회로로 상기 차지 펌프의 출력을 조절하는 단계는 상기 피드백 신호를 상기 카운터의 출력에서의 디지털 피드백 신호에서 상기 차지 펌프에 인가되는 아날로그 피드백 신호로 변환하는 단계를 더 포함하는
    방법.
  20. 제 17 항에 있어서,
    상기 피드백 회로를 디스에이블하는 단계는 제어 신호에 좌우되는
    방법.
  21. 제 20 항에 있어서,
    카운터에서 상기 제어 신호를 생성하는 단계를 더 포함하는
    방법.
  22. 전자 시스템으로서,
    트랜스듀서의 제 1 단자에 결합되도록 구성되는 차지 펌프와,
    상기 트랜스듀서의 제 2 단자에 결합되도록 구성되는 증폭기를 포함하되,
    상기 차지 펌프는
    복수의 차지 펌프 스테이지 -상기 복수의 차지 펌프 스테이지 중 제 1 스테이지는 오프셋 신호를 수신하도록 구성됨- 와,
    상기 복수의 차지 펌프 스테이지 중 마지막 스테이지의 출력 및 상기 복수의 차지 펌프 스테이지의 각 스테이지에 결합되는 피드백 회로 -상기 피드백 회로는 제어 신호 및 기준 신호를 수신하도록 구성됨- 를 포함하고,
    상기 오프셋 신호는 상기 트랜스듀서의 제 2 단자에 결합되도록 더 구성되는
    전자 시스템.
  23. 제 22 항에 있어서,
    상기 제어 신호는 상기 피드백 회로를 인에이블하고 디스에이블하도록 동작 가능한
    전자 시스템.
  24. 제 23 항에 있어서,
    상기 피드백 회로는 직렬로 결합되는 제산기 블록, 비교기, 카운터 및 디지털-아날로그 컨버터(DAC)를 포함하는
    전자 시스템.
  25. 제 23 항에 있어서,
    상기 오프셋 신호는 전압 기준 회로에 의해 생성되는
    전자 시스템.
  26. 제 22 항에 있어서,
    상기 트랜스듀서를 더 포함하되, 상기 트랜스듀서는 마이크로 전자 기계 시스템(MEMS) 마이크로폰을 포함하는
    전자 시스템.
  27. 제 22 항에 있어서,
    상기 차지 펌프는 상기 오프셋 신호가 변할 때 상기 트랜스듀서의 제 1 단자와 상기 트랜스듀서의 제 2 단자 사이에 실질적으로 정전압을 유지하도록 구성되는
    전자 시스템.
  28. 제 15 항에 있어서,
    상기 가변 오프셋 전압을 상기 트랜스듀싱 요소의 추가 단자에 제공하는 단계를 더 포함하는
    방법.
KR1020140183413A 2013-12-20 2014-12-18 제어형 피드백 차지 펌프를 위한 시스템 및 방법 KR101660131B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/137,014 2013-12-20
US14/137,014 US9190903B2 (en) 2013-12-20 2013-12-20 System and method for a controlled feedback charge pump

Publications (2)

Publication Number Publication Date
KR20150073105A KR20150073105A (ko) 2015-06-30
KR101660131B1 true KR101660131B1 (ko) 2016-09-30

Family

ID=53275521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140183413A KR101660131B1 (ko) 2013-12-20 2014-12-18 제어형 피드백 차지 펌프를 위한 시스템 및 방법

Country Status (4)

Country Link
US (2) US9190903B2 (ko)
KR (1) KR101660131B1 (ko)
CN (1) CN104734495B (ko)
DE (1) DE102014119001B4 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601214B1 (ko) * 2014-11-11 2016-03-08 현대자동차주식회사 마이크로폰의 바이어싱 회로 및 이를 포함하는 마이크로폰
US9553506B1 (en) * 2015-10-15 2017-01-24 Sandisk Technologies Llc Charge pump strength calibration and screening in circuit design
EP3236588A1 (en) * 2016-04-19 2017-10-25 ams AG Signal processing arrangement, sensor arrangement and signal processing method
US10165356B1 (en) 2017-06-05 2018-12-25 Semiconductor Components Industries, Llc Methods and apparatus for controlling a bias voltage
JP6938254B2 (ja) * 2017-07-14 2021-09-22 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、昇圧回路の制御方法
KR102399537B1 (ko) * 2017-08-03 2022-05-19 삼성전자주식회사 기준전압 생성 장치 및 방법
CN107493022B (zh) * 2017-09-21 2023-06-30 桂林电子科技大学 一种低电压高效电荷泵
US10693373B2 (en) * 2018-08-24 2020-06-23 Linear Technology Holding Llc Current sensing method for hybrid converters
US10811952B2 (en) 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US11411490B2 (en) 2018-09-26 2022-08-09 Analog Devices International Unlimited Company Charge pumps with accurate output current limiting
KR102172462B1 (ko) * 2019-07-25 2020-10-30 주식회사 네오애플 멤스 센서용 바이어스 전압 공급 장치
US11144081B2 (en) * 2019-10-14 2021-10-12 Himax Technologies Limited Bandgap voltage generating apparatus and operation method thereof
CN113241946B (zh) * 2021-04-21 2022-04-15 北京大学 一种直流/直流转换电路和直流/直流转换器
CN115940628A (zh) * 2022-11-18 2023-04-07 龙芯中科(南京)技术有限公司 电荷泵、芯片、主板和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283952A (ja) 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd チャージポンプ回路
US20120300552A1 (en) * 2011-05-23 2012-11-29 Freescale Semiconductor, Inc. Charge pump circuit with fast start-up
US20130051582A1 (en) * 2011-08-25 2013-02-28 Infineon Technologies Ag System and Method for Low Distortion Capacitive Signal Source Amplifier

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105611A (ja) * 1998-09-28 2000-04-11 Sanyo Electric Co Ltd チャージポンプ回路
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
US6690505B1 (en) * 2001-09-28 2004-02-10 Onetta, Inc. Optical network equipment with gain transient control and automatic drift compensation
JP3700173B2 (ja) 2002-05-28 2005-09-28 ソニー株式会社 電圧変換制御回路及び方法
KR100596426B1 (ko) * 2004-03-22 2006-07-06 주식회사 하이닉스반도체 반도체 소자에서의 고전압 발생 회로 및 그 방법
US7342389B1 (en) * 2007-01-09 2008-03-11 Diodes, Inc. High efficiency charge pump DC to DC converter circuits and methods
FR2914807B1 (fr) * 2007-04-06 2012-11-16 Centre Nat Detudes Spatiales Cnes Dispositif d'extraction d'horloge a asservissement numerique de phase sans reglage externe
JP4883031B2 (ja) * 2008-03-18 2012-02-22 パナソニック株式会社 受信装置と、これを用いた電子機器
DE112009001037B8 (de) 2008-05-05 2014-03-13 Epcos Pte Ltd Kondensatormikrophonbaugruppe, dc spannungsversorgung und verfahren zur erzeugung einer dc vorspannung
GB2466648B (en) * 2008-12-30 2011-09-28 Wolfson Microelectronics Plc Apparatus and method for biasing a transducer
IT1396063B1 (it) * 2009-03-31 2012-11-09 St Microelectronics Rousset Circuito di polarizzazione per un trasduttore acustico microelettromeccanico e relativo metodo di polarizzazione
US20110018616A1 (en) * 2009-07-22 2011-01-27 Kontel Data System Limited Charge pump circuit
JP2011130604A (ja) * 2009-12-18 2011-06-30 Sanyo Electric Co Ltd 充電回路、増幅回路
US8321170B2 (en) * 2010-02-19 2012-11-27 Freescale Semiconductor, Inc. Offset error automatic calibration integrated circuit
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
US8884710B2 (en) * 2011-10-25 2014-11-11 Invensense, Inc. Gyroscope with phase and duty-cycle locked loop
US8638249B2 (en) 2012-04-16 2014-01-28 Infineon Technologies Ag System and method for high input capacitive signal amplifier
US9281744B2 (en) 2012-04-30 2016-03-08 Infineon Technologies Ag System and method for a programmable voltage source
CN102710124B (zh) * 2012-06-19 2015-06-17 电子科技大学 一种电荷泵电路
WO2014006437A1 (en) * 2012-07-04 2014-01-09 Freescale Semiconductor, Inc. A digital sample clock generator, a vibration gyroscope circuitry comprising such digital sample clock generator, an associated apparatus, an associated semiconductor device and associated methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283952A (ja) 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd チャージポンプ回路
US20120300552A1 (en) * 2011-05-23 2012-11-29 Freescale Semiconductor, Inc. Charge pump circuit with fast start-up
US20130051582A1 (en) * 2011-08-25 2013-02-28 Infineon Technologies Ag System and Method for Low Distortion Capacitive Signal Source Amplifier

Also Published As

Publication number Publication date
US9190903B2 (en) 2015-11-17
CN104734495B (zh) 2018-04-13
CN104734495A (zh) 2015-06-24
US9525339B2 (en) 2016-12-20
DE102014119001A1 (de) 2015-06-25
US20150180333A1 (en) 2015-06-25
DE102014119001B4 (de) 2022-12-29
US20160072383A1 (en) 2016-03-10
KR20150073105A (ko) 2015-06-30

Similar Documents

Publication Publication Date Title
KR101660131B1 (ko) 제어형 피드백 차지 펌프를 위한 시스템 및 방법
KR101516867B1 (ko) 프로그램 가능 전압 소스용 시스템 및 방법
KR101592617B1 (ko) 고속 정밀 차지 펌프
CN107040845B (zh) 用于声学换能器供电的系统和方法
CN105278602B (zh) 用于线性电压调节器的系统和方法
US9891643B2 (en) Circuit to improve load transient behavior of voltage regulators and load switches
US9306449B2 (en) Adjustable biasing circuits for MEMS capacitive microphones
WO2009136198A2 (en) Capacitive transducer circuit and method
TW201618454A (zh) 多級放大器
KR102239080B1 (ko) Ｍｅｍｓ 센서 요소의 측정 커패시터에서 전기 바이어스 전압을 조절하기 위한 방법 및 수단
US20160241958A1 (en) Microphone arrangement
KR20130034852A (ko) 저전압 강하 레귤레이터
US20140009220A1 (en) Regulated charge pump circuit
CN110392326B (zh) 用于微机电声换能器的接口电子电路及对应的方法
JP4619866B2 (ja) 定電圧電源回路及び定電圧電源回路の動作制御方法
US6534963B2 (en) DC/DC converter circuit
EP2658108B1 (en) Power supply circuit
CN117795838A (zh) 升压电路和传感器设备
US20110050189A1 (en) Booster and voltage detection method thereof
US8502514B2 (en) Voltage regulation circuit
CN107957744B (zh) 半导体器件
CN110661416A (zh) 调节的高电压参考
CN116155088A (zh) 电荷泵电路和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 4