KR102399537B1 - 기준전압 생성 장치 및 방법 - Google Patents

기준전압 생성 장치 및 방법 Download PDF

Info

Publication number
KR102399537B1
KR102399537B1 KR1020170098615A KR20170098615A KR102399537B1 KR 102399537 B1 KR102399537 B1 KR 102399537B1 KR 1020170098615 A KR1020170098615 A KR 1020170098615A KR 20170098615 A KR20170098615 A KR 20170098615A KR 102399537 B1 KR102399537 B1 KR 102399537B1
Authority
KR
South Korea
Prior art keywords
reference voltage
digital data
circuit
control signal
generating
Prior art date
Application number
KR1020170098615A
Other languages
English (en)
Other versions
KR20190014752A (ko
Inventor
정승철
김상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170098615A priority Critical patent/KR102399537B1/ko
Priority to US15/876,946 priority patent/US10404163B2/en
Publication of KR20190014752A publication Critical patent/KR20190014752A/ko
Application granted granted Critical
Publication of KR102399537B1 publication Critical patent/KR102399537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Power Sources (AREA)

Abstract

기준전압 생성 장치는 입력된 제1 기준전압을 디지털 데이터로 변환하여 저장하는 디지털 데이터 생성 회로 및 상기 저장된 디지털 데이터를 이용하여 상기 제1 기준전압에 대응하는 제2 기준전압을 생성하는 변환 회로를 포함할 수 있다.

Description

기준전압 생성 장치 및 방법{REFERENCE VOLTAGE GENERATING APPARATUS AND METHOD}
아래의 설명은 기준전압 생성 장치 및 방법에 관한 것이다.
배터리 전압을 이용하여 출력 전압을 생성하는 LDO(low drop out) 레귤레이터(regulator) 및 DC/DC 컨버터(converter) 등의 회로들은 기준전압 회로를 이용하게 된다. 구체적으로, 기준전압 회로가 제공하는 기준전압에 따라 원하는 크기의 출력 전압이 생성될 수 있다. 따라서 출력 전압을 안정적으로 생성하기 위해서는, 공정(process), 전원 전압(supply voltage) 및 온도(temperature)의 변화(PVT variation)에 둔감한 기준전압 회로의 필요성이 존재한다.
일측에 따른 기준전압 생성 장치는 입력된 제1 기준전압을 디지털 데이터로 변환하여 저장하는 디지털 데이터 생성 회로 및 상기 저장된 디지털 데이터를 이용하여 상기 제1 기준전압에 대응하는 제2 기준전압을 생성하는 변환 회로를 포함할 수 있다.
일실시예에 따르면, 상기 디지털 데이터 생성 회로는 상기 제1 기준전압과 기생성된 제2 기준전압의 진폭 크기를 비교하여 새로운 제2 기준전압을 보정(calibration)하기 위한 제어 신호를 생성하는 비교기 및 상기 제어 신호에 따라 상기 디지털 데이터를 소정 크기만큼 변화시키는 카운터 회로를 포함할 수 있다.
다른 일실시예에 따르면, 상기 비교기는 제1 클락 주기 내에서 상기 제1 기준전압과 상기 제2 기준전압의 진폭 차이가 임계 범위 내에 존재하게 되는 경우에 턴 오프 되고, 상기 카운터 회로는 변화된 디지털 데이터를 상기 변환 회로에 제공할 수 있다.
또 다른 일실시예에 따르면, 상기 비교기는 연속된 두 개의 클락 신호들에 대응하여 상기 제2 기준전압을 증가시키는 제1 제어 신호 및 상기 제2 기준전압을 감소시키는 제2 제어 신호가 생성되는 경우에 턴 오프 될 수 있다.
또 다른 일실시예에 따르면, 상기 비교기는 1 클락 주기 내에서 지정된 개수의 클락 신호들이 입력된 경우에 턴 오프 되고, 상기 카운터 회로는 변화된 디지털 데이터를 상기 변환 회로에 제공할 수 있다.
또 다른 일실시예에 따르면, 상기 비교기는 상기 기준전압 생성 장치에 대한 복수의 동작 주기 내에서, 미리 지정된 조건에 상응하는 제1 클락 주기의 복수의 클락 신호에 응답하여 상기 제2 기준전압을 보정하기 위한 제어 신호를 생성할 수 있다.
또 다른 일실시예에 따르면, 상기 카운터 회로는 제1 클락 주기에 입력되는 복수의 제어 신호 각각에 따라 상기 디지털 데이터의 최상위 비트(MSB: Most Significant Bit)로부터 최하위 비트(LSB: Least Significant Bit)까지 순차적으로 상기 디지털 데이터를 변화시킬 수 있다.
또 다른 일실시예에 따르면, 상기 카운터 회로는 상기 제어 신호에 따라 상기 디지털 데이터의 최하위 비트(LSB: Least Significant Bit) 값에 대응하는 1비트 크기만큼 상기 디지털 데이터를 변화시킬 수 있다.
또 다른 일실시예에 따르면, 상기 변환 회로는 상호 간에 병렬 연결된 복수의 전류원, 상기 복수의 전류원 중 적어도 일부로부터 전달되는 전류가 흐르는 저항(resistor) 및 상기 디지털 데이터를 구성하는 각각의 비트 값에 따라 상기 복수의 전류원 각각과 상기 저항 사이의 연결을 스위칭하여 상기 제2 기준전압을 생성하는 스위칭 회로를 포함할 수 있다.
또 다른 일실시예에 따르면, 상기 변환 회로는 복수의 저항이 직렬 연결된 저항 스트링 회로 및 상기 디지털 데이터를 구성하는 각각의 비트 값에 따라 복수의 스위치들의 연결 상태를 결정하여 상기 제2 기준전압을 생성하는 스위칭 회로를 포함할 수 있다.
또 다른 일실시예에 따르면, 상기 변환 회로는 복수의 커패시터를 포함하고, 상기 복수의 커패시터의 연결 토폴로지에 따라 커패시턴스 값이 가변되는 커패시터 뱅크 및 상기 디지털 데이터를 구성하는 각각의 비트 값에 따라 상기 복수의 커패시터 각각의 연결을 스위칭하여 상기 제2 기준전압을 생성하는 스위칭 회로를 포함할 수 있다.
또 다른 일실시예에 따르면, 상기 스위칭 회로는 입력되는 재충전 제어 신호에 따라, 상기 디지털 데이터를 이용하여 상기 복수의 커패시터 각각의 연결을 반복 스위칭함으로써 상기 복수의 커패시터를 재충전하고 상기 제2 기준전압을 재생성할 수 있다.
또 다른 일실시예에 따르면, 상기 제1 기준전압은 지정된 디바이스의 온도 변화를 보상하는 밴드갭(bandgap) 기준 회로로부터 출력되고, 상기 밴드갭 기준 회로는 상기 제2 기준전압의 생성 여부에 따라 주기적으로 턴 오프 될 수 있다.
다른 일측에 따른 기준전압 생성 방법은 입력된 제1 기준전압을 디지털 데이터로 변환하는 단계 및 상기 변환된 디지털 데이터를 이용하여, 상기 제1 기준전압에 대응하는 제2 기준전압을 생성하는 단계를 포함할 수 있다.
일실시예에 따르면, 상기 제2 기준전압을 생성하는 단계는 상기 제1 기준전압과 기생성된 제2 기준전압의 진폭 크기를 비교하여 새로운 제2 기준전압을 보정하기 위한 제어 신호를 생성하는 단계 및 상기 제어 신호에 따라 상기 디지털 데이터를 소정 크기만큼 변화시키는 단계를 포함할 수 있다.
다른 일실시예에 따르면, 상기 기준전압 생성 방법은 상기 제1 기준전압과 상기 제2 기준전압의 진폭 차이가 임계 범위 내에 존재하게 되는 경우에, 상기 디지털 데이터에 연관되는 제1 회로 블록을 턴 오프 하는 단계 및 입력되는 재충전 제어 신호에 따라, 상기 기생성된 제어 신호를 상기 제2 기준전압에 연관되는 제2 회로 블록에 입력하여 상기 제2 기준전압을 재생성하는 단계를 더 포함할 수 있다.
도 1은 일실시예에 따른 기준전압 생성 장치의 개략적인 구성을 도시하는 블록도이다.
도 2는 일실시예에 따른 기준전압 생성 장치의 세부적인 구성을 도시하는 블록도이다.
도 3a는 일실시예에 따른 기준전압 생성 장치에 관한 신호들을 도시하는 도면이다.
도 3b는 다른 일실시예에 따른 기준전압 생성 장치에 관한 신호들을 도시하는 도면이다.
도 3c는 또 다른 일실시예에 따른 기준전압 생성 장치에 관한 신호들을 도시하는 도면이다.
도 4는 일실시예에 따른 변환 회로를 도시하는 회로도이다.
도 5는 다른 일실시예에 따른 변환 회로를 도시하는 회로도이다.
도 6은 또 다른 일실시예에 따른 변환 회로를 도시하는 회로도이다.
도 7은 일실시예에 따른 기준전압 생성 방법을 간략히 설명하는 흐름도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 일실시예에 따른 기준전압 생성 장치의 개략적인 구성을 도시하는 블록도이다. 도 1을 참조하면, 기준전압 생성 장치(100)는 디지털 데이터 생성 회로(110)와 변환 회로(120)를 포함한다. 기준전압 생성 장치(100)는 입력되는 제1 기준전압을 이용하여 제2 기준전압을 생성하고, 상기 생성된 제2 기준전압을 지정된 디바이스에 공급할 수 있다. 예시적으로, 상기 제1 기준전압은 밴드갭 기준 회로(bandgap reference circuit) 또는 베타 멀티플라이어 기준 회로(beta multiplier reference circuit) 등으로부터 기준전압 생성 장치(100)로 출력될 수 있다. 상기 제1 기준전압을 제공하는 기준전압 회로들에 대한 설명은 이해를 돕기 위한 예시적 기재일 뿐, 다른 실시예를 제한하거나 한정하는 것으로 해석되어서는 안되며, 이를테면 전압 디바이더 회로(voltage divider circuit)나 MOSFET-저항 기준 회로(MOSFET-Resistor reference circuit) 등으로부터 상기 제1 기준전압이 기준전압 생성 장치(100)에 전달되는 실시예 또한 구현 가능할 것이다.
디지털 데이터 생성 회로(110)는 입력되는 제1 기준전압을 디지털 데이터로 변환한다. 예시적으로, 상기 입력되는 제1 기준전압은 아날로그 신호일 수 있다. 디지털 데이터 생성 회로(110)는 아날로그 형태의 상기 제1 기준전압을 디지털 데이터로 변환할 수 있다. 또한, 디지털 데이터 생성 회로(110)는 상기 변환된 디지털 데이터를 변환 회로(120)에 출력할 수 있다.
일실시예에 따르면, 디지털 데이터 생성 회로(110)는 지정된 조건에 따라 변환된 디지털 데이터를 메모리 내에 저장할 수 있다. 예를 들어, 상기 지정된 조건은 변환 회로(120)가 출력하는 제2 기준전압이 제1 기준전압에 대해 소정의 임계 범위 내에 존재하는 경우를 나타낼 수 있다. 이 경우에, 기준전압 생성 장치(100)는 상기 제1 기준전압을 제공하는 외부 회로 영역이 턴 오프 된 경우라도 상기 저장된 디지털 데이터를 이용하여 상기 제2 기준전압을 재생산할 수 있다.
변환 회로(120)는 디지털 데이터 생성 회로(110)로부터 전달되는 디지털 데이터를 이용하여 제1 기준전압에 대응하는 제2 기준전압을 생성할 수 있다. 또한, 변환 회로(120)는 상기 생성된 제2 기준전압을 지정된 디바이스에 공급할 수 있다. 예를 들어, 상기 지정된 디바이스는 안정적 동작을 위해 공정, 전원 전압 및 온도 변화에 둔감한 기준전압을 필요로 하는 부하(load)로서, 디스플레이 장치, 오실로스코프 장치 및 발진 회로 등과 같은 다양한 형태의 기기를 나타낼 수 있다.
이하에서는 추가되는 도면과 함께 기준전압 생성 장치(100)가 디지털 데이터를 생성하고, 생성된 디지털 데이터를 이용하여 제2 기준전압을 새롭게 재생성(regeneration)하는 과정이 보다 자세하게 서술될 것이다.
도 2는 일실시예에 따른 기준전압 생성 장치의 세부적인 구성을 도시하는 블록도이다. 도 2를 참조하면, 기준전압 생성 장치는 디지털 데이터 생성 회로(210) 및 변환 회로(220)를 포함한다. 구체적으로, 디지털 데이터 생성 회로(210)는 비교기(211), 카운터 회로(212) 및 컨트롤러(213)를 포함한다. 비교기(211)는 기준전압 회로로부터 출력되는 제1 기준전압과 변환 회로(220)에 의해 생성된 제2 기준전압을 입력 받을 수 있다. 앞서 기재한 바와 같이, 비교기(211)로 상기 제1 기준전압을 출력하는 기준전압 회로는 밴드갭 기준 회로, 베타 멀티플라이어 기준 회로, 전압 디바이더 회로 및 MOSFET-저항 기준 회로 등과 같은 다양한 실시예로서 구현 가능할 것이다.
비교기(211)는 입력된 제1 기준전압 및 제2 기준전압 사이의 진폭 크기를 비교할 수 있다. 상기 제1 기준전압 및 상기 제2 기준전압은 아날로그 신호일 수 있다. 구체적으로, 비교기(211)는 상기 제1 기준전압과 상기 제2 기준전압 사이의 진폭 크기의 비교 결과에 따라 제어 신호를 생성할 수 있다. 비교기(211)는 생성된 제어 신호를 카운터 회로(212)에 출력할 수 있다. 상기 제어 신호는 카운터 회로(212)를 동작시켜 새롭게 생성될 제2 기준전압이 보정(calibration)되도록 하는 신호를 나타낼 수 있다.
비교기(211)는 새롭게 생성될 제2 기준전압을 증가시키는 제1 제어 신호를 생성할 수 있다. 보다 구체적으로, 비교기(211)는 기생성된 제2 기준전압이 입력된 제1 기준전압보다 작은 것으로 판단된 경우에 상기 제1 제어 신호를 생성할 수 있다.
또한, 비교기(211)는 새롭게 생성될 제2 기준전압을 감소시키는 제2 제어 신호를 생성할 수 있다. 보다 구체적으로, 비교기(211)는 기생성된 제2 기준전압이 입력된 제1 기준전압보다 큰 것으로 판단된 경우에 상기 제2 제어 신호를 생성할 수 있다.
카운터 회로(212)는 비교기(211)로부터 전달되는 제어 신호에 따라 디지털 데이터를 소정 크기만큼 변화시킬 수 있다. 보다 구체적으로, 카운터 회로(212)는 컨트롤러(213)가 제공하는 클락 신호에 응답하여 상기 디지털 데이터를 소정 크기만큼 변화시킬 수 있다. 이를테면, 상기 클락 신호가 입력될 때 비교기(211)로부터 제1 제어 신호가 전달되는 경우, 카운터 회로(212)는 상기 디지털 데이터를 소정 크기만큼 증가시킬 수 있다. 마찬가지로, 상기 클락 신호가 입력될 때 비교기(211)로부터 제2 제어 신호가 전달되는 경우, 카운터 회로(212)는 상기 디지털 데이터를 소정 크기만큼 감소시킬 수 있다.
일실시예로서, 카운터 회로(212)는 전달되는 제어 신호에 따라 디지털 데이터의 최하위 비트(LSB: Least Significant Bit) 값에 대응하는 1비트 크기만큼 상기 디지털 데이터를 변화시킬 수 있다. 예를 들어, 제1 클락 신호가 입력될 때 비교기(211)로부터 제1 제어 신호가 전달되는 경우, 카운터 회로(212)는 상기 디지털 데이터를 최하위 비트 값만큼 1비트 증가시킬 수 있다. 마찬가지로, 제2 클락 신호가 입력될 때 비교기(211)로부터 제2 제어 신호가 전달되는 경우, 카운터 회로(212)는 상기 디지털 데이터를 최하위 비트 값만큼 1비트 감소시킬 수 있다.
다른 일실시예로서, 카운터 회로(212)는 하나의 클락 주기 내에서 입력되는 복수의 제어 신호 각각에 따라 상기 디지털 데이터의 최상위 비트(MSB: Most Significant Bit)로부터 최하위 비트까지 순차적으로 비트 값을 변화시킬 수 있다. 각각의 클락 신호에 응답하여 최상위 비트에서 최하위 비트까지 순차적으로 비트 값을 결정하는 구성은 통상의 기술자에게 straight forward한 내용이므로 자세한 설명은 생략하기로 한다.
컨트롤러(213)는 카운터 회로(212)가 상기 디지털 데이터를 변화시키도록 하는 클락 신호를 생성할 수 있다. 컨트롤러(213)는 상기 생성된 클락 신호를 카운터 회로(212)에 출력할 수 있다. 또한, 컨트롤러(213)는 비교기(211)에 대한 동작 신호를 생성하고, 생성된 동작 신호를 비교기(211)에 출력할 수 있다. 보다 구체적으로, 상기 동작 신호는 비교기(211)가 제1 기준전압과 제2 기준전압을 비교하는 동작을 시작하도록 하는 동작 개시 신호 및 비교기(211)가 턴 오프 되도록 하는 동작 종료 신호를 포함할 수 있다.
도 2에 도시되지 않았지만, 컨트롤러(213)가 출력하는 동작 신호는 제1 기준전압을 공급하는 기준전압 회로에도 적용될 수 있다. 상기 동작 신호에 따라 상기 기준전압 회로 역시도 상기 제1 기준전압을 공급하는 동작을 시작할 수 있고, 상기 제1 기준전압의 생성을 종료하고 턴 오프 될 수 있을 것이다. 일실시예로서, 기준전압 회로가 밴드갭 기준 회로로써 구현되는 경우가 존재할 수 있다. 이 경우에, 밴드갭 기준 회로는 컨트롤러(213)가 출력하는 동작 신호에 따라 턴 온 및 턴 오프 동작이 제어될 수 있다. 본 실시예에 따른 기준전압 생성 장치는 필요에 따라 제1 기준전압을 공급하는 밴드갭 기준 회로의 전원을 턴 오프 할 수 있어 상기 밴드갭 기준 회로가 소모하는 전력을 줄일 수 있다.
본 실시예에서는 기준전압 생성 장치 내에 포함되는 컨트롤러(213)에 의해 클락 신호 및 동작 신호가 생성되는 과정이 설명되나, 이는 이해를 돕기 위한 예시적 기재일 뿐 다른 실시예의 범위를 제한하거나 한정하는 것으로 해석되어서는 안 될 것이다. 이를테면, 기준전압 생성 장치의 외부에 존재하는 다른 유닛 또는 디바이스로부터 상기 클락 신호 및 동작 신호가 전달되는 실시예 또한 구현 가능하다고 할 것이다.
변환 회로(220)는 카운터 회로(212)가 제공하는 변화된 디지털 데이터를 이용하여 제2 기준전압을 새롭게 재생성 할 수 있다. 앞서 기재한 바와 같이, 컨트롤러(213)가 제공하는 클락 신호에 응답하여 상기 디지털 데이터가 업데이트되면, 변환 회로(220) 역시도 상기 업데이트된 디지털 데이터를 이용하여 제2 기준전압을 지속적으로 새롭게 업데이트할 수 있다. 위와 같은 과정을 통해, 변환 회로(220)는 제1 기준전압에 대해 소정의 임계 범위 내에 존재하는 제2 기준전압을 재생성 할 수 있다.
또한, 변환 회로(220)는 비교기(211) 및 기준전압 회로가 턴 오프 된 경우에도 카운터 회로(212)가 제공하는 디지털 데이터를 이용하여 제2 기준 전압을 지속적으로 재생산할 수 있다.
도 3a는 일실시예에 따른 기준전압 생성 장치에 관한 신호들을 도시하는 도면이다. 도 3a를 참조하면, 기준전압 생성 장치에 관한 신호들의 타이밍도(timing diagram)가 도시된다. 도 3a에서 X 축은 시간(sec)을 나타내고, Y 축은 상기 신호들의 진폭(volt)을 나타낸다.
제1 동작 신호 EN1은 기준전압 생성 장치의 동작에 관한 신호를 나타낸다. 예시적으로, 상기 제1 동작 신호 EN1이 하이(high)인 구간에서, 기준전압 생성 장치는 턴 온 되어 제2 기준전압을 생성할 수 있다. 또한, 상기 제1 동작 신호 EN1가 로우(low)인 구간에서, 기준전압 생성 장치는 턴 오프 되어 상기 제2 기준전압의 출력을 종료할 수 있다. 도 3a의 경우, 제1 동작 신호 EN1가 하이가 되는 제1 포인트(311)에서 기준전압 생성 장치는 턴 온 된다.
제2 동작 신호 EN2는 제2 기준전압에 대해 보정을 수행하는 회로 블록을 제어하기 위한 신호를 나타낸다. 예시적으로, 상기 제2 기준전압에 대해 보정을 수행하는 회로 블록은 비교기를 포함할 수 있다. 또한, 추가적으로 상기 제2 기준전압에 대해 보정을 수행하는 회로 블록은 제1 기준전압을 제공하는 기준전압 회로를 더 포함할 수 있다.
컨트롤러는 제2 기준전압에 대해 보정을 수행하는 회로 블록을 제어하기 위해 제2 동작 신호 EN2를 생성할 수 있다. 앞서 기재한 바와 같이, 상기 제2 동작 신호 EN2를 생성하는 컨트롤러는 기준전압 생성 장치 내에 포함될 수도 있고, 상기 기준전압 생성 장치의 외부에 존재하여 상기 제2 동작 신호 EN2 만을 제공할 수도 있다.
제2 동작 신호 EN2가 하이인 구간에서, 비교기는 턴 온 되어 제1 기준전압 및 제2 기준전압 사이의 진폭 크기를 비교할 수 있다. 또한, 상기 제2 동작 신호 EN2가 로우인 구간에서, 상기 비교기는 턴 오프 되고 새롭게 생성될 제2 기준전압을 보정하는 동작을 종료할 수 있다. 도 3a의 경우, 상기 제2 동작 신호 EN2가 하이가 되는 제2 포인트(312)에서 비교기는 제1 기준전압과 제2 기준전압의 비교를 시작할 수 있다.
또한, 컨트롤러에 의해 생성되는 제2 동작 신호 EN2는 비교기뿐만 아니고 기준전압 생성 장치에 제1 기준전압을 공급하는 기준전압 회로의 동작을 제어할 수도 있다. 상기 제1 기준전압을 공급하는 기준전압 회로는 밴드갭 기준 회로, 베타 멀티플라이어 기준 회로, 전압 디바이더 회로 및 MOSFET-저항 기준 회로 등과 같은 다양한 실시예로서 구현될 수 있다. 구체적으로, 상기 제2 동작 신호 EN2가 하이인 구간에서 상기 기준전압 회로는 턴 온 될 수 있다. 또한, 상기 제2 동작 신호 EN2가 로우인 구간에서 상기 기준전압 회로는 턴 오프 될 수 있다. 도 3a의 경우, 상기 제2 동작 신호 EN2가 하이가 되는 제2 포인트(312)에서 제1 기준전압의 입력이 시작될 수 있다. 또한, 상기 제2 동작 신호 EN2가 로우가 되는 제3 포인트(321)에서 상기 기준전압 회로가 턴 오프 되고 제1 기준전압의 입력이 종료(322)될 수 있다.
본 실시예에 따른 기준전압 생성 장치는 저장된 디지털 데이터를 이용하여 제2 기준전압을 생성할 수 있어, 제1 기준전압의 입력이 종료(322)되더라도 지정된 디바이스에 상기 제2 기준전압을 지속적으로 공급할 수 있다. 그에 따라, 상기 기준전압 생성 장치는 상기 제2 기준전압에 대해 보정을 수행하는 회로 블록 및 상기 기준전압 회로에 의한 전력 소모를 줄이면서 상기 제1 기준전압에 대응하는 상기 제2 기준전압을 지정된 디바이스에 안정적으로 공급할 수 있다.
기준전압 생성 장치는 카운터 회로가 디지털 데이터를 변화시키도록 하는 클락 신호 CLK를 생성할 수 있다. 예시적으로, 상기 카운터 회로는 상기 클락 신호 CLK의 라이징 엣지(rising edge)에 응답하여 상기 디지털 데이터를 소정 크기만큼 변화시킬 수 있다. 상기 라이징 엣지에 따라 상기 카운터 회로가 동작하는 실시예는 이해를 돕기 위한 예시적 기재일 뿐, 다른 실시예의 범위를 제한하거나 한정하는 것으로 해석되어서는 안될 것이다. 이를테면, 상기 클락 신호 CLK의 폴링 엣지(falling edge)에 응답하여 상기 카운터 회로가 상기 디지털 데이터를 소정 크기만큼 변화시키는 실시예 또한 구현 가능할 것이다.
비교기는 제1 기준전압과 제2 기준전압의 진폭 크기를 비교하여 제어 신호를 생성하고, 상기 생성된 제어 신호를 카운터 회로에 출력할 수 있다. 구체적으로, 기생성된 제2 기준전압이 입력된 제1 기준전압보다 작은 것으로 판단되면, 상기 비교기는 하이 값을 갖는 제1 제어 신호를 생성할 수 있다. 상기 하이 값을 갖는 제1 제어 신호가 입력되는 경우, 상기 카운터 회로는 클락 신호 CLK에 응답하여 디지털 데이터를 소정 크기만큼 증가시킬 수 있다. 이에 따라, 변환 회로에 의해 생성되는 제2 기준전압도 소정 크기만큼 증가하여 상기 제2 기준전압이 상기 제1 기준전압에 근접하게 될 것이다.
또한, 기생성된 제2 기준전압이 입력된 제1 기준전압보다 큰 것으로 판단되면, 비교기는 로우 값을 갖는 제2 제어 신호를 생성할 수 있다. 상기 로우 값을 갖는 제2 제어 신호가 입력되는 경우, 카운터 회로는 클락 신호 CLK에 응답하여 디지털 데이터를 소정 크기만큼 감소시킬 수 있다. 마찬가지로, 이 경우에 변환 회로에 의해 생성되는 제2 기준전압도 소정 크기만큼 감소하여 상기 제2 기준전압은 상기 제1 기준전압에 근접하게 될 것이다.
기준전압 생성 장치로 입력되는 제1 동작 신호 EN1가 로우가 되면, 상기 기준전압 생성 장치는 턴 오프 된다. 이 경우에, 제2 기준전압의 출력도 함께 종료된다. 도 3a을 참조하면, 제1 동작 신호 EN1가 로우가 되는 제4 포인트(331)에서 제2 기준전압의 출력이 종료(332)될 수 있다.
도 3a에서 설명된 기준전압 생성 장치는 하나의 클락 주기 내에서 지정된 개수의 클락 신호 CLK들을 반복적으로 생성한다. 예를 들어, 상기 기준전압 생성 장치는 하나의 클락 주기 내에서 5 개의 클락 신호 CLK를 생성할 수 있다. 비교기 및 제1 기준전압을 공급하는 기준전압 회로는 하나의 클락 주기 내에서 지정된 개수의 클락 신호들이 입력된 경우에 턴 오프 될 수 있다. 또한, 카운터 회로는 하나의 클락 주기 동안 지정된 횟수만큼 디지털 데이터를 변화시키게 될 것이다. 이하에서는, 비교기와 카운터 회로가 제2 기준전압을 보정하는 과정에 대한 다양한 실시예들이 설명된다.
도 3b는 다른 일실시예에 따른 기준전압 생성 장치에 관한 신호들을 도시하는 도면이다. 도 3b를 참조하면, 상기 기준전압 생성 장치에 관한 신호들의 타이밍도가 도시된다. 도 3b에서 X 축은 시간(sec)을 나타내고, Y 축은 상기 신호들의 진폭(volt)을 나타낸다.
컨트롤러는 비교기 및 제1 기준전압을 공급하는 기준전압 회로의 동작을 제어하는 제2 동작 신호 EN2를 생성할 수 있다. 또한, 상기 컨트롤러는 카운터 회로가 디지털 데이터를 변화시키도록 하는 클락 신호 CLK를 생성할 수 있다.
도 3b를 참조하면, 기준전압 생성 장치는 제1 클락 주기(340) 내에서 두 개의 클락 신호 CLK만을 생성한다. 상기 기준전압 생성 장치는 제1 클락 주기(340) 내에서 제1 기준전압과 제2 기준전압의 진폭의 차이가 임계 범위 내에 존재하는 것으로 판단된 경우, 로우 값을 갖는 제2 동작 신호 EN2를 생성할 수 있다. 상기 로우 값을 갖는 제2 동작 신호 EN2에 따라 비교기는 턴 오프 되어 제어 신호의 생성을 종료할 수 있다. 마찬가지로, 상기 로우 값을 갖는 제2 동작 신호 EN2에 따라 기준전압 생성 장치로의 제1 기준전압의 입력이 종료될 수 있다.
기준전압 생성 장치는 연속된 두 개의 클락 신호들에 대응하여 제2 기준전압을 증가시키는 제1 제어 신호(341) 및 상기 제2 기준전압을 감소시키는 제2 제어 신호(342)가 생성되면 제1 기준전압과 제2 기준전압의 진폭의 차이가 임계 범위 내에 존재하는 것으로 인식할 수 있다.
제1 클락 신호에 응답하여 하이 값을 갖는 제1 제어 신호(341)가 카운터 회로로 입력될 수 있다. 또한, 후속하는 제2 클락 신호에 응답하여 로우 값을 갖는 제2 제어 신호(342)가 상기 카운터 회로로 입력될 수 있다. 이 경우에, 상기 카운터 회로는 연속된 클락 신호들에 응답하여 디지털 데이터를 소정 크기만큼 증가시킨 이후 또 다시 상기 디지털 데이터를 감소시키게 된다. 따라서 그 이후에 추가적인 클락 신호 CLK가 입력되더라도 상기 디지털 데이터는 보정(calibration) 과정에서 증가 및 감소를 계속적으로 반복할 것이기 때문에, 이 경우에 기준전압 생성 장치는 보정에 연관되는 비교기 및 기준전압 회로를 턴 오프 시키는 제2 동작 신호 EN2을 즉시 생성할 수 있다.
본 실시예에 따른 기준전압 생성 장치는 상기 제2 기준전압이 상기 제1 기준전압에 대해 소정 범위 내로 근접한 것으로 판단되면, 상기 제2 기준전압의 보정에 관한 회로 블록을 턴 오프 하여 전력 소모를 최소화할 수 있다.
도 3c는 또 다른 일실시예에 따른 기준전압 생성 장치에 관한 신호들을 도시하는 도면이다. 도 3c를 참조하면, 상기 기준전압 생성 장치에 관한 신호들의 타이밍도가 도시된다. 도 3c에서 X 축은 시간(sec)을 나타내고, Y 축은 상기 신호들의 진폭(volt)을 나타낸다.
예시적으로, 기준전압 생성 장치는 제1 동작 신호 EN1에 따라 주기적으로 턴 온 되며 동작 주기 내에서 제2 기준전압을 생성할 수 있다. 다만, 상기 기준전압 생성 장치는 복수의 동작 주기 중 일부 주기 내에서만 클락 신호 CLK들을 생성하고, 하이 값을 갖는 제2 동작 신호 EN2를 생성할 수 있다.
보다 구체적으로, 컨트롤러는 미리 지정된 조건에 따라 복수의 동작 주기 중 일부에서만 클락 신호 CLK 및 하이 값을 갖는 제2 동작 신호 EN2를 생성한다. 예를 들어, 컨트롤러는 제1 클락 주기(351) 내에서 클락 신호 CLK 및 하이 값을 갖는 제2 동작 신호 EN2를 생성하고, 하나의 동작 주기 동안은 클락 신호 CLK 및 하이 값을 갖는 제2 동작 신호 EN2를 생성하지 않는다. 이 경우에, 제2 기준전압을 보정하는 회로 블록은 제1 클락 주기(351)에만 동작하고, 후속하는 동작 주기 내에서는 보정을 수행하지 않을 것이다. 이어서, 컨트롤러는 후속하는 제2 클락 주기(352) 내에서 다시 클락 신호 CLK 및 하이 값을 갖는 제2 동작 신호 EN2를 생성할 수 있다.
본 실시예에 따른 기준전압 생성 장치는 제2 기준전압에 대한 보정 주기를 동작 환경에 따라 다르게 설정할 수 있어, 비교기 및 제1 기준전압을 공급하는 기준전압 회로와 같은 소자들의 전력 소모를 효율적으로 관리 할 수 있다. 이를테면, 회로의 동작 환경이 크게 변하지 않아 제2 기준전압의 보정이 불필요하다고 판단되는 경우에, 상기 기준전압 생성 장치는 상기 보정 주기를 길게 설정하여 전력을 효율적으로 소모한다.
도 4는 일실시예에 따른 변환 회로를 도시하는 회로도이다. 도 4를 참조하면, 변환 회로(400)는 상호 간에 병렬 연결된 복수의 전류원(410), 저항(420) 및 스위칭 회로(430)를 포함할 수 있다. 도 4에서 BAT는 변환 회로(400)에 연결된 배터리로부터 공급 받는 전원 전압을 나타낸다. 복수의 전류원(410) 중 적어도 일부로부터 전달되는 전류가 저항(420)에 흐를 수 있다. 또한, 스위칭 회로(430)에 포함되는 각각의 스위치들의 연결 상태에 따라, 상기 전류 크기가 결정될 수 있다.
스위칭 회로(430)에는 디지털 데이터가 입력될 수 있다. 예시적으로, 상기 디지털 데이터 <N-1:0>는 N 비트로 구성되는 데이터를 나타낼 수 있다(단, N은 1보다 크거나 같은 정수). 디지털 데이터를 구성하는 각각의 비트 값은 스위칭 회로(430) 내에서 상응하는 스위치의 연결 상태를 결정한다. 예를 들어, 상기 디지털 데이터의 제1 비트 값은 스위칭 회로(430) 내의 제1 스위치의 연결 상태를 결정할 수 있다. 상기 제1 비트 값이 하이 인 경우, 상기 제1 스위치는 제1 전류원과 저항(420)을 연결할 수 있다. 또한, 상기 제1 비트 값이 로우 인 경우, 상기 제1 스위치는 상기 제1 전류원과 저항(420)을 전기적으로 분리할 수 있다. 위와 같은 원리로서, 상기 디지털 데이터를 구성하는 N 개의 비트 값은 복수의 전류원(410) 각각과 저항(420) 사이의 연결을 스위칭하여 저항(420)을 따라 흐르는 전류의 크기를 결정한다. 상기 저항(420)을 흐르는 전류의 크기에 따라 제1 기준전압에 대응하는 제2 기준전압이 생성될 수 있다.
카운터 회로에 의해 디지털 데이터가 변경되는 경우, 상기 변경된 디지털 데이터에 따라 스위칭 회로(430) 내의 스위치들의 연결 상태도 변경될 수 있다. 그에 따라, 변환 회로(400)는 새롭게 변경된 디지털 데이터에 상응하는 제2 기준전압을 새롭게 재생성할 수 있다.
도 5는 다른 일실시예에 따른 변환 회로를 도시하는 회로도이다. 도 5를 참조하면, 변환 회로(500)는 복수의 저항이 직렬 연결된 저항 스트링 회로(510) 및 복수의 스위치들의 연결 상태를 결정하는 스위칭 회로(520)를 포함할 수 있다. 스위칭 회로(520)에 포함되는 복수의 스위치 각각은 저항 스트링 회로(510)에 포함되는 각각의 저항과 연결될 수 있다. 도 4와 마찬가지로, BAT는 변환 회로(500)에 연결된 배터리로부터 공급 받는 전원 전압을 나타낸다. 저항 스트링 회로(510)에 포함되는 복수의 저항들에는 BAT 전압에 따른 고정 전류가 흐르게 된다.
스위칭 회로(520)에는 디지털 데이터 생성 회로가 출력하는 디지털 데이터가 입력될 수 있다. 예시적으로, 상기 디지털 데이터 <N-1:0>는 N 비트로 구성되는 데이터를 나타낼 수 있다(단, N은 1보다 크거나 같은 정수). 또한, 디지털 데이터를 구성하는 각각의 비트 값은 스위칭 회로(520) 내에서 상응하는 스위치의 연결 상태를 결정한다.
스위칭 회로(520)에 포함되는 스위치들의 연결 상태에 따라 제2 기준전압이 출력되는 노드의 전압 크기가 변경될 수 있다. 보다 구체적으로, 상기 스위치들의 연결 상태에 따라 저항 스트링 회로(510)로부터 분배되는 전압의 크기가 다르게 변경될 수 있다.
본 실시예에 따른 변환 회로(500)는 변경된 디지털 데이터에 기초하여 스위칭 회로(520) 내의 스위치들의 연결 상태를 결정하고, 그에 따라 변경된 제2 기준전압을 출력할 수 있다.
도 6은 또 다른 일실시예에 따른 변환 회로를 도시하는 회로도이다. 도 6을 참조하면, 변환 회로(600)는 복수의 커패시터들이 병렬 연결되는 커패시터 뱅크(610) 및 상기 복수의 커패시터 각각의 연결을 스위칭하는 스위칭 회로(620)를 포함할 수 있다. 커패시터 뱅크(610)는 복수의 커패시터들을 포함할 수 있다. 상기 복수의 커패시터들은 스위칭 회로(620)의 동작에 따라 연결 토폴로지가 변할 수 있다. 상기 변화된 연결 토폴로지에 따라 커패시터 뱅크(610) 전체의 커패시턴스 값은 가변될 수 있다.
도 4 및 도 5와 마찬가지로, 스위칭 회로(620)에는 디지털 데이터 생성 회로가 출력하는 N 비트의 디지털 데이터 <N-1:0>가 입력될 수 있다. 상기 디지털 데이터 <N-1:0>에 대해서는 도 4 및 도 5에서 기재된 설명이 그대로 적용될 수 있어, 중복되는 설명은 생략하기로 한다. 디지털 데이터 <N-1:0>를 구성하는 각각의 비트 값은 스위칭 회로(620) 내에서 상응하는 스위치의 연결 상태를 결정한다.
스위칭 회로(620)에 포함되는 스위치들의 연결 상태에 따라 복수의 커패시터에 충전되는 전압의 크기가 변경될 수 있다. 이에 따라, 변경 회로(600)는 입력되는 디지털 데이터에 상응하는 제2 기준전압을 생성하고, 외부로 출력할 수 있다.
또한, 스위칭 회로(620)에는 도 4 및 도 5와 다르게 재충전 제어 신호가 입력될 수 있다. 예시적으로, 상기 재충전 제어 신호는 기준전압 생성 장치 내의 컨트롤러에 의해 생성될 수 있다. 상기 재충전 제어 신호는 지정된 시간 주기에 따라 스위칭 회로(620) 내의 스위치들이 반복 스위칭 되도록 한다. 상기 재충전 제어 신호에 의해 커패시터 뱅크(610)에 포함되는 복수의 커패시터들이 재충전되고, 상기 제2 기준전압이 재생성된다.
본 실시예에 따른 변환 회로(600)는 제2 기준전압의 보정을 수행하는 회로 블록들이 턴 오프 된 경우에도, 재충전 제어 신호를 통해 상기 제2 기준전압을 새롭게 재생성할 수 있다. 따라서 변환 회로(600)의 내부 커패시터에 누설 전류(leakage current)가 발생하여 상기 제2 기준전압이 감소되는 경우에도, 변환 회로(600)는 기준전압 회로 또는 비교기와 같은 부가적인 회로 블록을 새롭게 턴 온 할 필요 없이 스위칭 회로(620)만 다시 반복 스위칭하여 상기 제2 기준전압을 재생성할 수 있다. 이에 따라 기준전압 생성 장치는 전력 소모를 최소화하면서 보다 정확한 크기의 상기 제2 기준전압을 지정된 디바이스에 공급할 수 있다.
도 7은 일실시예에 따른 기준전압 생성 방법을 간략히 설명하는 흐름도이다. 단계(710)에서 기준전압 생성 장치는 보정 모드 진입여부를 결정할 수 있다. 상기 보정 모드는 상기 기준전압 생성 장치에 의해 출력되는 제2 기준전압의 진폭 크기를 보정하는 모드를 나타낸다. 예시적으로, 상기 기준전압 생성 장치는 미리 지정된 조건에 따라 복수의 동작 주기 중 일부 동작 주기 내에서만 보정 모드를 수행할 수 있다. 그에 따라, 상기 기준전압 생성 장치는 보정 모드를 수행하는데 턴 온 되는 회로 블록을 효율적으로 이용하여 전력 소모를 최소화 할 수 있다.
보정 모드의 진입이 결정된 경우, 기준전압 생성 장치는 보정에 관한 회로 블록을 턴 온 하는 단계(720)를 수행할 수 있다. 일실시예로서, 상기 기준전압 생성 장치는 단계(720)에서 컨트롤러를 턴 온 할 수 있다. 또한, 상기 컨트롤러에 의해 비교기 및 제1 기준전압을 공급하는 기준전압 회로가 턴 온 될 수 있다.
보정 모드에 진입하지 않는 것이 결정되면, 기준전압 생성 장치는 미리 저장된 디지털 데이터를 이용하여 제2 기준전압을 생성하고, 상기 생성된 제2 기준전압을 유지하는 단계(730)를 수행할 수 있다.
단계(740)에서 기준전압 생성 장치는 외부로부터 입력 받은 제1 기준전압과 이미 생성된 제2 기준전압의 진폭 크기를 비교할 수 있다. 예시적으로, 상기 제1 기준전압은 지정된 디바이스의 온도 변화를 보상하는 밴드갭(bandgap) 기준 회로로부터 출력될 수 있다. 상기 밴드갭 기준 회로는 상기 제2 기준전압의 생성 여부에 따라 주기적으로 턴 오프 되도록 제어될 수 있다. 밴드갭 기준 회로는 이해를 돕기 위한 예시적 기재일 뿐 다른 실시예를 제한하거나 한정하는 것으로 해석되어서는 안될 것이다. 이를테면, 제1 기준전압을 제공하는 기준전압 회로로서 베타 멀티플라이어 기준 회로, 전압 디바이더 회로 및 MOSFET-저항 기준 회로 등과 같은 다양한 실시예들이 구현 가능할 것이다.
제1 기준전압의 진폭이 제2 기준전압의 진폭 보다 큰 경우에 단계(741)에서 기준전압 생성 장치는 디지털 데이터를 소정 크기만큼 증가시킬 수 있다. 반면 제2 기준전압의 진폭이 제1 기준전압의 진폭 보다 큰 경우, 단계(742)에서 기준전압 생성 장치는 디지털 데이터를 소정 크기만큼 감소시킬 수 있다. 단계(741) 및 단계(742)를 통해 상기 기준전압 생성 장치는 입력된 제1 기준전압을 디지털 데이터로 변환할 수 있다.
단계(750)에서 기준전압 생성 장치는 증가 또는 감소된 디지털 데이터를 이용하여 제2 기준전압을 보정하고, 변환된 디지털 데이터에 대응하는 제2 기준전압을 새롭게 생성한다. 보다 구체적으로 상기 제2 기준전압은 입력된 제1 기준전압에 대해 임계 범위 내에 존재하는 아날로그 전압 신호를 나타낼 수 있다.
이어서, 단계(760)에서 기준전압 생성 장치는 보정 모드의 종료 여부를 결정할 수 있다. 예시적으로, 생성된 제2 기준전압과 입력된 제1 기준전압의 크기를 비교하여 상기 기준전압 생성 장치는 보정 모드의 종료 여부를 결정할 수 있다.
보정 모드의 종료가 결정된 경우, 단계(770)에서 기준전압 생성 장치는 보정에 관한 회로 블록을 턴 오프 할 수 있다. 반면에, 보정 모드가 지속되도록 결정된 경우, 기준전압 생성 장치는 단계(730)를 다시 수행할 수 있다. 본 실시예에 따른 기준전압 생성 장치는 지정된 조건에 따라 보정에 관한 회로 블록을 턴 오프 하여 불필요한 전력 소모를 방지할 수 있다. 또한, 보정 모드에 진입하지 않더라도 저장된 디지털 데이터에 기반하여 제2 기준전압을 생성할 수 있어, 공정, 전원 전압 및 온도 변화에 대해 강인성(robustness)을 갖는 제2 기준전압을 지정된 디바이스에 공급할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (17)

  1. 입력된 제1 기준전압을 디지털 데이터로 변환하여 저장하는 디지털 데이터 생성 회로; 및
    상기 저장된 디지털 데이터를 이용하여 상기 제1 기준전압에 대응하는 제2 기준전압을 생성하는 변환 회로
    를 포함하고,
    상기 디지털 데이터 생성 회로는,
    상기 제1 기준전압과 기 생성된 제2 기준전압의 진폭 크기를 비교하여 새로운 제2 기준전압을 보정(calibration)하기 위한 제어 신호를 생성하는 비교기; 및
    상기 제어 신호에 따라 상기 디지털 데이터를 소정 크기만큼 변화시키는 카운터 회로
    를 포함하고,
    상기 비교기는,
    연속된 두 개의 클락 신호들에 대응하여 상기 제2 기준전압을 증가시키는 제1 제어 신호 및 상기 제2 기준전압을 감소시키는 제2 제어 신호가 생성되는 경우에 턴 오프 되는, 기준전압 생성 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 비교기는,
    제1 클락 주기 내에서 상기 제1 기준전압과 상기 제2 기준전압의 진폭 차이가 임계 범위 내에 존재하게 되는 경우에 턴 오프 되고,
    상기 카운터 회로는,
    변화된 디지털 데이터를 상기 변환 회로에 제공하는 기준전압 생성 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 비교기는,
    제1 클락 주기 내에서 지정된 개수의 클락 신호들이 입력된 경우에 턴 오프 되고,
    상기 카운터 회로는,
    변화된 디지털 데이터를 상기 변환 회로에 제공하는 기준전압 생성 장치.
  6. 제1항에 있어서,
    상기 비교기는,
    상기 기준전압 생성 장치에 대한 복수의 동작 주기 내에서, 미리 지정된 조건에 상응하는 제1 클락 주기의 복수의 클락 신호에 응답하여 상기 제2 기준전압을 보정하기 위한 제어 신호를 생성하는 기준전압 생성 장치.
  7. 제1항에 있어서,
    상기 카운터 회로는,
    제1 클락 주기에 입력되는 복수의 제어 신호 각각에 따라 상기 디지털 데이터의 최상위 비트(MSB: Most Significant Bit)로부터 최하위 비트(LSB: Least Significant Bit)까지 순차적으로 상기 디지털 데이터를 변화시키는 기준전압 생성 장치.
  8. 제1항에 있어서,
    상기 카운터 회로는,
    상기 제어 신호에 따라 상기 디지털 데이터의 최하위 비트(LSB: Least Significant Bit) 값에 대응하는 1비트 크기만큼 상기 디지털 데이터를 변화시키는 기준전압 생성 장치.
  9. 제1항에 있어서,
    상기 변환 회로는,
    상호 간에 병렬 연결된 복수의 전류원;
    상기 복수의 전류원 중 적어도 일부로부터 전달되는 전류가 흐르는 저항(resistor); 및
    상기 디지털 데이터를 구성하는 각각의 비트 값에 따라 상기 복수의 전류원 각각과 상기 저항 사이의 연결을 스위칭하여 상기 제2 기준전압을 생성하는 스위칭 회로
    를 포함하는 기준전압 생성 장치.
  10. 제1항에 있어서,
    상기 변환 회로는,
    복수의 저항이 직렬 연결된 저항 스트링 회로; 및
    상기 디지털 데이터를 구성하는 각각의 비트 값에 따라 복수의 스위치들의 연결 상태를 결정하여 상기 제2 기준전압을 생성하는 스위칭 회로
    를 포함하는 기준전압 생성 장치.
  11. 제1항에 있어서,
    상기 변환 회로는,
    복수의 커패시터를 포함하고, 상기 복수의 커패시터의 연결 토폴로지에 따라 커패시턴스 값이 가변되는 커패시터 뱅크; 및
    상기 디지털 데이터를 구성하는 각각의 비트 값에 따라 상기 복수의 커패시터 각각의 연결을 스위칭하여 상기 제2 기준전압을 생성하는 스위칭 회로
    를 포함하는 기준전압 생성 장치.
  12. 제11항에 있어서,
    상기 스위칭 회로는,
    입력되는 재충전 제어 신호에 따라, 상기 디지털 데이터를 이용하여 상기 복수의 커패시터 각각의 연결을 반복 스위칭함으로써 상기 복수의 커패시터를 재충전하고 상기 제2 기준전압을 재생성하는 기준전압 생성 장치.
  13. 제1항에 있어서,
    상기 제1 기준전압은 지정된 디바이스의 온도 변화를 보상하는 밴드갭(bandgap) 기준 회로로부터 출력되고, 상기 밴드갭 기준 회로는 상기 제2 기준전압의 생성 여부에 따라 주기적으로 턴 오프 되는 기준전압 생성 장치.
  14. 입력된 제1 기준전압을 디지털 데이터로 변환하는 단계; 및
    상기 변환된 디지털 데이터를 이용하여, 상기 제1 기준전압에 대응하는 제2 기준전압을 생성하는 단계
    를 포함하고,
    상기 제2 기준전압을 생성하는 단계는,
    비교기에 의해, 상기 제1 기준전압과 기생성된 제2 기준전압의 진폭 크기를 비교하여 새로운 제2 기준전압을 보정하기 위한 제어 신호를 생성하는 단계; 및
    상기 제어 신호에 따라 상기 디지털 데이터를 소정 크기만큼 변화시키는 단계
    연속된 두 개의 클락 신호들에 대응하여 상기 제2 기준전압을 증가시키는 제1 제어 신호 및 상기 제2 기준전압을 감소시키는 제2 제어 신호가 생성되는 경우에 상기 디지털 데이터에 연관되는 제1 회로 블록을 턴 오프 하는 단계
    를 포함하는 기준전압 생성 방법.
  15. 삭제
  16. 제14항에 있어서,
    상기 제1 기준전압과 상기 제2 기준전압의 진폭 차이가 임계 범위 내에 존재하게 되는 경우에, 상기 디지털 데이터에 연관되는 제1 회로 블록을 턴 오프 하는 단계
    를 더 포함하는 기준전압 생성 방법.
  17. 제16항에 있어서,
    입력되는 재충전 제어 신호에 따라, 상기 기생성된 제어 신호를 상기 제2 기준전압에 연관되는 제2 회로 블록에 입력하여 상기 제2 기준전압을 재생성하는 단계
    를 더 포함하는 기준전압 생성 방법.
KR1020170098615A 2017-08-03 2017-08-03 기준전압 생성 장치 및 방법 KR102399537B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170098615A KR102399537B1 (ko) 2017-08-03 2017-08-03 기준전압 생성 장치 및 방법
US15/876,946 US10404163B2 (en) 2017-08-03 2018-01-22 Reference voltage generating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170098615A KR102399537B1 (ko) 2017-08-03 2017-08-03 기준전압 생성 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20190014752A KR20190014752A (ko) 2019-02-13
KR102399537B1 true KR102399537B1 (ko) 2022-05-19

Family

ID=65231023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170098615A KR102399537B1 (ko) 2017-08-03 2017-08-03 기준전압 생성 장치 및 방법

Country Status (2)

Country Link
US (1) US10404163B2 (ko)
KR (1) KR102399537B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124025B (zh) * 2019-12-12 2022-06-07 芯创智（北京）微电子有限公司 一种低噪声线性稳压电路及其实现方法
CN112799457B (zh) * 2020-12-31 2022-12-13 深圳市紫光同创电子有限公司 电压校准电路和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251156A1 (en) * 2008-04-04 2009-10-08 Hrvoje Jasa Method and system that determines the value of a resistor in linear and non-linear resistor sets

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578772A (en) * 1981-09-18 1986-03-25 Fujitsu Limited Voltage dividing circuit
KR100189749B1 (ko) 1996-07-19 1999-06-01 구본준 기준전압 발생기
IL124187A (en) * 1998-04-23 2001-10-31 Dspc Israel Ltd π/4 QPSK MODULATOR
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
US20080169866A1 (en) * 2007-01-16 2008-07-17 Zerog Wireless, Inc. Combined charge storage circuit and bandgap reference circuit
KR100907893B1 (ko) 2007-12-24 2009-07-15 주식회사 동부하이텍 기준 전압 발생 회로를 위한 기동 회로
JP2010147558A (ja) * 2008-12-16 2010-07-01 Renesas Electronics Corp クロックデータリカバリ回路
KR101365100B1 (ko) 2009-10-28 2014-02-20 아이와트 인크. 동적 스위칭을 이용한 저전력 소모 시동 회로
CN101859161A (zh) 2010-06-17 2010-10-13 华为技术有限公司 低电压源带隙基准电压电路和一种集成电路
US8415996B1 (en) * 2011-06-24 2013-04-09 Altera Corporation Clock phase corrector
JP5839953B2 (ja) 2011-11-16 2016-01-06 ルネサスエレクトロニクス株式会社 バンドギャップリファレンス回路及び電源回路
KR101387300B1 (ko) 2012-04-23 2014-04-18 삼성전기주식회사 위상 마진 보상 수단을 갖는 ｌｄｏ 및 그를 이용한 위상 마진 보상 방법
CN103095265B (zh) 2012-11-13 2015-01-21 长沙景嘉微电子股份有限公司 一种上电和掉电自动复位检测电路
US8884799B2 (en) * 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
JP6315970B2 (ja) 2013-12-16 2018-04-25 株式会社メガチップス 遅延同期ループ回路
US9190903B2 (en) * 2013-12-20 2015-11-17 Infineon Technologies, Ag System and method for a controlled feedback charge pump
JP2015216625A (ja) * 2014-04-22 2015-12-03 キヤノン株式会社 撮像素子及び撮像装置
KR101790943B1 (ko) * 2016-01-13 2017-10-27 강원대학교산학협력단 멀티 모드 검출 기술을 이용한 디지털 ｌｄｏ 레귤레이터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251156A1 (en) * 2008-04-04 2009-10-08 Hrvoje Jasa Method and system that determines the value of a resistor in linear and non-linear resistor sets

Also Published As

Publication number Publication date
KR20190014752A (ko) 2019-02-13
US10404163B2 (en) 2019-09-03
US20190041889A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
US8085020B1 (en) Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
US7205805B1 (en) Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error
US9350380B2 (en) Sigma-delta modulator and analog-to-digital converter
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
US20060161792A1 (en) Reducing Power/Area Requirements to Support Sleep Mode Operation When Regulators are Turned Off
US8860595B1 (en) Scalable voltage ramp control for power supply systems
KR102399537B1 (ko) 기준전압 생성 장치 및 방법
US20180145698A1 (en) Analog-to-digital converter (adc) with improved power disturbance reduction
US20200356733A1 (en) Computing circuitry
JP2015133905A (ja) コントローラ
US8316256B2 (en) Method and system for supplying output voltage to graphics processing unit
WO2012101822A9 (ja) コントローラ、および半導体システム
KR101617101B1 (ko) 연속 근사 레지스터 방식의 빠른 과도응답을 갖는 디지털 LDO(Low Drop Out) 레귤레이터
TWI471719B (zh) 電源管理積體電路中重置控制方法、其裝置及其系統以及具有機器可存取媒體的產品
US20130170286A1 (en) Decoupling capacitance calibration devices and methods for dram
KR20160001070A (ko) Dc-dc 컨버터용 고해상도 저전력 매쉬 1-1-1 델타-시그마 디지털 펄스 폭 변조 컨트롤러 및 그 제어 방법
CN106643825B (zh) 电容传感系统
US9899922B1 (en) Digital sub-regulators
US9256241B2 (en) Reference voltage generating apparatus and switching power apparatus
WO2009104436A1 (ja) 電源回路装置および電圧制御方法
JP6326965B2 (ja) 電源装置
KR101508428B1 (ko) 서미스터를 이용하여 출력 리플 전압을 조절하는 히스테리틱 벅 컨버터
KR101196014B1 (ko) 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
KR20210068905A (ko) 완화 발진기 및 완화 발진기의 제어 방법
KR102396398B1 (ko) 단일 vco 기반 에지 레이싱 시간 양자화기를 사용하는 디지털 저전압 강하 전압 레귤레이터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right