KR100907893B1 - 기준 전압 발생 회로를 위한 기동 회로 - Google Patents

Abstract

기준 전압 발생 회로를 위한 기동 회로가 개시된다. 일정한 레벨을 갖는 기준 전압을 발생하는 기준 전압 발생 회로를 기동시키는 이 회로는, 기동 시작 신호에 응답하여, 기동 초기에 기준 전압 발생 회로에 전류를 흘려주어 기동을 시작시키는 기동 스타트부와, 기준 전압 발생 회로의 기동 여부에 따라 변동 전압을 감소시키고, 변동 전압에 상응하는 기동 기준 전류를 발생하는 기준 전류 발생부 및 기준 전압 발생 회로에 흐르는 전류를 감지하고, 감지된 전류를 기동 기준 전류와 비교하며, 비교된 결과를 기동 시작 신호로서 출력하는 기동 제어부를 구비하는 것을 특징으로 한다. 그러므로, 기동 후에 종래보다 소비 전류를 감소시켜 소비 전력이 중요한 응용에 유용하게 적용될 수 있고, BGR 회로를 안정되게 기동시킬 수 있고, 높은 공급 전압을 사용하는 경우에도 기동 회로의 소비 전류를 줄일 수 있고, 낮은 공급 전압을 사용하는 경우에도 BGR 회로를 안정하게 기동시킬 수 있는 효과를 갖는다.

기준 전압, 밴드 갭 전압, 기동, 소모 전류

Description

기준 전압 발생 회로를 위한 기동 회로{Starting-up circuit for reference voltage generation circuit}

본 발명은 밴드 갭(band gap) 전압과 같이 일정한 레벨을 갖는 전압을 발생하는 기준 전압 발생 회로에 관한 것으로서, 특히 기준 전압 발생 회로를 기동시키는 기동 회로에 관한 것이다.

반도체 회로 설계에서 널리 사용되는 밴드 갭 기준(BGR:Band Gap Reference) 회로(또는, 기준 전압 발생 회로)는 반도체 공정(Process), 칩의 동작 온도(Temperature), 인가된 전압에 변화가 있더라도 단결정 실리콘의 밴드 갭 전위차에 가까운 대략 1.1 볼트 정도의 매우 일정한 전압(이하, 기준 전압)을 제공한다.

일반적으로, BGR 회로는 내부 전류 경로에 전류가 전혀 흐르지 않는 상태의 동작점(Operating Point)과 전류가 흐르는 상태의 동작점을 모두 가지고 있다. 전류가 흐르지 않는 조건에서, BGR 회로는 의도하는 동작이 불가능하므로, 그의 동작 초기에 전류를 흐르게 하여 의도하는 동작점으로 진입하게 하는 기동(Startup) 회로가 필요하다. 기동 회로는 기동 이후에도 지속적으로 일정한 전류를 흘리면서 동작을 하므로, 기동 이후에 기동 회로의 소비 전류를 최소화시키는 것이 바람직하 다.

기동 회로는 외부 전원의 변화, 소자 제작 공정의 변화, 온도 변화에 따라 전류 소모가 다르게 된다. 기동 회로의 전류 소모를 매우 적게 설계할 경우에, 공정, 외부 전원, 온도가 모두 전류 소모를 줄이는 쪽으로 치우치면 기동 전류가 매우 적어져서 BGR 회로를 기동시키는 시간이 길어지거나 기동을 못시킬 수도 있다. 반면, 전류 소비가 가장 적은 온도, 전압, 공정 조건에서도 빠른 기동이 이루어질 수 있도록 기동 회로에서 충분한 전류를 공급하게 되면, 공정, 외부 전원, 온도가 전류 소모를 늘리는 쪽으로 치우칠 경우, 기동 회로의 전류 소비가 매우 커지게 된다. 그러므로, 기동 시에만 큰 전류가 흘러서 기동에 필요한 전류를 공급하고, BGR 회로의 기동이 이루어진 이후에 기동 회로의 동작 소비 전류를 줄이는 것이 반도체 소자 전체의 소비 전력을 줄이는데 바람직하다. 그러나 종래의 기동 회로는 기동 이후에도 기동 전과 동일한 비교적 높은 전류를 소비하는 단점이 있다.

이하, 일반적인 BGR 회로를 위한 기동 회로의 일 례를 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 1은 일반적인 기동 회로의 회로도로서, 기동 회로(10)와 BGR 회로(12)를 나타낸다. 기동 회로(10)는 트랜지스터들(M1, M2, M4, M5 및 M6)으로 구성된다. BGR 회로(12)는 본 발명의 경우나 일반적인 경우나 변동이 없으므로 이(12)의 동작 및 구성에 대해서는 본 발명의 상세한 설명에서 후술한다.

도 1을 참조하면, 트랜지스터(M2)는 게이트가 드레인에 묶인 다이오드 구조로 결선되어 있어서 순방향 전압에 비례하는 전류를 흘린다. 기동이 되지 않은 상 태에서는 트랜지스터들(M0, M4, M5 및 M6)이 모두 차단(Cut-Off) 영역에서 동작한다. 즉, BGR 회로(12)에 전류가 흐르지 않는다. 그러므로, 트랜지스터(M1)의 게이트 전압[V(SRT)]은 공급 전압(VDD)으로부터 트랜지스터(M2) 양단 전압을 제외한 전압이 걸리게 된다. 공급 전압(VDD)이 대략 1.5V 이상으로 증가하면 트랜지스터(M1)가 턴 온(Turn-On) 되면서, 전압(VCONT)을 공급 전압(VDD)으로부터 떨어뜨리게 된다. 전압(VCONT)이 공급 전압(VDD)보다 낮은 전압으로 떨어지게 되면, 트랜지스터들(M0, M4, M5 및 M6)이 턴 온되면서 전류(Ibgr)에 비례하는 전류가 기동 회로(10)에 흐르게 된다. 이들(M0, M4, M5 및 M6)은 전류 미러(Current Mirror) 구조를 취하고 있다. 이 때, 트랜지스터(M4)의 구동 전류가 트랜지스터(M2)로부터 공급되는 전류(Irefstart) 보다 크게 되면 전압(V(SRT))은 기준 전위 예를 들면 접지 전압(GND)에 가깝게 하강하고 트랜지스터(M1)는 다시 차단 영역으로 진입하게 된다. 트랜지스터(M1)가 턴 오프되면, 전압(VCONT)은 연산 증폭기(14)에 의해서만 제어된다.

트랜지스터(M2)에 흐르는 전류(Irefstart)와 트랜지스터(M0)을 통해 흐르는 BGR 전류(Ibgr)를 일정한 비율로 바꾸어서 비교함으로써, BGR 회로(12)의 동작점을 판단할 수 있다. 이때, 트랜지스터(M2)를 통해 흐르는 전류는 제조 공정, 온도, 공급 전압(VDD) 및 전압(V(SRT)) 등과 같은 여러 가지 조건에 따라 변하게 된다. 트랜지스터(M2)는 다이오드 구조로 되어 있어서 그(M2)의 양단 전압의 제곱에 비례하여 전류가 증가하므로, 사용되는 공급 전압(VDD)의 범위가 넓을 경우 전류(Irefstart)의 변화 폭은 매우 커지게 된다. 또한, 기동 이후에 전압[V(SRT)]이 제로로 되므로 기동 전에 비해서 전류(Irefstart) 더 커져서 지속적으로 흐르는 문제점이 있다. 공급 전압(VDD)에 대한 의존성을 줄이기 위해 저항을 사용할 수도 있지만, 이 방법 역시 트랜지스터에 비해 매우 큰 공간을 필요로 하므로 좋지 않다.

본 발명이 이루고자 하는 기술적 과제는, 초기에 충분한 기동 전류가 흘러 빠른 시간 내에 BGR 회로를 기동시킬 수 있으면서도 BGR 회로의 독자적인 기동이 가능한 시점부터는 그 자체의 동작 전류를 감소시킬 수 있는 기준 전압 발생 회로를 위한 기동 회로를 제공하는 데 있다.

상기 과제를 이루기 위해, 일정한 레벨을 갖는 기준 전압을 발생하는 기준 전압 발생 회로를 기동시키는 본 발명에 의한 기동 회로는, 기동 시작 신호에 응답하여, 기동 초기에 상기 기준 전압 발생 회로에 전류를 흘려주어 기동을 시작시키는 기동 스타트부와, 상기 기준 전압 발생 회로의 기동 여부에 따라 변동 전압을 감소시키고, 상기 변동 전압에 상응하는 기동 기준 전류를 발생하는 기준 전류 발생부 및 상기 기준 전압 발생 회로에 흐르는 전류를 감지하고, 감지된 결과를 상기 기동 기준 전류와 비교하며, 비교된 결과를 상기 기동 시작 신호로서 출력하는 기동 제어부로 구성되는 것이 바람직하다.

또는, 외부 환경에 반응하여 서로 다른 전류가 흐르는 두 경로의 전압 차를 줄이는 역할을 하는 연산 증폭기를 갖는 기준 전압 발생 회로를 기동시키는 본 발명에 의한 기동 회로는, 상기 연산 증폭기의 출력단과 상기 기준 전위 사이에 연결되는 제1 트랜지스터와, 공급 전압과 로드 전압의 사이에 연결되는 다이오드 형태의 제2 트랜지스터와, 상기 로드 전압과 상기 제1 트랜지스터의 게이트 사이에 연 결되는 제3 트랜지스터와, 상기 제1 트랜지스터의 게이트와 상기 기준 전위 사이에 연결되는 제4 트랜지스터와, 상기 공급 전압과 상기 제3 트랜지스터의 게이트 사이에 연결되고, 상기 연산 증폭기의 출력단과 연결되는 게이트를 갖는 제5 트랜지스터 및 상기 제3 및 상기 제4 트랜지스터의 게이트와 상기 기준 전위 사이에 연결되는 다이오드 형태의 제6 트랜지스터로 구성되는 것이 바람직하다.

이상에서 설명한 바와 같이, 본 발명에 의한 기준 전압 발생 회로를 위한 기동 회로는 기동 이후 동작 전류를 감소시키는 기능을 갖지 않은 종래의 기동 회로에 대비하여 기동 이후 기동 회로의 동작 전류를 감소키는 기능을 추가하여 가지므로 기동 후에 종래보다 소비 전류를 감소시켜 소비 전력이 중요한 응용에 유용하게 적용될 수 있고, 소비 전력이 중요한 제품 설계에서 기동 회로의 전류 소비를 매우 적게 설계할 경우에도 기동 회로에서 충분한 동작 전류를 사용할 수 있으므로 BGR 회로를 안정되게 기동시킬 수 있고, 공급 전압의 사용 범위가 넓은 경우에 즉, 높은 공급 전압을 사용하는 경우에도 기동 회로의 소비 전류를 줄일 수 있고, 같은 원리에 의해서 공급 전압의 사용 범위가 좁은 경우 즉, 낮은 공급 전압을 사용하는 경우에도 BGR 회로를 안정하게 기동시킬 수 있는 효과를 갖는다.

이하, 본 발명에 의한 기준 전압 발생 회로를 위한 기동 회로의 실시예들을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 2 및 도 3은 본 발명에 의한 기동 회로(40 또는 60)의 실시예들 각각의 회로도로서, 기동 회로(40 또는 60)와 기준 전압 발생 회로(12)를 나타낸다.

기준 전압 발생 회로(12)는 외부의 영향에 상관없이 일정한 레벨을 갖는 기준 전압을 발생하는 회로로서, 외부 환경 변화에 무관하게 실리콘 밴드 갭(bandgap) 전압과 같은 예를 들면 약 1.1 볼트의 일정한 전압을 발생하는 BGR(Band Gap Reference) 회로가 될 수도 있다. 이를 위해, 기준 전압 발생 회로(12)는 외부 환경에 반응하여 서로 다른 전류가 흐르는 두 경로의 전압 차를 줄이는 역할을 하는 연산 증폭기를 사용할 수 있다.

먼저, 본 발명에 의한 기동 회로는 기동 스타트(start)부(42), 기준 전류 발생부(44 또는 62) 및 기동 제어부(46)로 구성된다.

기동 스타트부(42)는 기동 시작 신호[(V(SRT)]에 응답하여, 기동 초기에 기준 전압 발생 회로(12)에 전류를 흘려주어 기준 전압 발생 회로(12)의 기동을 시작시키는 역할을 한다. 기준 전류 발생부(44)는 기준 전압 발생 회로(12)의 기동 여부에 따라 변동 전압을 감소시키고, 변동 전압에 상응하는 기동 기준 전류(Irefstart)를 발생한다. 기동 제어부(46 또는 62)는 기준 전압 발생 회로(12)에 흐르는 전류를 감지하고, 감지된 결과(Irbgr)를 기동 기준 전류(Irefstart)와 비교하며, 비교된 결과를 기동 시작 신호[V(SRT)]로서 기동 스타트부(42)로 출력한다.

이하, 전술한 기동 회로(40)의 각 부(42, 44 및 46)의 이해를 돕기 위해, 기준 전압 발생 회로(12)는 BGR 회로인 것으로 가정하여 설명하지만 본 발명은 이에 국한되지 않고 다양한 형태의 기준 전압 발생 회로(12)에도 적용될 수 있다. BGR 회로(12) 역시 다양한 형태로 구현이 가능하지만, 그의 일 례의 구성 및 동작을 첨부한 도면을 참조하여 설명하면 다음과 같다.

BGR 회로(12)의 동작 원리를 간단히 살펴보자. 크기가 다른 다이오드들(D1 및 D2)에 동일한 전류를 흘려 주게 되면 다이오드(D1, D2) 양단에 서로 다른 전압이 얻어진다. 서로 다른 전압 간의 차(DV)는 다음 수학식 1과 같이 표현된다.

여기서, η는 다이오드의 이상 계수(Ideality factor)를 나타내고, k는 플랑크 상수(Flank's Constant)를 나타내고, T는 절대 온도(Kelvin Temperature)를 나타내고, q는 단위 전하량을 나타내고, m2/m1는 다이오드들(D2 및 D1)의 면적비를 나타낸다. 여기에서, 면적비(m2/m1)는 1보다 큰 값이다.

수학식 1을 살펴보면, 온도(T)에 비례하는 전압(ΔV)이 얻어짐을 알 수 있다. 도 2 또는 도 3의 경우, BGR 회로(12)는 저항들(R1, R2 및 R3)과 다이오드들(D1 및 D2)과 연산 증폭기(OP)(14) 및 트랜지스터(M0)로 구성된다. 저항(R1 및 R2)의 일단은 공통 노드(VREF)에 연결되며, 연산 증폭기(14)의 동작에 의해 저항들(R1 및 R2)의 전압 차가 없도록 전류(Ibgr)가 조절된다. 만일, 두 저항(R1 및 R2) 값들이 같으면 연산 증폭기(14)의 양의 단자와 음의 단자의 전압들이 동일하므로, 저항들(R1 및 R2)에는 동일한 전류가 흐르게 되고 다이오드들(D1 및 D2)에도 동일할 전류가 흐르게 된다. 이때, 다이오드들(D1 및 D2)의 면적 비에 비례하는 전압 차는 저항(R3)의 양단에 걸리게 된다. 그러므로, BGR 회로(12)에서 각 다이오드(D1 및 D2)를 흐르는 두 경로의 전류는 전술한 수학식 1에서 정의된 ΔV와 저항(R3)에 의해서 결정된다. 이 값(ΔV/R3)은 저항(R3)이 온도와 전압에 따른 변화 크지 않다고 가정하면, ΔV에 비례하게 된다. 즉, ΔV가 온도의 함수이므로 BGR 전류(Ibgr)도 온도의 함수가 된다. 전류(Ibgr)가 저항들(R1 및 R2)에 흐르게 되므로, 저항들(R1 및 R2)의 양단 전압은 온도에 비례하는 전압이 된다. 한편, 일반적으로 다이오드에 일정한 전류가 인가하고 온도를 변화시키면 다이오드 양단 전압은 다음 수학식 2와 같이 변한다.

여기서, I₀는 다이오드에 따라 정해지는 상수로 간주될 수 있다. 수학식 2에서 V와 T는 지수 항에서 각각 분모와 분자에 포함되어 있어서 서로 반비례 관계임을 알 수 있다. 즉, 일정한 전류가 인가되고 온도가 높아지게 되면 다이오드 양단 전압이 낮아짐을 알 수 있다.

이를 고려하면, BGR 회로(12)로부터 출력되는 기준 전압(VREF)은 저항(R1) 양단 전압과 다이오드(D1) 양단 전압의 합이므로, 두 값의 온도 변화가 서로 상쇄 되도록 저항(R1)을 정하면 기준 전압(VREF)은 온도에 관계없이 일정한 값을 갖게 된다. 왜냐하면, 저항(R1) 양단 전압은 온도 비례하는 값이며, 다이오드(D1) 양단 전압은 온도에 반비례하는 값이기 때문이다. 다이오드(D1, D2)에 전류가 흐르지 않을 경우, 연산 증폭기(14)의 양 및 음의 입력단자 전압이 모두 제로가 되므로 입력 전압 차이도 제로가 되어, BGR 회로(12)는 하나의 동작점에 있게 된다. 즉, 다이오드(D1 및 D2)에 전류가 흐르지 않는 상태에서 연산 증폭기(14)는 같은 상태를 그대로 유지하도록 동작한다. 그러므로, BGR 회로(12)의 두 전류 경로에 전류가 흐르도록 하기 위해서 기동 회로(40)가 필요하다. 전원이 인가된 직후에 BGR 회로(12)는 전류를 흘리지 않는 동작점에 있을 가능성이 있다. 이 상태에서는 전압(VCONT)이 공급 전압(VDD)과 같은 전위에 있게 되어 트랜지스터(M0)는 차단(Cut-off) 영역에서 동작하며 전류 흐름을 차단한다. 기동 회로(40)는 이 상태를 벗어나도록 한다.

이상에서, BGR 회로(12)의 구성 및 동작과 기동 회로(40)의 필요성에 대해 살펴보았으며, 이하, 전술한 BGR 회로(12)를 기동시키는 본 발명에 의한 기동 회로(40)의 예시적인 회로도의 구성 및 동작에 대해 다음과 같이 설명한다.

기동 회로(40)는 트랜지스터들(M1 내지 M6)으로 구성될 수 있다.

기동 스타트부(42)는 기준 전압 발생 회로(12)의 기동을 시작시키는 제어 전압과 기준 전위 사이에 각각 연결되는 드레인 및 소스를 갖고, 기동 시작 신호[V(SRT)]에 연결되는 게이트를 갖는 제1 트랜지스터(M1)로 구현될 수 있다. 여기서, 제어 전압은 연산 증폭기(14)의 출력 전압일 수 있으며, 기준 전위는 접지 전위(ground)일 수 있다.

본 발명의 일 실시예에 의하면, 도 2에 도시된 바와 같이, 기준 전류 발생부(44)는 트랜지스터들(M2 및 M3)로 구현될 수 있다. 제2 트랜지스터(M2)는 공 급 전압(VDD)과 로드 전압[V(LOAD)]의 사이에 각각 연결되는 소스 및 드레인을 갖고, 로드 전압[V(LOAD)]에 연결되는 게이트를 갖는다. 기동 기준 전류(Irefstart)는 제2 트랜지스터(M2)를 통해 흐른다. 제3 트랜지스터(M3)는 로드 전압[V(LOAD)]과 기동 시작 신호[V(SRT)]의 사이에 각각 연결되는 소스 및 드레인을 갖고, BGR 회로(12)의 전류를 감지한 결과와 연결되는 게이트를 갖는다. 도 2의 경우, 전술한 변동 전압은 제2 트랜지스터(M2)의 소스 및 드레인 양단간의 전압 차에 해당한다.

기동 제어부(46)는 트랜지스터들(M4, M5 및 M6)로 구성된다. 제4 트랜지스터(M4)는 제1 트랜지스터(M1)의 게이트와 기준 전위 사이에 각각 연결되는 드레인 및 소스를 갖고, 제3 트랜지스터(M3)의 게이트와 연결되는 게이트를 갖는다. 제5 트랜지스터(M5)는 공급 전압(VDD)과 제3 트랜지스터(M3)의 게이트 사이에 각각 연결되는 소스 및 드레인을 갖고, 제어 전압인 연산 증폭기(14)의 출력 전압에 연결되는 게이트를 갖는다. 제6 트랜지스터(M6)는 제3 트랜지스터(M3)의 게이트와 기준 전위 사이에 각각 연결되는 드레인 및 소스를 갖고, 제4 트랜지스터(M4)의 게이트와 연결되는 게이트를 갖는다. BGR 회로(12)의 전류를 감지한 결과(Irbgr)는 제5 트랜지스터(M5)로부터 제6 트랜지스터(M6)로 흐르는 전류를 의미한다. 기동 시작 신호[V(SRT)]는 제4 트랜지스터(M4)의 드레인 전압에 해당한다.

본 발명의 다른 실시예에 의하면, 도 3에 도시된 바와 같이, 기준 전류 발생부(62)는 트랜지스터들(M2, M3 및 M7)로 구현될 수 있다. 즉, 기준 전류 발생부(62)는 기준 전류 발생부(44)에 트랜지스터(M7)를 더 부가할 수 있다. 제7 트랜지스터(M7)는 공급 전압(VDD)과 제2 트랜지스터(M2)의 사이에 각각 연결되는 드레인 및 소스를 갖고, 제어 전압인 연산 증폭기(14)의 출력 전압과 연결되는 게이트를 갖는다.

전술한 구성을 갖는 기동 회로(40)의 동작은 다음과 같다.

전원이 인가된 시점에서 BGR 회로(12)의 동작점이 전류를 흘리지 않은 상태에 있다고 가정하자. 이 상태에서 벗어나기 위해서 전압(VCONT)을 공급 전압(VDD)보다 낮은 상태로 만들어 주어야 한다. 전류가 흐르기 시작하면 다이오드(D1 및 D2) 양단 전압이 차이를 보이게 되고, 이 차를 줄이는 방향으로 연산 증폭기(14)가 동작을 하여, 전류를 흘리는 다른 동작점에서 BGR 회로(12)는 안정된다. 그러므로, 기동 회로(40 또는 60)는 BGR 회로(12)가 전류를 흘리지 않는 동작점에 있을 때 트랜지스터(M0)의 게이트 전압(VCONT)을 떨어뜨리다가 BGR 회로(12)가 전류를 흘리는 동작점으로 이동이 된 이후에는 트랜지스터(M0)의 게이트 전압에 영향을 주지 않아야 한다. 이를 위한 기동 회로의 동작을 기동 이후 시점에 포커스를 두고 다음과 같다. 기동시키는 동안의 기동 회로의 동작은 후술되는 바와 같이 파형을 참조하여 설명한다.

본 발명에서, 도 1에 도시된 일반적인 회로와 달리 트랜지스터(M3)가 추가되어 있다. 따라서, 기동 이후에 전류(Ibgr)에 비례하는 복사 전류(Irbgr)가 트랜지스터들(M5 및 M6)에 흐르게 되면 전압[V(BSEN)]이 트랜지스터(M6)의 문턱 전압 (Threshold Voltage) 보다 높아지게 된다. 트랜지스터(M3)의 소스 전압[V(LOAD)]은 전압[V(BSEN)]과 트랜지스터(M3)의 문턱 전압의 합이다.

즉, 도 1에 도시된 기동 회로(10)의 경우 트랜지스터(M2)의 양단에는 공급 전압(VDD)이 반영된다. 그러나, 도 2에 도시된 기동 회로(40)의 경우, 기동 이후에 공급 전압(VDD)으로부터 트랜지스터(M6)의 문턱 전압과 트랜지스터(M3)의 문턱 전압을 뺀 전압이 트랜지스터(M2)의 양단에 반영된다. 즉, 기준 전압 발생 회로(12)가 독자적으로 기동을 수행하는 시점에서 로드 전압[V(SRT)]의 레벨은 도 1과 비교하면 제3 및 제6 트랜지스터들(M3 및 M6)의 문턱 전압의 합만큼 올라가게 된다. 따라서, 트랜지스터(M2)에 흐르는 전류(Irefstart)는 도 1에 대비하여 줄어들 수 있다.

도 3의 경우 전술한 바와 같이 트랜지스터(M7)가 더 추가되었다. 트랜지스터(M2)의 게이트 및 드레인에 모두 연결된 로드 전압[V(LOAD)]은 도 2와 동일하게 얻어진다. 도 2의 경우 트랜지스터(M2)의 소스 노드의 전압[V(VLOADS)]은 BGR 회로(12)의 기동 여부에 관계없이 공급 전압(VDD)으로 유지된다. 그러나, 도 3의 경우에는 전압[V(VLOADS)]이 기동 전에는 공급 전압(VDD)으로부터 트랜지스터(M7)의 문턱 전압(VTN)을 뺀 전압(VDD-VTN)이지만, 기동 이후에는 트랜지스터(M7)의 게이트 전압이 공급 전압(VDD)에서 트랜지스터(M0)의 문턱 전압 아래로 낮아지기 때문에 그 변화량에 해당되는 전압만큼 이동하게 된다. 즉, 기준 전압 발생 회로(12)가 스스로 기동 가능할 때, 제2 트랜지스터(M2)의 소스에 공급되는 전압의 레벨은 제7 트랜지스터(M7)의 문턱 전압만큼 낮아진다. 즉, 변동 전압이 도 1 또는 도 2에 대비하여 더욱 감소하게 된다. 이로 인해, 도 3에 도시된 기동 회로(60)는 도 2에 도시된 기동 회로(40)보다 기동 이후 전류(Irefstart)를 더 감소시킬 수 있다.

이하, 도 1에 도시된 기동 회로(이하, 종래 발명한다.), 본 발명에 의한 도 2 및 도 3에 도시된 기동 회로(40 및 60)(이하, 각각 제1 본 발명 및 제2 본 발명이라 한다.)가 BGR 회로(12)를 기동시킬 때까지의 동작과 기동시킨 후의 동작을 각 단자의 전류 및 전압에 대한 파형도를 참조하여 다음과 같이 구체적으로 비교 설명한다.

도 4는 도 1 내지 도 3에 도시된 기동 회로(10, 40 또는 60) 각 부의 파형도를 나타낸다.

도 4에 도시된 각 파형을 얻기 위해, 3.3 볼트(V)의 공급 전압(VDD)을 사용하였고, 공급 전압(VDD)과 전압(VCONT) 간의 차를 0.2V 내지 1.4V의 범위로 조정하여 시뮬레이션하였다. BGR 회로(12)는 기동 이후 연산 증폭기(14)의 작용에 의해 그의 동작점을 계속 유지하지만, 상기 시뮬레이션에서는 전압(VCONT)의 변화에 따른 기동 회로의 변화를 관찰하기 위하여 연산 증폭기(14)의 동작과 무관하게 전압(VCONT)을 외부에서 직접인가 하였다. 연산 증폭기(14)의 동작에 의해서 유지되는 동작점은 차(VDD-VCONT)가 0.92V인 지점으로 도 4에서 세로로 그은 점선으로 도시하였다. 각 파형에서, 특별한 언급이 없는 경우 일점 쇄선은 종래 발명에 해당하고, 실선은 제1 본 발명에 해당하고, 점선은 제2 본 발명에 해당한다. 각 파형은 전압(VCON)을 공급 전압(VDD)으로부터 점차 떨어뜨리면서 측정한 결과로서, 전류 파형의 종축을 로그(log) 스케일로 도시하였으며, 전압 파형은 모두 선형(Linear) 스케일로 도시하였다.

도 4에 도시된 첫 번째 파형을 참조하면, BGR 회로(12)의 트랜지스터(M0)에 흐르는 BGR 전류(Ibgr) 및 이 전류를 일정한 비율로 복사한 전류(Irbgr)는 종래 발명과 제1 및 제2 본 발명에서 모두 동일하므로 도 1에 도시된 종래 발명의 전류(Ibgr 및 Irbgr)의 파형만을 도시하였다. 전류(Irbgr)는 전류(Ibgr)의 일정한 비율 예를 들면, 대략 1/5로 복사된 전류이다. 차(VDD-VCONT)가 커짐에 따라 트랜지스터(M0 및 M5)의 문턱 전압(Vth)인 0.5V 근처에서 전류(Ibgr 및 Irbgr)가 급격히 지수함수적으로 증가하는 것을 볼 수 있다. 차(VDD-VCONT)가 0.8V 이상에서는 트랜지스터(M0 및 M5)가 턴-온(turn-on) 되어 선형에 가까운 전류 증가를 보인다. 일반적으로 모스 트랜지스터는 턴-온 상태 즉, 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 보다 높은 상태에서, (Vgs-Vth)²에 비례하는 전류를 흘리는 것으로 잘 알려져 있다. 이 파형에서 종축이 로그 스케일로 도시되어 있으므로 직선 구간이 지수함수적으로 증가하는 구간이고 곡선 형태로 기울기가 감소하면서 완만하게 증가하는 구간이 선형에 가까운 증가를 보이는 구간이다.

도 4에 도시된 두 번째 파형을 참조하면, 전류(Irefstart)는 전류(Irbgr)와 비교되어 기동 회로에 의한 BGR 초기 기동을 종료하는 시점을 결정할 때 사용되는 전류이다. 전류(Irefstart)는 차(VDD-VCONT)가 적을 때 제4 트랜지스터(M4)에 의해서 제한되며, 전류(Irbgr)를 따라 지수함수 형태로 증가하다가 기준 전류 발생부(44 또는 62)와 공급 전원 및 BGR 상태에 의해서 결정되는 기동 기준 전류(Irefstart)에 이르게 되면 더 이상 증가하지 않는다. 그러므로 전류(Irefstart)가 지수함수 형태로 증가하는 동안은 기동 기준 전류(Irefstart)보 다 낮은 상태이며, 전류(Istartup)가 급격히 감소한 시점부터 더 이상 증가하지 않고 기동 기준 전류와 같아진다 이 기동 기준 전류(Irefstart)를 너무 낮게 설정할 시에 BGR 회로(12)의 기동이 늦거나 이루어지지 않을 수 있고, 너무 높게 설정할 시에는 기동 회로(10, 40 또는 60)가 BGR 회로(12)의 정상 동작에 장애를 줄 수 있다. 본 발명의 경우, 기동 이후에, 전류(Irefstart)가 줄어 듬을 알 수 있다. 이는 본 발명에서 종래 발명과 달리 기동 기준 전류가 BGR 상태 즉, 전압(VCONT) 및 전류(Ibgr)을 반영하여 감소하도록 하였기 때문이다.

종래 발명에서는 차(VDD-VCONT)가 증가함에 따라 전류(Irefstart)가 지수 함수적으로 증가하다가 전류(Istartup)가 흐르지 않게 되는 전압부터 일정한 값 즉, 기동 기준 전류로 유지되는 것을 볼 수 있다. 이것은 종래 발명에서 BGR 상태를 반영하지 않았기 때문이다. 제1 본 발명에서는 전류(Irefstart)가 지수 함수적으로 증가하다가 전류(Istartup)가 흐르지 않는 전압부터 점차 감소하는 것으로 볼 수 있다. 제2 본 발명에서는 전류(Istartup)가 흐르지 않는 전압부터 제1 본 발명보다 더 급격히 감소하는 것으로 볼 수 있다. 이 그래프에서 전류(Irefstart)가 모두 동일하게 지수 함수적으로 증가하다가 감소 또는 유지되는 것을 볼 수 있다. 전류(Istartup)가 급격히 감소하는 전압(VCONT)이 서로 다르고 이 전압에서 전류(Irefstart)가 다른 것은 설계적으로 일정 부분 조정할 수 있다. 그러므로, 종래 발명과 제1 및 제2 본 발명들의 근본적인 차이는 전류(Istartup)가 급격히 감소한 이후 전류(Irefstart)의 변화량이다. 종래 발명, 제1 및 제2 본 발명들이 모두 같은 전압(VCONT)에서 전류(Istartup)가 급격히 떨어지도록 설계되었다고 하더라도, 전압(VCONT)이 연산 증폭기(14)의 동작에 의해 동작점까지 이동하는 과정에서 종래 발명은 같은 전류가 유지되는 반면 제1 또는 제2 본 발명은 점차 전류(Irefstart)가 감소하는 것을 알 수 있다. 이러한 작용에 의해서, 제1 또는 제2 본 발명에서 제시한 방법은 기동 회로(40 또는 60)의 전류를 감소시키게 된다.

도 4의 세 번째 파형을 참조하면, BGR 회로(12)를 기동시키는 기동 전류인 트랜지스터(M1)의 전류(Istartup)의 모습을 볼 수 있다. 종래 발명, 제1 및 제2 본 발명들 모두 차(VDD-VCONT)가 낮을 때 BGR 기동에 충분한 1㎃ 정도의 높은 전류(Istartup)가 흐르다가 0.7V 근처에서 급격하게 감소하여 100pA 이내의 매우 낮은 값을 유지한다. 전류(Istartup)가 충분히 낮아야 연산 증폭기(14)의 동작에 영향을 미치지 않게 된다. 기동 회로(10, 40 또는 60)는 기동 시에 연산 증폭기(14)가 스스로 동작점으로 이동하지 못하는 시점에서, 이의 기동을 촉발시킨다. 그러나, 연산 증폭기(14)가 스스로 기동을 시작할 수 있는 시점에 이르면 기동 회로(10, 40 또는 60)는 동작을 멈추고 연산 증폭기(14)의 동작에 의해서 동작점으로 이동하게 하는 것이 바람직하다. 여기서, 기동을 시작할 수 있는 시점이란, 일반적으로 차(VDD-VCONT)가 트랜지스터(M0 및 M5)의 문턱 전압보다 큰 값이 되는 시점이다. 기동 과정을 정리하면 기동의 초기에서는 기동 회로(12, 40 및 60)에 의해서 기동이 일어나고 후기에는 연산 증폭기(14)의 동작에 의해서 기동이 완료된다. 기동의 초기에 기동 회로는 노드(VCONT)에서 전류를 접지 전위(GND)로 흐르게 해서 전압(VCONT)이 전압(VDD-Vth) 정도로 떨어지게 한다. 그 이후 일정한 범위 내에서 기동 회로(10, 40 또는 60)에 의한 기동 전류(Istartup)가 제로에 가 까운 값으로 떨어져서 기동 회로(10, 40 또는 60)의 동작이 마무리된다. 기동 회로(10, 40 또는 60)는 전원 다운(Power Down) 등 BGR 회로(12)가 동작을 멈추는 시점 이후 다시 기동이 필요할 시에 동작을 반복하게 된다. 그 외 전원 잡음 등 예기치 못한 요인에 의해서 BGR 회로(12)의 동작이 멈추게 되는 상황에서도 기동 회로(10, 40 또는 60)는 BGR 회로(12)를 재 기동시킴으로써 BGR 회로(12)의 안정된 동작을 보장한다.

도 4의 네 번째 파형을 참조하면, 전압[V(BSEN)]은 종래 발명, 제1 및 제2 본 발명들에서 모두 동일한 파형을 갖는다. 전류(Irbgr)가 다이오드 구조로 결선된 트랜지스터(M6)를 흐르면서 얻어지는 전압[V(BSEN)]의 파형이다.

도 4의 다섯 번째 파형을 참조하면, 전류(Irbgr)가 기동 전류보다 작을 때는 전압[V(SRT)]이 1V 이상으로 유지되면서 트랜지스터(M1)를 턴-온 시키게 된다. 그러나, 전류(Irbgr)가 기동 기준 전류 보다 커지게 되면 급격하게 전압[V(SRT)]은 제로로 떨어지면서 트랜지스터(M1)를 턴-오프 시키게 된다.

도 4의 여섯 번째 파형을 참조하면, 제1 및 제2 본 발명의 경우 전류(Istartup)가 급격히 감소한 이후 전압[V(LOAD)]이 점차 높아져서 안정되는 것을 볼 수 있다. 제1 본 발명에서 트랜지스터(M2)의 소스가 공급 전압(VDD)에 고정되어 있으므로 그(M2)의 드레인 전압[V(LOAD)]이 높아지게 되면 전류(Irefstart)가 감소하게 된다. 제2 본 발명의 경우 전압[V(LOAD)]의 증가가 더욱 두드러지게 나타나는데 이는 전류(Irefstart)가 더 급격히 감소하는 것과 관련된다.

도 4의 마지막 일곱 번째 파형을 참조하면, 트랜지스터(M2)의 소스 전압[V(VLOADS)]은, 종래 발명과 제1 본 발명에서는 공급 전압(VDD)에 고정되어 있으나 제2 본 발명에서는 트랜지스터(M7)의 소스에 연결되어 있어서 트랜지스터(M7)의 게이트 전압(VCONT)의 영향을 받는다. 트랜지스터(M0 및 M5)가 턴-온되는 시점에서 전압[V(VLOADS)]은 트랜지스터(M0 및 M5)의 문턱 전압만큼 낮아진다. 그러나, 전류(Istartup)가 급격히 떨어진 이후로는 전압[V(VLOADS)]은 유지 또는 감소하는 모습을 보인다. 전압(VCONT)이 떨어지는 것을 반영하여 지속적으로 감소하여야 하지만 전류(Irefstart) 감소에 따라 전압[V(VLOADS)]의 감소는 두드러지게 나타나지 않으나, 제2 본 발명에서 트랜지스터(M2)의 전류(Irefstart)를 감소시키는 효과가 크다.

도 2 또는 도 3에 도시된 기동 회로(40 또는 60)는 그(40 또는 60)의 동작이 종료된 시점 이후로 동작점까지 이르는 동안 기동 전류(Istartup)가 감소하게 됨으로써 기동 기준 전류를 높게 설정해 주더라도 기동 이후에는 낮은 전류를 소비함을 알 수 있다. 그러나, 종래 발명은 충분한 기동 전류를 갖도록 설계할 시에 기동 이후 소비 전류가 커지는 단점이 있다. 그러므로, 종래 발명의 경우 기동 기준 전류와 안정적인 기동 동작 사이에서 절충을 필요로 하였다. 그러나 제1 또는 제2 본 발명에서는 충분한 기동 기준 전류를 갖도록 하더라도 소비 전력을 줄일 수 있어서 설계 및 사용에 유리하다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.

도 1은 일반적인 기동 회로의 회로도이다.

도 2 및 도 3은 본 발명에 의한 기동 회로의 실시예들 각각의 회로도이다.

도 4는 도 1 내지 도 3에 도시된 기동 회로에서 각 부의 파형도를 나타낸다.

* 도면의 주요부분에 대한 부호의 설명

10, 40, 60 : 기동 회로 12 : BGR 회로

14 : 연산 증폭기 42 : 기동 스타트부

44, 62 : 기준 전류 발생부 46 기동 제어부

Claims (9)

1. 일정한 레벨을 갖는 기준 전압을 발생하는 기준 전압 발생 회로를 기동시키는 기동 회로에 있어서,

   기동 시작 신호에 응답하여, 기동 초기에 상기 기준 전압 발생 회로에 전류를 흘려주어 기동을 시작시키는 기동 스타트부;

   상기 기준 전압 발생 회로의 기동 여부에 따른 변동 전압을 감소시키고, 상기 변동 전압에 상응하는 기동 기준 전류를 발생하는 기준 전류 발생부; 및

   상기 기준 전압 발생 회로에 흐르는 전류를 감지하고, 감지된 전류를 상기 기동 기준 전류와 비교하며, 비교된 결과를 상기 기동 시작 신호로서 출력하는 기동 제어부를 구비하는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
2. 제1 항에 있어서, 상기 기동 스타트부는

   상기 기준 전압 발생 회로의 기동을 시작시키는 제어 전압과 기준 전위 사이에 연결되는 드레인 및 소스를 갖고, 상기 기동 시작 신호에 연결되는 게이트를 갖는 제1 트랜지스터를 구비하는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
3. 제2 항에 있어서, 상기 기준 전류 발생부는

   공급 전압과 로드 전압의 사이에 연결되는 소스 및 드레인을 갖고, 상기 로드 전압에 연결되는 게이트를 가지며, 상기 기동 기준 전류가 흐르는 제2 트랜지스터; 및

   상기 로드 전압과 상기 기동 시작 신호의 사이에 연결되는 소스 및 드레인을 갖고, 상기 감지된 전류가 공급되는 게이트를 갖는 제3 트랜지스터를 구비하고,

   상기 변동 전압은 상기 제2 트랜지스터의 소스 및 드레인 양단 간의 전압 차인 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
4. 제3 항에 있어서, 상기 기동 제어부는

   상기 제1 트랜지스터의 게이트와 상기 기준 전위 사이에 연결되는 드레인 및 소스를 갖고, 상기 제3 트랜지스터의 게이트와 연결되는 게이트를 갖는 제4 트랜지스터;

   상기 공급 전압과 상기 제3 트랜지스터의 게이트 사이에 연결되는 소스 및 드레인을 갖고, 상기 제어 전압에 연결되는 게이트를 갖는 제5 트랜지스터; 및

   상기 제3 트랜지스터의 게이트와 상기 기준 전위 사이에 연결되는 드레인 및 소스를 갖고, 상기 제4 트랜지스터의 게이트와 연결되는 게이트를 갖는 제6 트랜지스터를 구비하고,

   상기 감지된 전류는 상기 제5 트랜지스터로부터 상기 제6 트랜지스터로 흐르는 전류이고, 상기 기동 시작 신호는 상기 제4 트랜지스터의 드레인 전압인 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
5. 제4 항에 있어서, 상기 기준 전압 발생 회로가 기동을 수행하는 시점에서 상기 제 3 트랜지스터의 드레인에 걸리는 로드 전압의 레벨은 상기 제3 및 상기 제6 트랜지스터들의 문턱 전압의 합에 해당하는 전압값으로 설정되는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
6. 제3 항에 있어서, 상기 기준 전류 발생부는

   상기 공급 전압과 상기 제2 트랜지스터의 사이에 연결되는 드레인 및 소스를 갖고, 상기 제어 전압과 연결되는 게이트를 갖는 제7 트랜지스터를 더 구비하는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
7. 제6 항에 있어서, 상기 기준 전압 발생 회로가 기동 가능할 때 상기 제2 트랜지스터의 소스에 공급되는 전압의 레벨은 상기 제7 트랜지스터의 문턱 전압 만큼 낮아지는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
8. 외부 환경에 반응하여 서로 다른 전류가 흐르는 두 경로의 전압 차를 줄이는 역할을 하는 연산 증폭기를 갖는 기준 전압 발생 회로를 기동시키는 기동 회로에 있어서,

   상기 연산 증폭기의 출력단과 상기 기준 전위 사이에 연결되는 제1 트랜지스터;

   공급 전압과 로드 전압의 사이에 연결되는 다이오드 형태의 제2 트랜지스터;

   상기 로드 전압과 상기 제1 트랜지스터의 게이트 사이에 연결되는 제3 트랜 지스터;

   상기 제1 트랜지스터의 게이트와 상기 기준 전위 사이에 연결되는 제4 트랜지스터;

   상기 공급 전압과 상기 제3 트랜지스터의 게이트 사이에 연결되고, 상기 연산 증폭기의 출력단과 연결되는 게이트를 갖는 제5 트랜지스터; 및

   상기 제3 및 상기 제4 트랜지스터의 게이트와 상기 기준 전위 사이에 연결되는 다이오드 형태의 제6 트랜지스터를 구비하는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.
9. 제8 항에 있어서, 상기 기동 회로는

   상기 공급 전압과 상기 제2 트랜지스터의 사이에 연결되며, 상기 연산 증폭기의 출력단과 연결되는 게이트를 갖는 제7 트랜지스터를 더 구비하는 것을 특징으로 하는 기준 전압 발생 회로를 위한 기동 회로.

Images