JP2015216625A - 撮像素子及び撮像装置 - Google Patents

Abstract

【課題】フローティングディフュージョンを共通にする複数のフォトダイオードからの信号をＡＤ変換して出力する撮像素子の、出力に要する時間を短縮する撮像装置を提供する。
【解決手段】複数の光電変換部２０２、２０３に共通に設けられたフローティングディフュージョン部２０６の信号をデジタル信号に変換するＡＤ変換器（列回路１０３）が列毎に設けられる。ＡＤ変換器はフローティングディフュージョン部のリセット信号をデジタル信号に変換する第１の動作と、複数の光電変換部の一部から得られるアナログ信号をデジタル信号に変換する第２の動作と、複数の光電変換部の全てから得られるアナログ信号をデジタル信号に変換する第３の動作とを行う。第１の動作では、カウンタ２１３は第１の方向にカウント値を増加又は減少させ、第２及び第３の動作では、カウンタは第１の方向とは逆方向にカウント値を増加又は減少させる。
【選択図】図２

Description

本発明は、撮像素子及び撮像装置に関するものである。

近年、行方向及び列方向に複数の画素が配置され、複数の画素の列毎にアナログ−デジタル変換器（ＡＤ変換器）を配置し、画素からのアナログ信号をデジタル信号に変換して出力するＣＭＯＳイメージセンサが開発されている。列毎に配置されたＡＤ変換器により信号をＡＤ変換することにより、列毎の画素信号を撮像素子から出力するときに、撮像素子からの画素信号の水平転送をデジタル的に行うことが可能となる。

特許文献１では、ＡＤ変換器として、シングルスロープ方式のＡＤ変換器が採用されている。シングルスロープ方式のＡＤ変換器は、比較器とカウンタを有し、比較器の一方の入力にアナログの画素信号を入力した状態で、他方の入力に参照信号として、時間の経過とともに電圧レベルが一定の傾きをもって変化するランプ信号を入力している。比較器の出力は、画素信号と参照信号の大小関係が反転したときに、反転する。カウンタはランプ信号が発生するとカウントを開始し、比較器の出力が反転すると、停止する。カウンタがカウントした値がアナログの画素信号のレベルに相当するデジタル値となる。

さらに、特許文献１では、画素信号のリセット成分とフォトダイオードで発生した信号成分との差分をとるための手段として、アップダウンカウンタのカウント方向を反転させることで、信号成分からリセット成分を差し引く方法をとっている。この方法により、カウンタは一つですみ、信号成分からリセット成分の差分を行う差分器が不要なため、回路規模の縮小を実現できる。

ところで、近年のＣＭＯＳイメージセンサの画素の特徴として、フォトダイオードで発生した信号を転送するフローティングディフュージョン以降の読み出し回路を２つ以上のフォトダイオードで共有するものがある。特許文献２では、フローティングディフュージョンを共有する２つのフォトダイオードから信号が出力される際に、最初にリセットレベルが読み出され、次に第１のフォトダイオードの信号が読み出される。さらにフローティングディフュージョンをリセットしない状態で、第１のフォトダイオードの信号に重ねて第２のフォトダイオードの信号が読み出される。それぞれの信号を減算することで、２つのフォトダイオードの信号からそれぞれリセットレベルを除外した信号を読み出している。この方法によって、リセットレベルの読み出しに要する時間を１回分減らすことができるので、画素信号を読み出す時間を短縮できる。

さらに、特許文献３に示すように、ＣＭＯＳイメージセンサにオートフォーカスのためのフォトダイオードを配置するものがある。特許文献３では、１つのマイクロレンズの下にフォトダイオードを２つ設けている。そして、各フォトダイオードが撮像レンズの異なる瞳面の光を受光するように構成され、２つのフォトダイオードの出力を比較することによって、焦点検出が可能である。また、２つのフォトダイオードの出力を合計して、画像信号として用いることも可能である。

特開２００５−２７８１３５号公報 特開２００４−１３４８６７号公報 特開２００１−８３４０７号公報

ところが、特許文献１に記載された、アップダウンカウンタを使ったシングルスロープ方式のＡＤ変換器に、特許文献２のような時間を短縮する手法を採用することは出来ない。特許文献１に記載の方法では、リセットレベルを読み出し、次に第１のフォトダイオードの信号の読み出しを行う際に、カウンタを反転させることにより、第１のフォトダイオードの信号からリセットレベルを差分した信号を得る。その結果、リセットレベルの情報が消失される。次に、第１のフォトダイオードの信号に重ねて第２のフォトダイオードの信号をＡＤ変換した時点で、第１のフォトダイオードの信号の値もリセットレベルの信号の値も残っていないから、適切な差分処理をとることが出来ないからである。したがって、特許文献１や特許文献２の技術を、特許文献３に記載されているような、１つのマイクロレンズの下にフォトダイオードを２つ設けたＣＭＯＳイメージセンサにおいて、信号を読み出す時間を短縮するために使うことは困難であった。

本発明は、フローティングディフュージョンを共通にする複数のフォトダイオードからの信号をアナログデジタル変換して出力する撮像素子において、出力に要する時間を短縮するのに有利な撮像素子を提供することを目的とする。

上記目的を達成するため本発明に係る撮像素子は、複数の光電変換部と、前記複数の光電変換部に共通に設けられたフローティングディフュージョン部と、前記複数の光電変換部によって発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部とを各々が備える複数の画素が行列状に配置され、前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器が列毎に設けられ、前記アナログデジタル変換器は、前記アナログ信号を参照信号と比較し、その大小関係によって出力を変化させる比較器と、前記比較器の出力により制御されるカウンタとを含み、前記リセット部によりリセットされた前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換する第１の動作と、前記複数の光電変換部の一部から得られるアナログ信号をデジタル信号に変換する第２の動作と、前記複数の光電変換部の全てから得られるアナログ信号をデジタル信号に変換する第３の動作と、を行い、前記第１の動作では、前記カウンタは第１の方向にカウント値を増加または減少させ、前記第２および前記第３の動作では、前記カウンタは前記第１の方向とは逆の方向にカウント値を増加または減少させることを特徴とする。

また、本発明に係る撮像素子は、複数の光電変換部と、前記複数の光電変換部に共通に設けられたフローティングディフュージョン部と、前記複数の光電変換部によって発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部と、を各々が備える複数の画素が行列状に配置され、前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器が列毎に設けられ、前記アナログデジタル変換器は、前記アナログ信号を参照信号と比較し、その大小関係によって出力を変化させる比較器と、前記比較器の出力により制御されるカウンタとを含み、前記リセット部によりリセットされた前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換する第１の動作と、前記複数の光電変換部の一部から得られるアナログ信号をデジタル信号に変換する第２の動作と、前記複数の光電変換部の全てから得られるアナログ信号をデジタル信号に変換する第３の動作とを行い、前記第２および前記第３の動作において、前記カウンタは前記第１の動作によるカウント値からカウントを開始することを特徴とする。

本発明によれば、フローティングディフュージョンを共通にする複数のフォトダイオードからの信号をアナログデジタル変換して出力する撮像素子において、出力に要する時間を短縮するのに有利な撮像素子を提供することができる。

本発明の実施形態の撮像素子の構成を示す概略図。 実施形態１の画素及び列回路を示す図。 １画素の構成を模式的に説明する図。 実施形態１の撮像素子の駆動方法を示すタイミングチャート。 本発明の実施形態の撮像装置の構成を示す概略図。 実施形態２の画素及び列回路を示す図。 実施形態２の撮像素子の駆動方法を示すタイミングチャート。 実施形態３の画素及び列回路を示す図。 実施形態３の撮像素子の駆動方法を示すタイミングチャート。 実施形態４の画素及び列回路を示す図。 実施形態４の撮像素子の駆動方法を示すタイミングチャート。 実施形態５の画素及び列回路を示す図。 実施形態５の撮像素子の駆動方法を示すタイミングチャート。 実施形態６の撮像素子の構成を示す概略図。

［実施形態１］
以下、本発明の実施形態１について図１〜図４により説明する。図１は、本実施形態における撮像素子１００の全体構成を概略的に示す図である。図１において、撮像素子１００には、複数の画素が行列状に配置されている画素部１０１がある。画素部１０１の周辺には、配置された画素を行単位での選択する垂直選択回路１０２が配置される。垂直選択回路１０２により選択された画素からの信号は、画素の列毎に設けられた列回路１０３に入力される。列回路１０３は、入力された信号をＡＤ変換して水平出力線１０６へ出力する回路である。水平選択回路１０５は、列回路１０３を順次選択する。選択された列回路１０３は、画素部１０１からの信号をＡＤ変換して水平出力線１０６へ出力する。水平出力線１０６へ出力された信号は、出力アンプ１０７を介して撮像素子１００から出力される。参照信号発生回路１０４で発生された、時間の経過とともに電圧レベルが一定の傾きをもって変化する参照信号（ランプ信号）は、列回路１０３に入力されてＡＤ変換に使用される。なお、撮像素子の各部の制御は、タイミング信号を提供するタイミングジェネレータ或いは制御回路等により行われる。

図２は、本実施形態１の画素及び列回路を示す図である。本実施形態では、画素２０１に光を電荷に変換する光電変換部である２つのフォトダイオード（以下、「ＰＤ」）２０２、２０３を設けた例について説明する。なお、ＰＤの数は２つに限らない。視覚的に立体的に見える画像や焦点検出のための信号を得るために、複数のＰＤを１つの画素に配置して使うこともできる。ＰＤ２０２とＰＤ２０３とは、フォトダイオードで発生した電荷量を対応した電圧に変換するフローティングディフュージョン部（以下、「ＦＤ」）２０６を共通に用いている。ＰＤ２０２、２０３とＦＤ２０６の間には、それぞれ転送トランジスタ２０４、２０５が設けられている。転送トランジスタ２０４、２０５は、それぞれ転送パルスφＴＸ１、φＴＸ２によって駆動される。そして、転送パルスφＴＸ１、φＴＸ２がハイレベル（Ｈレベル）になると、転送トランジスタ２０４、２０５は、ＰＤ２０２、２０３で発生した電荷をＦＤ２０６に転送する転送部として動作する。

ＦＤ２０６には、増幅トランジスタ２０７、リセットトランジスタ２０９が接続されている。増幅トランジスタ２０７の出力は、選択トランジスタ２０８を介して、列回路１０３に接続されている列出力線２１７に出力される。列出力線２１７には、定電流源２１０が接続されている。ＦＤ２０６、増幅トランジスタ２０７及び定電流源２１０はフローティングディフュージョンアンプを構成する。選択トランジスタ２０８は、選択パルスφＳＥＬがＨレベルになるとオンとなり、ＦＤ２０６で電圧に変換されて増幅トランジスタ２０７で増幅されたＰＤからの画素信号を、列回路１０３に出力する。リセットトランジスタ２０９は、リセットパルスφＲＥＳがＨレベルになるとオンして、電源電圧ＶＤＤによりＦＤ２０６等をリセットするリセット部である。なお、定電流源２１０は、列回路と同様に各列に配置されている。

本実施形態では、ＰＤ２０２、２０３にはそれぞれ転送トランジスタ２０４、２０５が接続されているが、ＦＤ２０６、リセットトランジスタ２０９、増幅トランジスタ２０７、選択トランジスタ２０８等からなる信号読み出し回路は共用されている。

次に、列回路１０３の構成について説明する。選択トランジスタ２０８から列出力線２１７を介して列回路１０３に出力された画素信号は、列回路１０３に設けられたアンプ２１１で増幅される。なお、アンプ２１１は、低ノイズの観点から利得を有するアンプであることが好ましいが、必ずしも必要ではない。アンプ２１１から出力されるアナログ信号が、比較器２１２の一方の入力端子へ入力される。比較器２１２の他方の入力端子へは、参照信号発生回路１０４から供給される参照信号（ランプ信号）Ｖｓｌｏｐｅが入力される。比較器２１２は、アンプ２１１の出力、すなわち増幅されたアナログ信号である画素信号と、参照信号Ｖｓｌｏｐｅの電圧レベルを比較し、アンプ２１１の出力と参照信号Ｖｓｌｏｐｅの電圧レベルとの大小関係によって、比較出力Ｃｏｕｔを出力する。

比較出力Ｃｏｕｔは、ローレベル（Ｌレベル）とハイレベル（Ｈレベル）の２つの値をとる。本実施形態では、参照信号Ｖｓｌｏｐｅの電圧レベルがアンプ２１１の出力以下の時は、比較出力ＣｏｕｔはＬレベルをとる。また、参照信号Ｖｓｌｏｐｅの電圧レベルがアンプ２１１の出力に対して大きい時は、比較出力ＣｏｕｔはＨレベルをとる。カウンタ２１３は、カウントアップとカウントダウンの切替えが可能なカウンタであり、クロックＣＬＫが入力されると、クロックＣＬＫをカウントしてカウントアップ又はカウントダウンするプリセッタブルカウンタである。クロックＣＬＫは、参照信号Ｖｓｌｏｐｅの発生開始と同時にカウンタ２１３に入力される。カウンタ２１３は、比較出力ＣｏｕｔがＨレベルの時にはカウント動作（カウントアップ又はカウントダウン）を行い、比較出力ＣｏｕｔがＬレベルになると同時にカウント動作を停止する。カウンタ２１３は、一般的な回路で実現可能である。カウンタ２１３により比較器２１２に入力されたアナログ信号がデジタル信号にデジタル変換される。

以上のように、比較器２１１とカウンタ２１３とで、スロープ方式のアナログデジタル変換器が構成される。カウンタ２１３の出力には、カウンタ２１３のカウント値を記憶するためのメモリ２１４〜２１６が設けられている。つまり、各メモリ２１４〜２１６はアナログデジタル変換（ＡＤ変換）されたデジタル信号を保持する。各メモリ２１４〜２１６は次の機能を有する。メモリ２１４は、ＦＤ２０６のリセット信号（Ｎ信号）レベルをＡＤ変換した結果の値を保持する。メモリ２１５は、ＰＤ２０２の画素信号とＦＤ２０６のＮ信号が重畳された信号（以下、Ｓ（Ａ）＋Ｎ信号）から、ＦＤ２０６のＮ信号を差し引いた値（以下、Ｓ（Ａ）信号）を保持する。メモリ２１６は、ＰＤ２０３の画素信号Ｓ（Ｂ）がＮ信号とＳ（Ａ）信号にさらに重畳された信号（以下、Ｓ（Ａ＋Ｂ）＋Ｎ信号）から、Ｎ信号を差し引いた値（以下、Ｓ（Ａ＋Ｂ）信号）を保持する。メモリ２１５、２１６に保持されたデジタル信号は、水平選択回路１０５からの信号によって選択されて、水平出力線１０６と出力アンプ１０７を介して撮像素子１００から読み出される。メモリ２１６に記憶された全てのＰＤのデジタル信号Ｓ（Ａ＋Ｂ）信号からメモリ２１５に記憶された一部のＰＤのデジタル信号Ｓ（Ａ）を差し引けば、ＰＤ２０３からの画像信号Ｓ（Ｂ）を得ることができる。

画素部１０１には、ＰＤに光を集光するマイクロレンズが図３のように配置されている。マイクロレンズは、図３（ａ）のように、ＰＤ２０２、２０３の各々に配置してもよいし、図３（ｂ）のように、ＰＤ２０２とＰＤ２０３とでマイクロレンズを共有してもよい。マイクロレンズを共有する図３（ｂ）の場合、ＰＤ２０２とＰＤ２０３によって焦点検出用の信号と画像信号とを得ることができる。

次に、撮像素子の動作について、図４のタイミングチャートにより説明する。水平同期パルスＨｓｙｎｃがＨレベルからＬレベルになって、その後またＨレベルになるまでが、画素部１０１の一行の読み出しに係る動作タイミングを示す。一行分の画素からの画素信号の読み出しとＡＤ変換は、列毎に行われる。概略は、選択パルスφＳＥＬをＬレベルからＨレベルにすることにより、選択トランジスタ２０８をオンし、画素部１０１の１行の列方向に並ぶ画素を各々列回路１０３と接続する。その後、１行の画素からの信号のＡＤ変換が終了する時刻ｔ４０２に、リセットパルスφＲＥＳをＨレベルにすることにより再びリセットスイッチ２０９をオンする。ＦＤ２０６からリセットレベルの読み出しを実行後、画素部の１行文の読み出しが終了するまでＦＤ２０６はリセットされない。それと同時に、選択パルスφＳＥＬをＬレベルにすることで再び選択トランジスタ２０８をオフする。以上で１行分の画素からの読み出し動作が終了する。以下、タイミングチャートに沿って、本実施形態の動作について順次説明する。なお、本実施形態に関係する部分について説明し、通常行われている画素からの読み出し動作に関しては説明を省略する。

まず、時刻ｔ４０１でリセットパルスφＲＥＳがＨレベルからＬレベルになり、リセットトランジスタ２０９をオンからオフ状態にしてＦＤ２０６のリセット状態を解除する。時刻ｔ４０１でリセットトランジスタ２０９がオフになった状態では、ＦＤ２０６にはリセット信号（Ｎ信号）の電圧が書き込まれている。このとき、選択パルスφＳＥＬがＨレベルになっているので、選択トランジスタ２０８はオンであり、比較器２１２の一方の入力端子にアンプ２１１を介してＦＤ２０６のＮ信号に対応した電圧が入力される。その後、Ｎ信号のＡＤ変換を開始する。時刻ｔ４０３から参照信号発生回路１０４により、時刻とともに初期値から減少するランプ信号Ｖｓｌｏｐｅを発生する。ランプ信号Ｖｓｌｏｐｅは、比較器２１２の他方の入力端子に入力される。また、ランプ信号Ｖｓｌｏｐｅの発生開始と共に、クロックＣＬＫがカウンタ２１３に供給される。

最初にカウンタ２１３をダウンカウントモードとしておくことで、供給されるクロックＣＬＫの数に応じてカウンタ２１３のカウント値が減少していく。時刻ｔ４０５で比較器２１２に入力したランプ信号Ｖｓｌｏｐｅの電圧レベルがＮ信号の電圧レベルと一致すると、比較器２１２は出力ＣｏｕｔをＨレベルからＬレベルに反転する。カウンタ２１３は、出力ＣｏｕｔがＬレベルになると同時にカウントダウン動作を停止する。初期値から時刻ｔ４０５までカウンタ２１３がカウントした値が、Ｎ信号をＡＤ変換したデジタル値として取得される。時刻ｔ４０４はＮ信号をＡＤ変換するのに必要な所定の時刻を表す。ランプ信号Ｖｓｌｏｐｅの発生時刻ｔ４０３から時刻ｔ４０４までが、Ｎ信号読み出し期間となる。次に、時刻ｔ４０４でＮ信号をＡＤ変換したデジタル値に相当するカウンタ２１３のカウント値をメモリ２１４にコピーする。カウンタ２１３のカウント値をメモリ２１４にコピーするタイミングは、時刻ｔ４０４より後の後述する期間Ｔ４０６と重なっていてもよい。

次に、時刻ｔ４０４の後の期間Ｔ４０６の間、転送パルスφＴＸ１をＨレベルにすることで、転送トランジスタ２０４をオンさせ、ＰＤ２０２で光電変換されて蓄積されている画素信号をＦＤ２０６に転送する。この結果、ＦＤ２０６にはＰＤ２０２からの画素信号とＮ信号が重畳したＳ（Ａ）＋Ｎ信号が書き込まれた状態になる。比較器２１２の一方の入力端子にアンプ２１１を介してＦＤ２０６のＳ（Ａ）＋Ｎ信号に対応した電圧が入力される。この状態で、時刻ｔ４０７から参照信号発生回路１０４により、時間の経過とともに初期値から減少する参照信号（ランプ信号）Ｖｓｌｏｐｅの発生を開始する。ランプ信号Ｖｓｌｏｐｅの発生開始と同時にクロックＣＬＫをカウンタ２１３に供給し、カウンタ２１３にカウント動作をさせる。このとき、カウンタ２１３はアップカウントモードとしておくことで、供給されるクロックＣＬＫの数に応じてカウンタ２１３のカウント値が増加していく。時刻ｔ４０９で比較器２１２に入力したランプ信号Ｖｓｌｏｐｅの電圧レベルがＳ（Ａ）信号のレベルと一致すると、比較器２１２は、出力ＣｏｕｔをＨレベルからＬレベルに反転させる。カウンタ２１３は、出力ＣｏｕｔがＬレベルになると同時にカウントアップ動作を停止する。ダウンカウントで得られたＮ信号に相当する初期値から、時刻ｔ４０９までカウンタ２１３がカウントした値が、Ｓ（Ａ）＋Ｎ信号からＮ信号を減算した、Ｓ（Ａ）信号に相当する値としてカウンタ２１３において取得される。時刻ｔ４０８はＳ（Ａ）信号をＡＤ変換するのに必要な所定の時刻を表す。時刻ｔ４０７から時刻ｔ４０８までがＳ（Ａ）信号の読み出し期間となる。次に、時刻ｔ４０８でＳ（Ａ）信号読み出し期間が終了した後に、Ｓ（Ａ）信号をＡＤ変換したカウンタ２１３の値をメモリ２１５にコピーする。メモリ２１５に記憶されたＳ（Ａ）信号の値は、水平転送期間Ｔ４１４の間に、水平選択回路１０５により各列毎に順次選択され、メモリ２１５から順次読み出されて水平出力線１０６へ出力される。

時刻４０８の後、Ｓ（Ａ＋Ｂ）信号のＡＤ変換に先立って、メモリ２１４に保持しているＮ信号の値をカウンタ２１３にセットする。Ｓ（Ａ）信号をＡＤ変換したデジタル値に相当するカウンタ２１３の値をメモリ２１５にコピーする期間、およびメモリ２１４に保持しているＮ信号の値をカウンタ２１３にセットする期間は、後述する期間Ｔ４１０と重なっていてもよい。

次に、期間Ｔ４１０の間に、転送パルスφＴＸ２をＨレベルにすることで、転送トランジスタ２０５をオンさせ、ＰＤ２０３で蓄積している信号をＦＤ２０６に転送する。この結果、ＦＤ２０６にはＰＤ２０２からの信号とＮ信号に加えて、ＰＤ２０３からの信号が加わり、Ｓ（Ａ＋Ｂ）＋Ｎ信号が書き込まれている状態になる。比較器２１２の一方の入力端子にアンプ２１１を介してＦＤ２０６のＳ（Ａ＋Ｂ）＋Ｎ信号に対応した電圧が入力される。この状態で、時刻ｔ４１１から参照信号発生回路１０４により、参照信号（ランプ信号）Ｖｓｌｏｐｅの発生を開始する。ランプ信号Ｖｓｌｏｐｅの発生開始と同時に、クロックＣＬＫをカウンタ２１３に供給し、カウンタ２１３にカウント動作をさせる。このとき、カウンタ２１３をアップカウントモードに設定する。供給されるクロックＣＬＫの数に応じてカウンタ２１３のカウント値が、メモリ２１４からカウンタ２１３にセットされたＮ信号の値（リセット信号をダウンカウントして得られた値）から増加する。時刻ｔ４１３で比較器２１２に入力したランプ信号Ｖｓｌｏｐｅの電圧レベルがＳ（Ａ＋Ｂ）信号のレベルと一致すると、比較器２１２は、出力ＣｏｕｔをＨレベルからＬレベルに反転させる。カウンタ２１３は、出力ＣｏｕｔがＬレベルになると同時にカウントアップ動作を停止する。カウンタ２１３の初期値はダウンカウントし得られたＮ信号の値だったので、時刻ｔ４１３までカウンタ２１３がカウントアップした値は、Ｓ（Ａ＋Ｂ）＋Ｎ信号からＮ信号を減算した値になる。したがって、時刻ｔ４１３でカウンタ２１３は、Ｓ（Ａ＋Ｂ）信号をＡＤ変換した値を保持している。時刻ｔ４１２はＳ（Ａ＋Ｂ）信号をＡＤ変換するのに必要な所定の時刻を表す。したがって、時刻ｔ４１１から時刻ｔ４１２までがＳ（Ａ＋Ｂ）信号の読み出し期間となる。次に、時刻ｔ４１２でＳ（Ａ＋Ｂ）信号読み出し期間が終了した後に、カウンタ２１３の値をメモリ２１６にコピーする。この結果、メモリ２１６には、Ｓ（Ａ＋Ｂ）信号をＡＤ変換したデジタル値が記憶される。

上述したように、Ｓ（Ａ＋Ｂ）信号読み出し期間に先立ち、メモリ２１４に保持したＮ信号をカウンタ２１３にセットする。この結果、カウンタによってＳ（Ａ＋Ｂ）信号をＡＤ変換するときに、Ｓ（Ａ＋Ｂ）＋Ｎ信号とリセット電圧であるＮ信号との差分をとることができる。このような構成によって、Ｎ信号読み出し、Ｓ（Ａ）信号読み出し、Ｓ（Ａ＋Ｂ）信号読み出しをそれぞれ行うことが可能となる。Ｓ（Ａ）信号読み出し及びＳ（Ａ＋Ｂ）信号読み出しの度にＮ信号を読み出して減算するよりも、１回分のＮ信号を読み出す時間の分、ＡＤ変換するのに要する時間を短縮することができる。また、それぞれ読み出された信号の差分から各ＰＤの画素信号に相当するデジタル信号を得ることができるので、焦点検出信号及び画像信号を得ることができる。

メモリ２１４は、Ｓ（Ａ＋Ｂ）信号読み出し時にカウンタ２１３にＮ信号をセットするまでの時間、Ｎ信号の値を保持すればよい。メモリ２１５、２１６は、各々水平転送期間Ｔ４１４、Ｔ４１５が終わるまでの間、画素の信号の値を保持していればよい。

本実施形態では、参照信号Ｖｓｌｏｐｅを時間の経過と共に電圧レベルが減少するランプ信号として説明したが、時間の経過と共に電圧レベルが増加するランプ信号でもよい。具体的には、アンプ２１１が非反転アンプの時には、ＰＤの信号が増えるとアンプ２１１の出力も減るため、参照信号は時間の経過と共に電圧レベルが減少する信号とすることができる。アンプ２１１が反転アンプの時には、ＰＤの信号が増えるとアンプ２１１の出力が増えるため、参照信号は時間の経過と共に電圧レベルが増加する信号とすることができる。参照信号Ｖｓｌｏｐｅが時間の経過と共に電圧レベルが増加する電圧の場合には、カウンタ２１３の進行を制御する出力ＣｏｕｔのＬレベルやＨレベルを上記に説明したものと逆に機能させるなどの変更が必要であるが、この点についての説明は省略する。

また、カウンタ２１３の進行方向（アップ又はダウン）も逆にしてもよい。その場合には、ＡＤ変換された信号の値の大小関係が逆になるので、撮像素子からの出力信号を処理する撮像信号処理回路５０６（図５）等で信号を反転させてもよい。

次に、本実施形態の撮像素子を撮像装置５００に適用した場合の一実施例について図５により詳述する。光学系を構成するレンズ部５０１は、被写体の光学像を撮像素子５０５に結像させる。レンズ駆動装置５０２によってレンズ部５０１を駆動してズーム制御、フォーカス制御、絞り制御などが行われる。本実施形態では、メカニカルシャッター５０３は、シャッター駆動装置５０４によって制御されてシャッターの開閉や速度を制御される。撮像素子５０５は、レンズ部５０１で結像された被写体を画像信号に変換して出力する。本実施形態の場合、撮像素子５０５からの画像信号は、デジタル値として出力される。撮像信号処理回路５０６は、撮像素子５０５より出力される画像信号に各種の補正を行ったり、データを圧縮したりする。タイミング発生部５０７は、撮像素子５０５、撮像信号処理回路５０６など撮像装置の駆動のための各種タイミング信号を出力する。全体制御・演算部５０９は、各種演算と撮像装置全体を制御する。メモリ部５０８は、画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部５１０は、データを記録媒体に記録または読み出しを行う。記録媒体５１１は、画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。表示部５１２は、各種情報や撮影した画像を表示する表示部である。

次に、本実施形態の撮像装置の動作について説明する。撮像装置のメイン電源がオンされると、全体制御・演算部５０９やタイミング発生部５０７等の制御系の電源がオンし、更に撮像信号処理回路５０６などの撮像系回路の電源がオンされる。

図示しないレリーズボタンが押されると、測距装置５１４が、撮像素子からの画像信号に基づいて、全体制御・演算部５０９と共に動作して被写体までの距離を求める。その後、レンズ駆動装置５０２によりレンズ部を駆動して、全体制御・演算部５０９は合焦か否かを判断する。合焦していないと判断したときは、全体制御・演算部５０９は再び測距を行う。測距を行う際には、メカニカルシャッター５０３を開き撮像素子５０５に被写体像を投影させ、撮像信号処理回路５０６および全体制御・演算部５０９で撮像信号を処理することにより、被写体までの距離を演算してもよい。焦点の検出は、本実施形態の撮像素子を使う場合、１つのマイクロレンズ下の２つのＰＤからの画素信号の位相差から行うことができる。この場合は、２つのＰＤの画素信号を合わせて、画像信号とすることができる。これらの処理は撮像素子から出力されるＡＤ変換された信号を、撮像信号処理回路５０６、全体制御・演算部５０９で処理することにより行われる。

合焦が確認された後に撮像動作が開始する。撮像動作を開始するにあたり、カメラで設定されている感度設定に応じて、撮像素子５０５のゲイン設定が行われる。感度設定は、測光装置５１３で判断した測光値から求めてもよいし、図示しない感度設定ボタンなどによって設定してもよい。

撮像が終了すると、撮像素子５０５から出力された画像信号は撮影信号処理回路５０６で画像処理をされ、全体制御・演算部５０９によりメモリ部５０８に書き込まれる。メモリ部５０８に蓄積されたデータは、全体制御・演算部５０９の制御により記録媒体制御Ｉ／Ｆ部５１０を通り半導体メモリ等の着脱可能な記録媒体５１１に記録される。また、図示しない外部Ｉ／Ｆ部を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

［実施形態２］
次に、本発明の実施形態２について説明する。図６は、本実施形態の撮像素子における画素及び列回路の構成を示す図である。実施形態１で示した図２と同じ構成には同じ参照番号を付与し、重複する説明は省略する。実施形態１との相違点は、Ｓ（Ａ）信号の値を保持するメモリ２１５とＳ（Ａ＋Ｂ）信号の値を保持するメモリ２１６とを共通のメモリ６０１としている点である。メモリ６０１は、あるタイミングではＳ（Ａ）信号をＡＤ変換したデジタル値を保持し、また別のタイミングでは、Ｓ（Ａ＋Ｂ）信号をＡＤ変換したデジタル値を保持する。

本発明の実施形態２の撮像素子の駆動方法を図７により説明する。実施形態１で説明したように、時刻ｔ４０３からリセット信号（Ｎ信号）のＡＤ変換を行う。時刻ｔ４０５で得られたＮ信号の値を、時刻ｔ４０４でメモリ２１４に記憶する。次に、時刻ｔ４０７からＳ（Ａ）信号のＡＤ変換を、カウンタ２１３のカウント方向を逆にして行う。この結果、時刻ｔ４０９でカウンタ２１３にはＮ信号が差し引かれた、Ｓ（Ａ）信号に相当するデジタル値が保持される。その後、時刻ｔ４０８でＳ（Ａ）信号読み出し期間が終了した後に、カウンタ２１３に保持されているＳ（Ａ）信号に相当するデジタル値をメモリ６０１にコピーする。メモリ６０１へＳ（Ａ）信号に相当するデジタル値をコピーした後、メモリ６０１に記憶されているＳ（Ａ）信号の値を、水平転送期間Ｔ４１４の間に水平出力線１０６へ出力する。

次にＳ（Ａ＋Ｂ）信号のＡＤ変換について説明する。最初に、メモリ２１４に記憶されているＮ信号の値をカウンタ２１３に設定する。次に、期間Ｔ４１０の間、転送パルスφＴＸ２をＨレベルにする。この結果、ＦＤ２０６にＳ（Ａ＋Ｂ）＋Ｎ信号が書き込まれた状態になる。Ｓ（Ａ）信号の値を水平出力線１０６へ出力する水平転送期間Ｔ４１４の間に、Ｓ（Ａ＋Ｂ）信号のＡＤ変換を、カウンタ２１３をカウントアップして行う。カウンタ２１３には初期値としてＮ信号をダウンカウントして得られた値をセットしてあったので、時刻ｔ４１３でカウンタ２１３にはＳ（Ａ＋Ｂ）信号に相当する値が保持される。水平転送期間Ｔ４１４が終了した後の時刻ｔ４１２で、カウンタ２１３に保持されているＳ（Ａ＋Ｂ）信号の値をメモリ６０１にコピーする。

このように、水平転送期間Ｔ４１４をカウンタ２１３からＳ（Ａ＋Ｂ）信号を読み出すまでの間に終了するように、水平転送を行うことにより、Ｓ（Ａ）信号とＳ（Ａ＋Ｂ）信号を保持するメモリを共用する。メモリ１つ分の回路規模の縮小が可能となる。水平転送期間Ｔ４１４の終了後からＳ（Ａ＋Ｂ）信号読み出しが終了する時刻ｔ４１２までの間にメモリ６０１を初期値にリセットして、（Ａ＋Ｂ）信号に相当する値を記憶する準備をしてもよい。また、本実施形態の撮像素子を実施形態１で説明した撮像装置に用いて、撮像装置を構成することができる。

［実施形態３］
以下、本発明の実施形態３について図面を用いて説明する。図８は、図１に示す撮像素子における画素及び列回路の実施形態３の構成を示す図である。他の実施形態と同一の構成についての説明は省略する。図２で示した実施形態１との相違点は、実施形態１のＮ信号を保持するメモリ２１４とＳ（Ａ＋Ｂ）信号を保持するメモリ２１６とを、メモリ８０１で兼用している点である。メモリ８０１は、ある時刻では、Ｎ信号をＡＤ変換したデジタル値を保持し、また別の時刻では、Ｓ（Ａ＋Ｂ）信号をＡＤ変換したデジタル値を保持する。

本発明の実施形態３の撮像素子の駆動方法を図９により説明する。最初に時刻ｔ４０３からカウンタ２１３により、Ｎ信号のＡＤ変換を行い、時刻ｔ４０４でカウンタ２１３に保持されているＮ信号の値をメモリ８０１にコピーする。次に、時刻ｔ４０７からカウンタ２１３のカウント方向を逆にしてＳ（Ａ）信号のＡＤ変換を行う。その結果、時刻ｔ４０９でカウンタ２１３にＳ（Ａ）信号をＡＤ変換した値が保持される。時刻ｔ４０８でＳ（Ａ）信号の読み取りを終了し、カウンタ２１３の値をメモリ２１５にコピーし、その後Ｓ（Ａ＋Ｂ）信号のＡＤ変換に先立ち、メモリ８０１に保持しているＮ信号の値をカウンタ２１３にセットする。その後はメモリ８０１に記憶したＮ信号の値は不要になるので、メモリ８０１は初期値にリセットしてもよい。次に、期間Ｔ４１０で転送トランジスタ２０５をオンして、ＰＤ２０３に蓄積されている電荷をＦＤ２０６に転送し、時刻ｔ４１１からＳ（Ａ＋Ｂ）＋Ｎ信号のＡＤ変換を開始する。カウンタ２１３はセットされたＮ信号の値からアップカウントを開始する。時刻ｔ４１２でＳ（Ａ＋Ｂ）信号読み出し期間が終了した後に、カウンタ２１３に保持されたＳ（Ａ＋Ｂ）信号をＡＤ変換したデジタル値をメモリ８０１にコピーする。Ｓ（Ａ＋Ｂ）信号のＡＤ変換と並行してＳ（Ａ）信号の水平転送を行う。その後にＳ（Ａ＋Ｂ）信号の水平転送を期間Ｔ４１５に行う。Ｓ（Ａ＋Ｂ）信号の水平転送は、次の行の画素のＮ信号を読み出してメモリ８０１にコピーする時刻までに終了していればよい。

このように、水平転送期間Ｔ４１５を次の行のＮ信号をメモリ８０１に格納する迄に終了することにより、Ｎ信号とＳ（Ａ＋Ｂ）信号を保持するメモリを兼用することが可能となり、メモリ１つ分の回路規模の縮小が可能となる。実施形態２では、水平転送期間Ｔ４１４がＳ（Ａ＋Ｂ）信号読み出しまでの間に終了する必要があったが、本実施形態では、水平転送期間Ｔ４１５を、次の行のＮ信号をメモリ８０１に記憶する迄に終了する必要がある。水平転送期間Ｔ４１４と水平転送期間Ｔ４１５とに要するそれぞれの時間に応じて有利な方を採用して撮像素子からの画素信号の読み出しを高速化できる。本実施形態の撮像素子も、実施形態１で説明した撮像装置に用いて、撮像装置を構成することができる。

［実施形態４］
本発明の実施形態４について図面を用いて説明する。図１０は、図１に示す撮像素子における画素及び列回路の実施形態４の構成を示す図である。他の実施形態と同じ構成には同じ参照番号を付与し、重複する説明は省略する。実施形態１との相違点は、Ｎ信号を保持するメモリ２１４がなく、アップダウンカウンタであるカウンタ２１３に代えて、ダウンカウンタ１００１とアップカウンタ１００２を設けた点である。

ダウンカウンタ１００１とアップカウンタ１００２は共にクロックＣＬＫに対応してカウントダウンおよびカウントアップを行う。クロックＣＬＫは、ランプ信号Ｖｓｌｏｐｅの発生開始と同時にカウンタに供給される。ダウンカウンタ１００１とアップカウンタ１００２は、比較器２１２の出力ＣｏｕｔがＨレベルの時にはそれぞれカウントダウンおよびカウントアップを行い、出力ＣｏｕｔがＬレベルになると同時にカウントの進行を停止する。ダウンカウンタ１００１とアップカウンタ１００２は、カウント動作をするタイミングが異なるので、そのためにそれぞれは独立に制御される。本実施形態では、ダウンカウンタ１００１は、制御信号ＥＮ＿ＤがＨレベルのときにカウント動作を行い、アップカウンタ１００２は、制御信号ＥＮ＿ＵがＨレベルのときにカウント動作を行うように、独立に制御される。また、クロックＣＬＫの入力や出力Ｃｏｕｔの入力を各々のカウンタに対して独立に制御することでも、ダウンカウンタ１００１とアップカウンタ１００２のカウント動作の制御を独立に行うことが可能である。本実施形態について図１１により動作説明を行う。

時刻ｔ４０３からのＮ信号のＡＤ変換に先立ち、制御信号ＥＮ＿Ｄをハイにする。ランプ信号Ｖｓｌｏｐｅが発生して、ダウンカウンタ１００１がダウンカウントを開始する。ランプ信号Ｖｓｌｏｐｅの電圧レベルがＮ信号のレベルと一致すると、時刻ｔ４０５で比較器２１２の出力Ｃｏｕｔが反転してダウンカウンタ１００１はカウントを停止する。次に、時刻ｔ４０４でＮ信号のＡＤ変換が終了すると、ダウンカウンタ１００１に保持されたＮ信号のＡＤ変換された値は、アップカウンタ１００２にコピーされる。また、時刻ｔ４０４で制御信号ＥＮ＿ＤをＬレベルにすることで、ダウンカウンタ１００１の動作は停止する。

次に、時刻ｔ４０７からのＳ（Ａ）信号のＡＤ変換に先立ち、アップカウンタ１００２の制御信号ＥＮ＿Ｕをハイにする。アップカウンタ１００２によりＳ（Ａ）信号のＡＤ変換が行われる。アップカウンタ１００２は、ダウンカウンタ１００１がＮ信号をダウンカウントした値を初期値としている。ランプ信号Ｖｓｌｏｐｅが発生し、アップカウンタ１００２にカウントＣＬＫが入力されて、クロックＣＬＫのカウントが開始される。時刻ｔ４０９でランプ信号Ｖｓｌｏｐｅの電圧レベルがＳ（Ａ）信号のレベルと一致すると、比較器２１２の出力Ｃｏｕｔが反転して、アップカウンタ１００２はカウント動作を停止する。このときアップカウンタ１００２には、Ｓ（Ａ）信号をＡＤ変換した値が保持されている。時刻ｔ４０８でアップカウンタ１００２に保持された、Ｓ（Ａ）信号をＡＤ変換した値をメモリ２１５にコピーする。その後、Ｓ（Ａ＋Ｂ）信号のＡＤ変換に先立って、ダウンカウンタ１００１に保持されたＮ信号をＡＤ変換した値をアップカウンタ１００２にコピーしておく。ダウンカウンタ１００１のＮ信号の値をアップカウンタ１００２にコピーした後であれば、ダウンカウンタ１００１の値を初期値に戻してもよい。ダウンカウンタ１００１は、次の行のＮ信号読み出し期間までに初期値に戻しておけばよい。時刻ｔ４１１から、アップカウンタ１００２は、Ｓ（Ａ＋Ｂ）信号のＡＤ変換を行う。ｔ４１３でランプ信号Ｖｓｌｏｐｅの電圧レベルがＳ（Ａ＋Ｂ）信号のレベルと一致すると、比較器２１２の出力Ｃｏｕｔが反転してＡＤ変換が終了する。このとき、アップカウンタ１００２にはＳ（Ａ＋Ｂ）信号をＡＤ変換した値が保持されている。次に、時刻ｔ４１２で、アップカウンタ１００２の値をメモリ２１６にコピーする。

上述したように、アップダウンカウンタに代えてダウンカウンタ１００１、アップカウンタ１００２を設け、ダウンカウンタ１００１でＡＤ変換したＮ信号を、ダウンカウンタ１００１に保持する。次に、Ｓ（Ａ）信号読み出しとＳ（Ａ＋Ｂ）信号読み出しとの前にアップカウンタ１００２にコピーする。これによって、Ｎ信号のメモリ２１４が不要となる。本実施形態では、アップダウンカウンタであるカウンタ２１３とメモリ２１４の回路規模に対し、ダウンカウンタ１００１、アップカウンタ１００２の回路規模が小さい時には、回路規模を削減できる。本実施形態の撮像素子も実施形態１で説明した撮像装置に用いて、撮像装置を構成することができる。

［実施形態５］
以下、本発明の実施形態５について図面を用いて説明する。図１２は、撮像素子における画素及び列回路の実施形態５の構成を示す図である。他の実施形態と同じ構成には同じ参照番号を付与し、重複する説明は省略する。アップカウンタとダウンカウンタとを用いる点は実施形態４と同じだが、Ｓ（Ａ）信号を保持するメモリ２１５とＳ（Ａ＋Ｂ）信号を保持するメモリ２１６が兼用され、メモリ６０１としている点で相違する。メモリ６０１はある時刻では、Ｓ（Ａ）信号を保持し、また別の時刻では、Ｓ（Ａ＋Ｂ）信号を保持するように動作する。

実施形態５について図１３により説明する。Ｎ信号のＡＤ変換値をダウンカウンタ１００１で行い、その値を保持する。ダウンカウンタ１００１に保持したＮ信号の値を、Ｓ（Ａ）信号及びＳ（Ａ＋Ｂ）信号をアップカウンタ１００２でそれぞれＡＤ変換するのに先立って、アップカウンタ１００２へ初期値としてコピーする。アップカウンタ１００２でＳ（Ａ）信号及びＳ（Ａ＋Ｂ）信号それぞれのＡＤ変換が行われる点で実施形態４と同じである。Ｓ（Ａ）信号のＡＤ変換された値をアップカウンタ１００２からメモリ６０１へコピーした後に、水平転送回路の制御により水平出力線へ転送する。水平転送をする水平転送期間Ｔ４１４の間に、Ｎ信号の値を初期値としてＳ（Ａ＋Ｂ）信号のＡＤ変換をアップカウンタ１００２により行う点が実施形態４と相違する。水平転送期間Ｔ４１４が終了した後に、時刻ｔ４１２でカウンタ２１３に保持されたＳ（Ａ＋Ｂ）信号の値をメモリ６０１にコピーし、その後読み出す。

このように、水平転送期間Ｔ４１４をＳ（Ａ＋Ｂ）をＡＤ変換した信号の読み出し時刻までに終了することによりＳ（Ａ）信号とＳ（Ａ＋Ｂ）信号を保持するメモリを共用することが可能となる。その結果、実施形態４に比べて、さらにメモリ１つ分の回路規模の縮小が可能となる。なお、水平転送の期間Ｔ４１４の終了後からＳ（Ａ＋Ｂ）信号読み出しまでの間にメモリ６０１を初期値にリセットしてもよい。本実施形態の撮像素子も実施形態１で説明した撮像装置に適用して撮像装置を構成することができる。
［実施形態６］
次に、本発明の実施形態６について図１４により説明する。本実施形態では撮像素子１００が積層型撮像素子である例を示す。図１４に示す様に、本実施形態の撮像素子１００は、イメージセンサ用の第１半導体チップ１３００と高速ロジックプロセス用の第２半導体チップ１３０１がチップレベルでお互いに積層されている。
図１４Ａ（ａ）は半導体チップの斜投影図、図１４Ｂ（ｂ）は第１半導体チップ１３００及び第２半導体チップ１３０１の上面図である。第１半導体チップ１３００には画素部１０１を含む領域が設けられ、第２半導体チップ１３０１には列回路１０３や水平選択回路１０５などデジタルデータを含む高速処理が可能なロジック回路１３０２，１３０３が設けられる。なお、第２半導体チップ１３０１に設けられている列回路１０３など構成の一部を第１半導体チップ１３００に設けてもよい。また、積層される半導体チップの数は２つ以上であれば、何枚積層する構造でもかまわない。
このように撮像素子１００を積層構造とすることで、撮像素子１００のチップ面積を増大させることなく、上記実施形態１〜５で説明した構成を実現することができる。なお、本実施形態の撮像素子も、実施形態１で説明した撮像装置に用いて、撮像装置を構成することができる。

１０６：水平出力線，１０７：出力アンプ，２０１：画素，２０２：フォトダイオード，２０３：フォトダイオード，２０４：転送トランジスタ，２０５：転送トランジスタ，２０６：フローティングディフュージョン，２０７：増幅トランジスタ，２０８：選択トランジスタ，２０９：リセットトランジスタ，２１０：定電流原，２１１：アンプ，２１２：比較器，２１３：カウンタ，２１４：メモリ，２１５：メモリ，２１６：メモリ

Claims (14)

1. 複数の光電変換部と、前記複数の光電変換部に共通に設けられたフローティングディフュージョン部と、前記複数の光電変換部によって発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部と、を各々が備える複数の画素が行列状に配置され、前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器が列毎に設けられた撮像素子であって、
   前記アナログデジタル変換器は、前記アナログ信号を参照信号と比較し、その大小関係によって出力を変化させる比較器と、前記比較器の出力により制御されるカウンタとを含み、
   前記リセット部によりリセットされた前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換する第１の動作と、前記複数の光電変換部の一部から得られるアナログ信号をデジタル信号に変換する第２の動作と、前記複数の光電変換部の全てから得られるアナログ信号をデジタル信号に変換する第３の動作と、を行い、
   前記第１の動作では、前記カウンタは第１の方向にカウント値を増加または減少させ、前記第２および前記第３の動作では、前記カウンタは前記第１の方向とは逆の方向にカウント値を増加または減少させる
   ことを特徴とする撮像素子。
2. 複数の光電変換部と、前記複数の光電変換部に共通に設けられたフローティングディフュージョン部と、前記複数の光電変換部によって発生した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部と、を各々が備える複数の画素が行列状に配置され、前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器が列毎に設けられた撮像素子であって、
   前記アナログデジタル変換器は、前記アナログ信号を参照信号と比較し、その大小関係によって出力を変化させる比較器と、前記比較器の出力により制御されるカウンタとを含み、
   前記リセット部によりリセットされた前記フローティングディフュージョン部の電荷量に応じたアナログ信号をデジタル信号に変換する第１の動作と、前記複数の光電変換部の一部から得られるアナログ信号をデジタル信号に変換する第２の動作と、前記複数の光電変換部の全てから得られるアナログ信号をデジタル信号に変換する第３の動作と、を行い、
   前記第２および前記第３の動作において、前記カウンタは前記第１の動作によるカウント値からカウントを開始する
   ことを特徴とする撮像素子。
3. 前記参照信号は、時間の経過とともに電圧レベルが変化するランプ信号であることを特徴とする請求項１又は２に記載の撮像素子。
4. 前記第２の動作及び前記第３の動作は、前記第１の動作の実行後、前記フローティングディフュージョンをリセットしない状態で行うことを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
5. マイクロレンズを備え、前記複数の光電変換部が、同一のマイクロレンズの下に配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
6. 第１のメモリを備え、前記第１の動作により前記カウンタに取得された値を第１のデジタル信号として前記第１のメモリに保持すると共に前記カウンタに前記第１のデジタル信号の値を設定したまま前記第２の動作を行って、前記カウンタに取得された値を第２のデジタル信号として出力し、前記第３の動作に先立ち前記第１のメモリに保持した前記第１のデジタル信号の値を前記カウンタに設定して、前記第３の動作を行って、前記カウンタに取得された値を第３のデジタル信号として出力することを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
7. 列毎にアナログデジタル変換された信号を出力する水平出力線と第２のメモリを備え、前記第２のデジタル信号を前記第２のメモリに記憶した後、水平出力線から出力し、その後、前記第３のデジタル信号を第２のメモリに記憶して、水平出力線から出力することを特徴とする請求項６に記載の撮像素子。
8. 第２のメモリを備え、前記第２のデジタル信号を前記第２のメモリに記憶した後、前記第１のメモリに記憶された第１のデジタル信号を前記カウンタに設定して前記第３の動作を行い、得られた第３のデジタル信号を前記第１のメモリに記憶することを特徴とする請求項６に記載の撮像素子。
9. 前記カウンタは、第１の方向にカウントをする第１カウンタと、前記第１の方向と逆の方向にカウントをする第２カウンタとを含み、
   前記第1の動作では、前記第１カウンタがカウントを行い、前記第２及び第３の動作では、前記第２カウンタがカウントを行うことを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
10. 前記第２及び第３の動作に先立って、前記第１の動作により前記第１カウンタに取得された値を前記第２カウンタに設定することを特徴とする請求項９に記載の撮像素子。
11. 第１のメモリと第２のメモリとを備え、前記第２の動作により前記第２カウンタに取得された値を第２のデジタル信号として前記第１のメモリに記憶し、前記第３の動作により前記第２カウンタに取得された値を第３のデジタル信号として前記第２のメモリに記憶することを特徴とする請求項９又は１０に記載の撮像素子。
12. 列毎にアナログデジタル変換された信号を出力する水平出力線を備え、前記第２の動作により前記第２カウンタに取得された値を第２のデジタル信号として第１のメモリに記憶した後、前記水平出力線から出力し、その後、前記第３の動作により前記カウンタに取得された値を第３のデジタル信号として前記第１のメモリに記憶することを特徴とする請求項９又は１０に記載の撮像素子。
13. 複数の半導体チップがお互いに積層された構造を有することを特徴とする請求項１乃至１２のいずれか１項に記載の撮像素子。
14. 請求項１乃至１３のいずれか１項に記載の撮像素子と、前記撮像素子へ光を結像する光学系と、前記撮像素子からの出力信号を処理する撮像信号処理回路とを有することを特徴とする撮像装置。

Images