JP6765805B2 - 撮像装置の駆動方法、撮像装置、撮像システム - Google Patents

撮像装置の駆動方法、撮像装置、撮像システム Download PDF

Info

Publication number
JP6765805B2
JP6765805B2 JP2015229177A JP2015229177A JP6765805B2 JP 6765805 B2 JP6765805 B2 JP 6765805B2 JP 2015229177 A JP2015229177 A JP 2015229177A JP 2015229177 A JP2015229177 A JP 2015229177A JP 6765805 B2 JP6765805 B2 JP 6765805B2
Authority
JP
Japan
Prior art keywords
pixel
period
signal
transistor
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015229177A
Other languages
English (en)
Other versions
JP2017098756A (ja
JP2017098756A5 (ja
Inventor
樋山 拓己
拓己 樋山
弘明 亀山
弘明 亀山
泰二 池田
泰二 池田
一博 園田
一博 園田
秀央 小林
秀央 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015229177A priority Critical patent/JP6765805B2/ja
Priority to US15/357,656 priority patent/US10009561B2/en
Publication of JP2017098756A publication Critical patent/JP2017098756A/ja
Publication of JP2017098756A5 publication Critical patent/JP2017098756A5/ja
Application granted granted Critical
Publication of JP6765805B2 publication Critical patent/JP6765805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • H04N25/531Control of the integration time by controlling rolling shutters in CMOS SSIS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Description

本発明は、撮像装置の駆動方法、撮像装置、撮像システムに関する。
複数行および複数列に渡って複数の画素が配された撮像装置が知られている。この複数の画素の各々は、光電変換によって光に基づく電荷を生成する光電変換部と、光電変換部が蓄積された電荷が転送される浮遊拡散部を有する。さらに複数の画素の各々は、浮遊拡散部の電位に基づく信号(光電変換部が蓄積した電荷に基づく信号)である光信号を画素の外部に出力する画素出力部と、浮遊拡散部の電位をリセットするリセットトランジスタとを有する。リセットトランジスタの一方のノードは、浮遊拡散部に接続されている。この撮像装置の一例として、特許文献1には、光信号を出力する画素として選択されるまでの期間、リセットトランジスタが浮遊拡散部の電位のリセットを行う動作が記載されている。
また、特許文献2には、浮遊拡散部に、接続トランジスタを介して容量素子が接続可能なように構成された画素を備える撮像装置が記載されている。
特開2006−73732号公報 特開2013−128130号公報
光電変換部が蓄積した電荷を浮遊拡散部に転送するのに先立って、浮遊拡散部に接続されたトランジスタのオンが行われることがある。このトランジスタがオンの間、浮遊拡散部の電荷が、当該トランジスタにトラップされる。そして、当該トランジスタをオフにした後に、当該トランジスタにトラップされていた電荷が、所定の期間に渡って、浮遊拡散部に排出される現象が生じる。この当該トランジスタにトラップされていた電荷の浮遊拡散部への排出は、画素が出力する信号のノイズ成分を増加させていた。
本発明は上記の課題を鑑みて為されたものであり、一の態様は、複数行に配された複数の画素と、出力線とを有し、前記複数の画素の各々は、光電変換部と、浮遊拡散部と、前記光電変換部の電荷を前記浮遊拡散部に転送する転送トランジスタと、前記浮遊拡散部の電位に基づく信号を前記出力線に出力する増幅トランジスタと、前記浮遊拡散部に接続され、前記浮遊拡散部のリセットを制御するリセットトランジスタを有する撮像装置の駆動方法であって、前記複数のうちの第1の行に配された第1の画素から前記出力線に信号を読み出す前の期間に第1の動作を行い、前記第1の画素から前記出力線に信号を読み出す期間に第2の動作を行い、前記第1の動作は、前記第1の画素の前記光電変換部による前記電荷の蓄積が開始されたタイミングから、前記第1の画素に先立って信号が読み出される前記第1の行とは別の行に配された画素からの前記出力線への信号の読み出しを開始するタイミングまでの第1の期間に渡って前記第1の画素の前記リセットトランジスタをオンの状態とした後、前記第1の画素の前記リセットトランジスタをオフの状態とする動作であり、前記第2の動作は、前記リセットトランジスタを第2の期間に渡ってオンの状態とする動作であり、前記第1の期間が前記第2の期間よりも長いことを特徴とする撮像装置の駆動方法である。
画素が出力する信号に含まれるノイズ成分を低減することができる効果を得る。
撮像装置の構成を示す図 増幅回路の構成を示す図 画素の構成を示す図 撮像装置の動作を示す図 画素の構成を示す図 撮像装置の動作を示す図 撮像装置の動作を示す図 画素の構成を示す図 撮像システムの構成を示す図
以下、図面を参照しながら本発明の実施形態を説明する。
(実施例1)
図1を用いて本発明の第1の実施例に係る撮像装置100の構成を説明する。
撮像装置100は典型的にはCMOSイメージセンサである。撮像装置100は、被写体像を示す入射光を光電変換し、光電変換により得られた電気信号をデジタルデータとして外部に出力する。撮像装置100は複数の画素111が複数行および複数列に渡って配された画素アレイ110を備える。以下、画素111の配された列を画素列、画素111の配された行を画素行と表記する。複数の画素111の各々は、入射光を光電変換することによって電荷を生成する。本実施例では簡単のため4行4列に簡略化して表現しているが、さらに多数の行列から構成されても良い。画素アレイ110は、典型的には、数千万の数の画素111を備える。
撮像装置100はさらに垂直走査回路140を備える。垂直走査回路140は画素行ごとに配置された画素制御線112に駆動パルス信号を、画素行ごとに順に供給する。画素制御線112に駆動パルス信号が供給されると、対応する画素行に含まれる各画素111が、光電変換された電荷に対応する信号を、電圧信号として垂直出力線113に出力する。本実施例では、画素111のリセットレベルの信号であるノイズ信号と、光電変換により発生した電荷に対応する信号にノイズ信号が重畳した光信号とをそれぞれ、画素111が垂直出力線113に出力する。なお、以下では、画素111が出力するノイズ信号と光信号をまとめて表す場合には、画素信号と表記することがある。
垂直出力線113には、電流源125が接続されている。
撮像装置100はさらに、増幅回路120を備え、垂直出力線113を介して画素111から入力された光信号を増幅してA/D変換器130へ供給する。
撮像装置100はさらに、ランプ信号供給部170およびカウンタ180を備えている。ランプ信号供給部170はランプ信号Vrampを、ランプ信号線171を通じて各A/D変換器130に供給する。ランプ信号Vrampは、電位が時間の経過に応じて単調に変化する信号である。カウンタ180はカウントデータ線181を通じてカウント値Cntを各A/D変換器130に供給する。
撮像装置100はさらに、水平走査回路150および信号処理部190を備える。水平走査回路150はA/D変換器130が出力するデジタルデータを列ごとにデジタル信号線191、192に転送する。デジタル信号線191、192に転送されたデジタルデータは信号処理部190に供給される。本実施例では、デジタル信号線191、192に、それぞれノイズ信号に対応するデジタルデータと、光信号に対応するデジタルデータとが順次出力される。信号処理部190は光信号に対応するデジタルデータから、ノイズ信号に対応するデジタルデータを減算する、CDS処理を行う。これにより、信号処理部190は、光信号に対応するデジタルデータからノイズ成分を低減したデジタルデータを得る。信号処理部190は、このノイズ成分を低減したデジタルデータを、撮像装置100の外部に出力する。
撮像装置100はさらに、上述の各構成要素にパルス信号を供給して撮像装置100の動作を制御するタイミング制御部195を備える。
図2は、増幅回路120の構成の詳細を示した図である。増幅回路120は、演算増幅器121、容量素子C0、容量素子CF、スイッチ122を有する。垂直出力線113は、容量素子C0を介して、演算増幅器121の反転入力ノードに接続されている。演算増幅器121の反転入力ノードはさらに、容量素子CFの一方のノードと、スイッチ122の一方のノードとに接続されている。容量素子CFの他方のノードと、スイッチ122の他方のノードは、演算増幅器121の出力ノードに接続されている。演算増幅器121の非反転入力ノードには、電圧VC0Rが入力される。増幅回路120は、垂直出力線113から容量素子C0を介して反転入力ノードに入力された信号を、C0/CFの比で増幅した信号を出力する。
図3は、画素111の構成を示した図である。図3に示した画素111は、図1に示した画素アレイ110が有する4行4列の画素111のうちの1つの画素111を示している。
画素111は、光電変換を行うフォトダイオード114および複数のトランジスタを含む。フォトダイオード114は、入射光を受けて電荷を生成する光電変換部である。フォトダイオード114は転送トランジスタ115を介して浮遊拡散部FDに接続される。浮遊拡散部FDはまた、リセットトランジスタ116を介して電源SVDDに接続されるとともに、増幅トランジスタ117のゲート電極に接続される。増幅トランジスタ117の第1主電極は電源SVDDに接続され、増幅トランジスタ117の第2主電極は選択トランジスタ118を介して垂直出力線113に接続される。選択トランジスタ118のゲート電極は画素制御線112の1つである、行選択線に接続される。行選択線は信号SELを伝送する。リセットトランジスタ116のゲート電極は、画素制御線112の1つである、リセット線に接続される。リセット線は、信号RESを伝送する。また、転送トランジスタ115のゲート電極は、行制御線の1つである、転送線に接続される。転送線は、信号TXを伝送する。垂直走査回路140は、画素111の動作を制御する制御部である。
信号SELがハイレベルになると増幅トランジスタ117には、垂直出力線113と、選択トランジスタ118を介して、電流源125によって電流が流れる。この増幅トランジスタ117に電流が流れる期間が、画素111から垂直出力線113に信号を読み出す期間である。
次に、撮像装置100の動作を、図4を用いて説明する。図4はN−1行目、N行目、N+1行目の、3行分の画素111に関わる撮像装置100の動作を示している。具体的には、図4は、3行分の画素111の露光開始、蓄積、画素信号の読み出しの動作を示している。図4に示した時刻hd0〜時刻hd8のそれぞれは、水平走査期間の開始時刻を表している。また、時刻hd0〜時刻hd8のそれぞれは、垂直走査回路140による垂直走査が開始する時刻でもある。
時刻t0から時刻t1の期間において、信号RES(N)がハイレベル、信号TX(N)がハイレベルとなる。これにより、フォトダイオード114の電荷がリセットされる。時刻t1において信号TX1がローレベルとなると、フォトダイオード114は光に基づく電荷の蓄積を開始する(露光開始)。
信号TX(N)が時刻t1にローレベルとなってから、次にハイレベルとなる時刻t5まで、N行目の画素111のフォトダイオード114において電荷が蓄積されている状態にある。この時刻t1から時刻t5までの期間は、N行目の画素111の信号蓄積期間である。この間、信号RES(N)はハイレベルに保たれている。これにより、N行目の画素111のフォトダイオード114からオーバーフローした電荷は浮遊拡散部FDと、リセットトランジスタ116とを介して、電源SVDDへと排出される。これにより、フォトダイオード114がオーバーフローした画素111から、隣接する画素111への電荷の漏れこみ(ブルーミング)は低減される。一方、この信号蓄積期間に渡って、リセットトランジスタ116がオンし続けるため、リセットトランジスタ116に電荷がトラップされる。典型的には、リセットトランジスタ116のゲート絶縁膜に、電荷がトラップされる。
時刻t2に、信号RES(N)がハイレベルからローレベルに遷移する。この動作は、N行目の画素111の前に走査されるN−1行目の画素111の光信号の読み出しが行われている期間に行われる。この動作が行われる時刻t2から時刻t3までの期間は、N行目の画素111の予備選択期間である。すなわち、第1の画素である、N−1行目の画素111の増幅トランジスタ117に、電流源125によって電流が流れる期間に、第2の画素である、N行目の画素111の浮遊拡散部FDの電位のリセットを解除する。
時刻t2においてRES(N)がハイレベルからローレベルに遷移することによって、リセットトランジスタ116がオフする。これにより、リセットトランジスタ116にトラップされていた電荷が浮遊拡散部FDに排出される。
時刻t3に、N行目の信号SEL(N)がハイレベルとなり、対応する増幅トランジスタ117が垂直出力線113に接続される。これにより、増幅トランジスタ117には、電流源125によって電流が流れる。増幅トランジスタ117は、垂直出力線113に接続された電流源125とともに、ソースフォロワ回路を構成する。同じく時刻t3にリセット信号RES(N)がハイレベルとなり、1行目の画素111の浮遊拡散部FDは、リセットトランジスタ116を介して、電源SVDDにリセットされる。これにより、時刻t2から時刻t3までの期間に、リセットトランジスタ116から浮遊拡散部FDに排出された、リセットトランジスタ116にトラップされていた電荷がリセットされる。この時刻t3から時刻t4までの、リセットトランジスタ116がオンしている期間は、信号蓄積期間中にリセットトランジスタ116がオンしている、時刻hd0以前の時刻から時刻t2までの期間よりも短い。このため、時刻t3から時刻t4までのリセットトランジスタ116がオンしている期間に、リセットトランジスタ116にトラップされる電荷の量は、信号蓄積期間中にリセットトランジスタ116にトラップされる電荷の量に比べて少ない。したがって、時刻t4にリセットトランジスタ116がオフすることによる、浮遊拡散部FDの電位の変動は、時刻t2にリセットトランジスタ116がオフすることによる浮遊拡散部FDの電位の変動に比べて小さなものとなる。
時刻t4に、リセットトランジスタ116がオフになった後、浮遊拡散部FDがリセットされた電圧に基づき、増幅トランジスタ117がノイズ信号を出力する。これをN信号とする。N信号は増幅回路120で増幅されたのち、A/D変換器130でデジタル信号に変換される。
時刻t5から時刻t6の期間に渡って、転送信号TX(N)がハイレベルとなる。これにより、N行目のフォトダイオード114の電荷が転送トランジスタ115を介して浮遊拡散部FDに転送される。増幅トランジスタ117は、フォトダイオード114の電荷が転送された浮遊拡散部FDの電位に基づく信号を垂直出力線113に出力する。この増幅トランジスタ117が出力する信号は、さきのN信号に、フォトダイオード114が蓄積した電荷に対応する信号が重畳された信号である、光信号である。この光信号を、N+S信号と表記する。N+S信号も、N信号と同様に、増幅回路120で増幅されたのち、A/D変換器130でデジタル信号に変換される。
時刻t7に、信号SEL(N)がローレベルとなり、N行目の画素111の信号の読み出し動作が終了する。引き続き、N行目の画素111の信号読み出し動作と同じ動作が、(N+1)行目の画素111において、繰り返される。
上述したように、N行目の画素111の増幅トランジスタ117に、電流源125によって電流が流れる前にリセットトランジスタ116がオフすることによって、リセットトランジスタ116のゲート絶縁膜にトラップされた電荷が排出される。これにより、N行目の画素111のN信号およびN+S信号への、リセットトランジスタ116にトラップされた電荷の影響を低減することができる。
なお、カウンタ180は、種々の形式のカウンタを用いることができる。カウンタ180は、例えばグレイカウンタやバイナリカウンタであってもよい。
また、本実施例では1つのカウンタ180が、複数のA/D変換器130に共通のカウント信号を供給していた。他の例として、複数のA/D変換器130のそれぞれがカウンタを備えていてもよい。この場合には、カウンタ180はアップカウントとダウンカウントとを切り替え可能であってもよい。N信号のAD変換はアップカウントとダウンカウントの一方で行い、N+S信号のAD変換はアップカウントとダウンカウントの他方で行うようにする。これにより、N+S信号のAD変換の終了時に、N+S信号からN信号を差し引いた信号に対応するデジタル信号を得ることができる。
なお、本実施例では、N行目の画素111の浮遊拡散部FDのリセットの解除を、N−1行目の画素111の増幅トランジスタ117に電流を流す期間に行っていた。他の例として、N行目の画素111の浮遊拡散部FDのリセットの解除のタイミングを、N−1行目の画素111よりも前に画素信号を読み出す画素111の増幅トランジスタ117に電流を流す期間に行ってもよい。このN行目の画素111の浮遊拡散部FDのリセットの解除のタイミングを、どの行の画素111の増幅トランジスタ117に電流を流す期間に設けるかは、ブルーミングを許容できる範囲に応じて設定することができる。
また、図8に示すように、画素111は、接続トランジスタ119と、容量素子135とをさらに備える構成としてもよい。容量素子135は、接続トランジスタ119を介して、浮遊拡散部FDに接続されている。接続トランジスタ119は、容量素子135と浮遊拡散部FDとの接続と非接続とを切り替えるトランジスタである。接続トランジスタ119のゲート電極には、信号ADDが画素制御線112の一つから入力される。信号ADDはハイレベルの場合、容量素子135が浮遊拡散部FDに接続される。これにより、フォトダイオード114の電荷を電圧に変換する電荷電圧変換係数が小さくなる。よって、信号ADDの信号レベルを切り替えることによって、フォトダイオード114の電荷に対応する信号の信号レベルを切り替えることができる。
信号ADD(N)を信号蓄積期間中にハイレベルとする場合には、信号RES(N)をローレベルとする時刻t2から時刻t3の期間に、信号ADD(N)もまたローレベルとする。信号ADD(N)を時刻ハイレベルのままとすると、リセットトランジスタ116にトラップされていた電荷が、接続トランジスタ119および容量素子135に排出される。よって、時刻t3から時刻t4に信号RES(N)をハイレベルとしても、接続トランジスタ119、容量素子135に排出された電荷をリセットしきれない場合がある。よって、信号RES(N)をローレベルとする時刻t2から時刻t3に、信号ADD(N)もまたローレベルとする。信号ADD(N)をローレベルとするタイミングは、信号RES(N)をローレベルとするタイミング以前であればよい。つまり、信号RES(N)がローレベルである期間に、信号ADD(N)がローレベルであれば良い。さらに言えば、N行目の画素111の増幅トランジスタ117に電流が流れる期間に先立って、浮遊拡散部FDに接続されたトランジスタがオンの状態からオフとなり、N行目の画素111の増幅トランジスタ117に電流が流れる期間に再びオンとなれば良い。このトランジスタは、本実施例で述べたリセットトランジスタ116であってもよいし、接続トランジスタ119であってもよい。接続トランジスタ119においても、信号蓄積期間中にオンの状態となっていることによって、接続トランジスタ119に、フォトダイオード114の電荷がトラップされる。この接続トランジスタ119にトラップされた電荷が浮遊拡散部FDに排出されるのは、リセットトランジスタ116の場合と同じである。
また、本実施例では、画素111が選択トランジスタ118を有する構成を説明した。本実施例は、この例に限定されるものではなく、画素111が選択トランジスタ118を有しない構成とすることができる。この場合、複数の画素111の中から、垂直出力線113に画素信号を出力させる画素111の選択は、浮遊拡散部FDのリセットの電位によって制御される。つまり、複数の画素111のうち、垂直出力線113に信号を出力させない画素111に対しては、リセットトランジスタ116に与えられる電源SVDDを、増幅トランジスタ117がオフの状態となる電圧とする。そして、垂直走査回路140が信号RESをハイレベルとして、浮遊拡散部FDに増幅トランジスタ117がオフの状態となる電圧を与える。これにより、複数の画素111のうち、垂直出力線113に信号を出力させない画素111の増幅トランジスタ117はオフの状態となる。つまり、電流源125は、オフの状態の増幅トランジスタ117には電流を流さない。
一方、垂直出力線113に信号を出力させる画素111に対しては、リセットトランジスタ116に与える電源SVDDを、増幅トランジスタ117がオンの状態となる電圧とする。そして、垂直走査回路140が信号RESをハイレベルとして、浮遊拡散部FDに増幅トランジスタ117がオンの状態となる電圧を与える。これにより、複数の画素111のうち、垂直出力線113に信号を出力させる画素111の増幅トランジスタ117はオンの状態となる。つまり、電流源125は、オンの状態の増幅トランジスタ117に電流を流す。このように、画素111が選択トランジスタ118を有しない場合においても、複数の画素111の中から、垂直出力線113に信号を出力させる画素111を選択することができる。
(実施例2)
本実施例の撮像装置について、以下、図面を参照しながら説明する。
画素111の構成および撮像装置の駆動タイミングが実施例1と異なるため、これらの点を中心に説明する。
本実施例の撮像装置は、図1に示した画素111の代わりに、図5に示した画素1110を備える。
図5の画素1110は、各々が光電変換を行う2つのフォトダイオード114Aと114Bを有する。また、画素1110は、転送トランジスタ115A、115Bを有する。浮遊拡散部FDは、転送トランジスタ115Aを介してフォトダイオード114Aと接続される。また、浮遊拡散部FDは、転送トランジスタ115Bを介してフォトダイオード114Bと接続される。
転送トランジスタ115Aのゲート電極は、画素制御線112のうち、転送線TXAに接続される。また、転送トランジスタ115Bのゲート電極は、画素制御線112のうち、転送線TXBに接続される。
図5の画素1110は、2つのフォトダイオード114A、114Bが、1つの増幅トランジスタ117と、1つのリセットトランジスタ116、1つの選択トランジスタ118を共有する。これにより、1つのフォトダイオードあたりのトランジスタ数を少なくすることができる。
図6は、本実施例の撮像装置の動作を示した図である。図6では、N−1行目の画素1110と、N行目の画素1110に関わる動作を示している。
図6に示した動作のように、時刻t7に、信号SEL(N)がハイレベルになる。これに先立って、時刻t4に、信号RES(N)がハイレベルからローレベルになることによってリセットトランジスタ116がオフする。この時刻t4は、N−1行目の画素1110の増幅トランジスタ117に、電流源125によって電流が流れている期間である。このN−1行目の画素1110の増幅トランジスタ117に電流が流れる期間にN行目の画素1110の浮遊拡散部FDのリセットが解除される、これにより、本実施例の撮像装置は、実施例1で述べた効果と同じ効果を得ることができる。
さらに、本実施例の撮像装置が得る効果について説明する。予備選択期間を設けない場合、信号RES(N)は、時刻t4から時刻t7の期間においてもハイレベルのままとなる。時刻t8に信号RES(N)がローレベルとなって、リセットトランジスタ116がオフする。これにより、リセットトランジスタ116にトラップされていた電荷が、浮遊拡散部FDに排出される。したがって、フォトダイオード114Aの電荷は、このリセットトランジスタ116にトラップされていた電荷が排出された状態にある浮遊拡散部FDに転送されることとなる。よって、フォトダイオード114Aの電荷に基づくN+S信号は、リセットトランジスタ116にトラップされていた電荷に基づく信号を含む信号である。
時刻t9から時刻t10に、信号RES(N)はハイレベルとなる。これにより、浮遊拡散部FDの電位がリセットされる。このリセットによって、リセットトランジスタ116にトラップされた後、浮遊拡散部FDに排出されていた電荷は電源SVDDに排出される。したがって、浮遊拡散部FDに排出されたリセットトランジスタ116の電荷がリセットされた状態の浮遊拡散部FDに、フォトダイオード114Bの電荷が転送される。よって、N+S信号に含まれるリセットトランジスタ116にトラップされていた電荷に基づく信号の成分は、フォトダイオード114Bの電荷に基づくN+S信号の方が、フォトダイオード114Aの電荷に基づくN+S信号よりも少ない。これにより、撮像装置が出力する信号を用いて生成した画像において、同一光量の光がフォトダイオード114A、114Bに入射した場合でも、フォトダイオード114Aに対応する箇所と、フォトダイオード114Bに対応する箇所とで輝度差が生じる。
一方、本実施例の撮像装置では、時刻t4から時刻t6に、信号RES(N)をローレベルとしている。そして、時刻t7から時刻t8に信号RES(N)をハイレベルとする。これにより、浮遊拡散部FDに排出されたリセットトランジスタ116の電荷がリセットされた状態の浮遊拡散部FDに、フォトダイオード114Aの電荷が転送される。よって、N+S信号に含まれるリセットトランジスタ116にトラップされていた電荷に基づく信号の成分は、フォトダイオード114Bの電荷に基づくN+S信号と、フォトダイオード114Aの電荷に基づくN+S信号とが略等しい。よって、撮像装置が出力する信号を用いて生成した画像において、同一光量の光がフォトダイオード114A、114Bに入射した場合、フォトダイオード114Aに対応する箇所と、フォトダイオード114Bに対応する箇所とで輝度差が生じにくい。この効果を好適に得るには、時刻t4から時刻t7までの期間が、時刻t8から時刻t9までの期間と同じ長さになるように、時刻t4の信号RES(N)をローレベルとするタイミングを設定すると良い。また、さらに効果を好適に得るためには、信号RES(N)がハイレベルの期間である、時刻t7から時刻t8までの期間と、時刻t9から時刻t10までの期間とが同じ長さになるようにすると良い。これにより、浮遊拡散部FDの、フォトダイオード114Aの電荷が転送される状態と、フォトダイオード114Bの電荷が転送される状態とを揃えやすくすることができる。
(実施例3)
本実施例の撮像装置について、実施例2と異なる点を中心に説明する。
本実施例の撮像装置の構成は、実施例2で説明した構成と同じである。
本実施例の撮像装置の動作について、図7を参照しながら説明する。
図7は、N−1行目、N行目、N+1行目の、3行分の画素1110に関わる撮像装置100の動作を示している。具体的には、図7は、3行分の画素1110の露光開始、蓄積、画素信号の読み出しの動作を示している。
全ての画素行に供給する、信号RES、信号TXA,信号TXBが、時刻t0から時刻t1の期間にハイレベルとなる。これにより、全ての画素1110のフォトダイオード114A、114Bの電荷がリセットされる。また、全ての画素行に供給する信号TXA、信号TXBがローレベルとなる時刻t1から、全ての画素1110のフォトダイオード114A、114Bの電荷の蓄積が開始される。このように、全ての画素1110で露光開始のタイミングを揃えた場合、時刻hd1から時刻hd2の期間に、不図示のメカニカルシャッタを用いて、全ての画素1110で露光終了することが好ましい。これにより、全ての画素1110の露光開始と露光終了のタイミングを揃えることができる。
本実施例の撮像装置では、信号RES(N)を、時刻t2にローレベルにし、時刻t3から時刻t4までの期間にハイレベルとする。また、信号RES(N)を時刻t5から時刻t6までの期間と、時刻t9から時刻t10までの期間、ハイレベルとする。
本実施例の撮像装置においても、N−1行目の画素1110の増幅トランジスタ117に電流を流している期間に、信号RES(N)をローレベルとして、N行目の画素1110の浮遊拡散部FDの電位のリセットを解除している。これにより、実施例2で述べた効果を得ることができる。
また、信号RES(N)がローレベルである期間が、時刻t4から時刻t5までの期間と、時刻t6から時刻t9までの期間とが同じになるように、時刻t4のタイミングを設定している。これにより、N+S信号に含まれるリセットトランジスタ116にトラップされていた電荷に基づく信号の成分は、フォトダイオード114Bの電荷に基づくN+S信号と、フォトダイオード114Aの電荷に基づくN+S信号とで略等しくなる。よって、よって、撮像装置が出力する信号を用いて生成した画像において、同一光量の光がフォトダイオード114A、114Bに入射した場合、フォトダイオード114Aに対応する箇所と、フォトダイオード114Bに対応する箇所との輝度差が生じにくい。
また、本実施例では、実施例2の動作に対し、N行目の画素1110の増幅トランジスタ117に電流を流す期間に先立って、浮遊拡散部FDをリセットする回数を多くしている。これにより、時刻t2に浮遊拡散部FDのリセットを解除することによって、リセットトランジスタ116から浮遊拡散部FDに排出された電荷を、より好適に浮遊拡散部FDから排出することができる。
(実施例4)
本実施例は、上述した各実施例の撮像装置を有する撮像システムに関する。
撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図9に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
図9に例示した撮像システムは、レンズの保護のためのバリア1501、被写体の光学像を撮像装置1504に結像させるレンズ1502、レンズ1502を通過する光量を可変にするための絞り1503を有する。レンズ1502、絞り1503は撮像装置1504に光を集光する光学系である。また、図9に例示した撮像システムは撮像装置1504より出力される出力信号の処理を行う出力信号処理部1505を有する。出力信号処理部1505は必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
図9に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部1506、外部コンピュータ等と通信する為の外部インターフェース部1507を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体1509、記録媒体1509に記録または読み出しを行うための記録媒体制御インターフェース部1508を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1510、撮像装置1504と出力信号処理部1505に各種タイミング信号を出力するタイミング供給部1511を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置1504と、撮像装置1504から出力された出力信号を処理する出力信号処理部1505とを有すればよい。
以上のように、本実施例の撮像システムは、撮像装置1504を適用して撮像動作を行うことが可能である。
なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。
100 撮像装置
110 画素アレイ
111 画素
113 垂直出力線
114 フォトダイオード
116 リセットトランジスタ
117 増幅トランジスタ
118 選択トランジスタ
120 増幅回路
125 電流源
140 垂直走査回路

Claims (19)

  1. 複数行に配された複数の画素と、出力線とを有し、
    前記複数の画素の各々は、光電変換部と、浮遊拡散部と、前記光電変換部の電荷を前記浮遊拡散部に転送する転送トランジスタと、前記浮遊拡散部の電位に基づく信号を前記出力線に出力する増幅トランジスタと、前記浮遊拡散部に接続され、前記浮遊拡散部のリセットを制御するリセットトランジスタを有する撮像装置の駆動方法であって、
    前記複数のうちの第1の行に配された第1の画素から前記出力線に信号を読み出す前の期間に第1の動作を行い、
    前記第1の画素から前記出力線に信号を読み出す期間に第2の動作を行い、
    前記第1の動作は、前記第1の画素の前記光電変換部による前記電荷の蓄積が開始されたタイミングから、前記第1の画素に先立って信号が読み出される前記第1の行とは別の行に配された画素からの前記出力線への信号の読み出しを開始するタイミングまでの第1の期間に渡って前記第1の画素の前記リセットトランジスタをオンの状態とした後、前記第1の画素の前記リセットトランジスタをオフの状態とする動作であり、
    前記第2の動作は、前記リセットトランジスタを第2の期間に渡ってオンの状態とする動作であり、
    前記第1の期間が前記第2の期間よりも長いことを特徴とする撮像装置の駆動方法。
  2. 前記第1の期間に、前記第1の画素の前記光電変換部のリセットを行うことを特徴とする請求項1に記載の撮像装置の駆動方法。
  3. 前記第1の画素の前記光電変換部のリセットが解除されてから、前記光電変換部は少なくとも前記第1の動作を終了するまでの期間、入射光によって電荷を生成することを特徴とする請求項2に記載の撮像装置の駆動方法。
  4. 記撮像装置は前記複数の画素を行単位で走査する走査回路をさらに有し、
    少なくとも、前記走査回路による前記複数行に渡る走査の開始から前記第1の期間の終了までの期間に渡って、前記第1の画素の前記リセットトランジスタはオンの状態にあることを特徴とする請求項1〜3のいずれか1項に記載の撮像装置の駆動方法。
  5. 前記第1の画素が、前記複数行のうち、前記走査回路が最後に走査する行であることを特徴とする請求項4に記載の撮像装置の駆動方法。
  6. 前記第1の画素が、前記複数行のうち、前記走査回路が最初に走査する行であることを特徴とする請求項4に記載の撮像装置の駆動方法。
  7. 前記第2の動作の後、前記第1の画素において、前記転送トランジスタがオンすることによって前記光電変換部の電荷が前記浮遊拡散部に転送されることを特徴とする請求項1〜6のいずれか1項に記載の撮像装置の駆動方法。
  8. 前記第1の画素は、前記増幅トランジスタと前記出力線との接続を制御する選択トランジスタをさらに有し、
    前記第1の画素から前記出力線に信号を読み出す前の期間は、前記選択トランジスタがオフの状態にある期間であって、
    前記第1の画素から前記出力線に信号を読み出す期間は、前記選択トランジスタがオンの状態にある期間であることを特徴とする請求項1〜7のいずれか1項に記載の撮像装置の駆動方法。
  9. 前記第1の画素から前記出力線に信号を読み出す前の期間は、前記第1の画素から前記出力線に信号を読み出す期間に比べて、前記増幅トランジスタに流れる電流量が少ない期間であることを特徴とする請求項1〜8のいずれか1項に記載の撮像装置の駆動方法。
  10. 前記第1の画素から前記出力線に信号を読み出す前の期間は、前記増幅トランジスタがオフの状態にある期間であって、
    前記第1の画素から前記出力線に信号を読み出す期間は、前記増幅トランジスタがオンの状態にある期間であることを特徴とする請求項9に記載の撮像装置の駆動方法。
  11. 前記複数の画素の各々は、容量素子と接続トランジスタとを有し、
    前記接続トランジスタが、前記容量素子と前記浮遊拡散部との接続と非接続とを切り替える接続トランジスタであることを特徴とする請求項1〜10のいずれか1項に記載の撮像装置の駆動方法。
  12. 前記第1の画素から前記出力線に信号を読み出した後、前記複数の画素のうちの第2の画素から前記出力線に信号を読み出し、
    前記第1の画素から前記出力線に信号を読み出す期間に、前記第2の画素の前記リセットトランジスタをオンの状態とし、
    前記第2の画素から前記出力線に信号を読み出す期間に先立って、前記第2の画素の前記リセットトランジスタをオフの状態とし、
    前記第2の画素から前記出力線に信号を読み出す期間に、前記第2の画素の前記リセットトランジスタを再びオンの状態とすることを特徴とする請求項1〜11のいずれか1項に記載の撮像装置の駆動方法。
  13. 前記第2の画素において、前記リセットトランジスタがオンしていることによって前記浮遊拡散部の電位をリセットしている期間に、前記転送トランジスタがオンすることによって前記光電変換部がリセットされ、前記転送トランジスタがオフすることによって、前記光電変換部の前記電荷の蓄積が行われ、
    前記転送トランジスタが前記オフしたタイミングから、前記第2の画素から前記出力線に信号を読み出す期間に先だって、前記リセットトランジスタがオフすることによって前記第2の画素の前記浮遊拡散部の電位のリセットが解除されるタイミングまでに渡って、前記リセットトランジスタがオンし続けることによって、第2の画素の前記浮遊拡散部がリセットされ続けていることを特徴とする請求項12に記載の撮像装置の駆動方法。
  14. 前記複数の画素の各々は、第2の光電変換部と、前記第2の光電変換部の電荷を前記浮遊拡散部に転送する第2の転送トランジスタとをさらに有し、
    前記第2の画素から前記出力線に信号を読み出す期間に先だって、前記第2の画素の前記リセットトランジスタをオフする第1動作の後、前記第2の画素において、
    前記リセットトランジスタをオンし、さらに前記リセットトランジスタをオフする第2動作と、
    前記転送トランジスタが、前記光電変換部の前記電荷を前記浮遊拡散部に転送する第3動作と、
    前記リセットトランジスタをオンし、さらに前記リセットトランジスタをオフする第4動作と、
    前記第2の転送トランジスタが、前記第2の光電変換部の前記電荷を前記浮遊拡散部に転送する第5動作とが順に行われ、
    前記第2動作の終了から前記第3動作の開始までの期間の長さと、前記第4動作の終了から前記第5動作の開始までの期間の長さとが略等しいことを特徴とする請求項12または13に記載の撮像装置の駆動方法。
  15. 前記第1の画素から前記出力線に信号を読み出す期間は、前記第1の画素の前記増幅トランジスタの方が、前記第2の画素の前記増幅トランジスタよりも多く電流が流れる期間であり、
    前記第2の画素から前記出力線に信号を読み出す期間は、前記第2の画素の前記増幅トランジスタの方が、前記第1の画素の前記増幅トランジスタよりも多く電流が流れる期間であることを特徴とする請求項1214のいずれか1項に記載の撮像装置の駆動方法。
  16. 前記第1の画素から前記出力線に信号を読み出す期間の終了から、前記第2の画素から前記出力線に信号を読み出す期間の開始までの間に、他のすべての画素の前記増幅トランジスタに流れる電流が、前記第1の画素から前記出力線に信号を読み出す期間における前記第1の画素の前記増幅トランジスタと、前記第2の画素から前記出力線に信号を読み出す期間における前記第2の画素の前記増幅トランジスタの両方よりも少ないことを特徴とする請求項15に記載の撮像装置の駆動方法。
  17. 複数行に配された複数の画素と、出力線とを有し、
    前記複数の画素の各々は、光電変換部と、浮遊拡散部と、前記光電変換部の電荷を前記浮遊拡散部に転送する転送トランジスタと、前記浮遊拡散部の電位に基づく信号を前記出力線に出力する増幅トランジスタと、前記浮遊拡散部に接続され、前記浮遊拡散部のリセットを制御するリセットトランジスタを有し、
    さらに、前記出力線を介して、前記増幅トランジスタに電流を流す電流源を有する撮像装置の駆動方法であって、
    前記複数の画素のうちの第1の行に配された第1の画素の前記増幅トランジスタに流れる電流量が相対的に少ない期間において第1の動作を行い、
    前記複数の画素のうちの第1の画素の前記増幅トランジスタに流れる電流量が相対的に多い期間において第2の動作を行い、
    前記第1の動作は、前記第1の画素の前記光電変換部による前記電荷の蓄積が開始されたタイミングから、前記第1の画素に先立って信号が読み出される前記第1の行とは別の行に配された画素からの前記出力線への信号の読み出しを開始するタイミングまでの第1の期間に渡って前記第1の画素の前記リセットトランジスタをオンの状態とした後、前記第1の画素の前記リセットトランジスタをオフの状態とする動作であり、
    前記第2の動作は、前記リセットトランジスタを第2の期間に渡ってオンの状態とする動作であり、
    前記第1の期間が前記第2の期間よりも長いことを特徴とする撮像装置の駆動方法。
  18. 複数行に配された複数の画素と、出力線と、制御部とを有し、
    前記複数の画素の各々は、光電変換部と、浮遊拡散部と、前記光電変換部の電荷を前記浮遊拡散部に転送する転送トランジスタと、前記浮遊拡散部の電位に基づく信号を前記出力線に出力する増幅トランジスタと、前記浮遊拡散部に接続されたリセットトランジスタとを有し、前記リセットトランジスタが、前記浮遊拡散部のリセットを制御するリセットトランジスタである撮像装置であって、
    前記制御部は、
    前記複数の画素のうちの第1の行に配された第1の画素から前記出力線に信号を読み出す前に第1の制御を行い、
    前記第1の画素から前記出力線に信号を読み出す期間に第2の制御を行い、
    前記第1の制御は、前記第1の画素の前記光電変換部による前記電荷の蓄積が開始されたタイミングから、前記第1の画素に先立って信号が読み出される前記第1の行とは別の行に配された画素からの前記出力線への信号の読み出しを開始するタイミングまでの第1の期間に渡って前記第1の画素の前記リセットトランジスタをオンの状態とした後、前記第1の画素の前記リセットトランジスタをオフの状態にする制御であり、
    前記第2の制御は、前記リセットトランジスタを第2の期間に渡ってオンの状態にする制御であり、
    前記第1の期間が前記第2の期間よりも長いことを特徴とする撮像装置。
  19. 請求項18に記載の撮像装置と、
    前記撮像装置が出力する信号を用いて画像を生成する信号処理部とを有することを特徴とする撮像システム。
JP2015229177A 2015-11-24 2015-11-24 撮像装置の駆動方法、撮像装置、撮像システム Active JP6765805B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015229177A JP6765805B2 (ja) 2015-11-24 2015-11-24 撮像装置の駆動方法、撮像装置、撮像システム
US15/357,656 US10009561B2 (en) 2015-11-24 2016-11-21 Driving method of imaging apparatus, imaging apparatus, and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015229177A JP6765805B2 (ja) 2015-11-24 2015-11-24 撮像装置の駆動方法、撮像装置、撮像システム

Publications (3)

Publication Number Publication Date
JP2017098756A JP2017098756A (ja) 2017-06-01
JP2017098756A5 JP2017098756A5 (ja) 2018-12-27
JP6765805B2 true JP6765805B2 (ja) 2020-10-07

Family

ID=58721417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015229177A Active JP6765805B2 (ja) 2015-11-24 2015-11-24 撮像装置の駆動方法、撮像装置、撮像システム

Country Status (2)

Country Link
US (1) US10009561B2 (ja)
JP (1) JP6765805B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7330770B2 (ja) * 2019-06-07 2023-08-22 キヤノン株式会社 光電変換装置、光電変換装置の駆動方法、光電変換システム、移動体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089017B2 (ja) 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP2008177357A (ja) 2007-01-18 2008-07-31 Nikon Corp 固体撮像素子
US7969494B2 (en) * 2007-05-21 2011-06-28 Aptina Imaging Corporation Imager and system utilizing pixel with internal reset control and method of operating same
JP2011124700A (ja) * 2009-12-09 2011-06-23 Canon Inc 撮像装置、その駆動制御方法、及びその駆動制御プログラム、並びに記録媒体
JP2012175259A (ja) 2011-02-18 2012-09-10 Olympus Corp 固体撮像装置
JP5885403B2 (ja) * 2011-06-08 2016-03-15 キヤノン株式会社 撮像装置
JP5871496B2 (ja) * 2011-06-24 2016-03-01 キヤノン株式会社 撮像装置及びその駆動方法
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP2014209696A (ja) 2012-07-23 2014-11-06 ソニー株式会社 固体撮像装置、信号読み出し方法、および電子機器
JP5555336B2 (ja) 2013-01-28 2014-07-23 キヤノン株式会社 固体撮像装置
JP2015095846A (ja) * 2013-11-13 2015-05-18 パナソニックIpマネジメント株式会社 固体撮像装置の駆動方法及び撮像装置
CN110233978B (zh) * 2014-02-07 2022-03-11 拉姆伯斯公司 馈通补偿图像传感器

Also Published As

Publication number Publication date
US20170150075A1 (en) 2017-05-25
JP2017098756A (ja) 2017-06-01
US10009561B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
JP4058459B1 (ja) 撮像装置及び撮像システム
JP5868065B2 (ja) 撮像装置
JP4929075B2 (ja) 固体撮像装置およびその駆動方法、撮像装置
JP2008219391A (ja) 光電変換装置およびそれを用いた撮像システム
JP2009152845A (ja) 光電変換装置、及び光電変換装置を用いた撮像システム
US20160198109A1 (en) Image capturing apparatus and control method thereof, and storage medium
JP6445866B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP6650779B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP6525747B2 (ja) 撮像装置、撮像システム
JP5764784B2 (ja) 固体撮像装置
US20150288903A1 (en) Solid-state image sensor, image capturing apparatus and control method thereof, and storage medium
JP6634035B2 (ja) 撮像素子及び撮像装置
JP6600202B2 (ja) 撮像装置、撮像システム及び撮像装置の駆動方法
JP2009290523A (ja) 固体撮像素子およびカメラシステム
JP7339779B2 (ja) 撮像装置
US9743030B2 (en) Driving method for image pickup apparatus, and image pickup apparatus
JP6574653B2 (ja) 撮像装置及び撮像システム
JP6765805B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
JP6021466B2 (ja) 固体撮像素子、駆動方法、および電子装置
JP6700740B2 (ja) 撮像装置
JP2009171027A (ja) 撮像装置
US9906750B2 (en) Image pickup device driving method, image pickup device, and image pickup system using reset cancellation
JP6257348B2 (ja) 固体撮像装置、撮像システム及び複写機
JP2008042347A (ja) 撮像素子及びその制御方法、及び撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200916

R151 Written notification of patent or utility model registration

Ref document number: 6765805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151