JP6700740B2 - 撮像装置 - Google Patents

Description

本発明は、複数の画素群を有する撮像装置において、各画素群ごとにまとめて信号を読み出す構成に関するものである。

撮像面に、撮像用画素行からなる画素群と焦点検出用画素行からなる画素群とを設けて、それぞれの信号を読み出す撮像装置が知られている。特許文献１には、このような撮像装置として、焦点検出用画素行を飛び越して、撮像用画素行の走査をまとめて行い、その後焦点検出用画素行の走査をまとめて行う撮像装置が記載されている。

特開２０１０−０７４２４３号公報

特許文献１に記載された撮像装置において、焦点検出用画素行は、撮像用画素行に隣り合って配されている。そして、１フレームの画像を得る際に、焦点検出用画素行を飛び越して撮像用画素行を順次走査した後、焦点検出用画素行を順次走査する。通常の撮像装置では、隣り合って配される画素行は順次走査されるため、それぞれの画素行の電荷蓄積期間は重なりをもつ。これに対し、特許文献１に記載された走査を行なうと、隣り合って配される撮像用画素行と焦点検出用画素行とで電荷蓄積期間が重ならない。この場合、例えば、撮像用画素行と焦点検出用画素行のうちの一方の画素行の電荷蓄積期間の際には、他方の画素行は電荷蓄積期間にはない。このような状態で、撮像用画素行および焦点検出用画素行の画素に光が照射されていると、他方の画素行の画素には信号に用いられない電荷が発生することになる。このような場合には、一方の画素行の画素に、他方の画素行の画素から電荷がもれこみ、この電荷に起因したノイズが生じる恐れがあった。

本発明は上記課題に鑑み、隣り合って配される二つの画素行において、互いの電荷蓄積期間が重ならない際に、電荷の漏れこみによるノイズを低減させることを可能とする撮像装置を提供することを目的とする。

本発明の撮像装置は、光電変換部を有する画素が行列状に複数配された画素部を有し、電子シャッタ動作により各画素の電荷蓄積期間が制御され、前記電荷蓄積期間に生じた電荷に基づく信号を、画素行を順次走査することで出力する撮像装置であって、前記画素部は、複数の第１画素行を有する第１画素群と、各々が、前記第１画素行に隣り合って配された、複数の第２画素行を有する第２画素群と、を有し、隣り合って配された前記第１画素行と前記第２画素行の各々の電荷蓄積期間は、一方の画素行に含まれる各光電変換部の電荷蓄積期間が終了した後に他方の画素行に含まれる各光電変換部の電荷蓄積期間が開始するように制御され、前記第１画素群の複数の前記第１画素行を順次走査した後に前記第２画素群の複数の第２画素行を順次走査することで、前記複数の第１画素行の信号と前記複数の第２画素行の信号が出力され、隣り合って配された前記第１画素行と前記第２画素行のうち、当該第２画素行の前記電荷蓄積期間の終了から、当該第１画素行の画素からの信号が出力される出力期間が終了する前までの間の少なくとも一部の期間に、前記第２画素行の画素の前記光電変換部に蓄積された電荷をリセットすることを特徴とする。

隣り合って配される二つの画素行において、互いの電荷蓄積期間が重ならない場合の電荷の漏れこみによるノイズ低減が可能となる。

撮像装置のブロック図 画素の回路図 画素部の説明図 読出しシーケンス図 課題を説明するための駆動タイミング図 実施例１の駆動タイミング図 実施例２の駆動タイミング図 実施例３の駆動タイミング図 実施例４の駆動タイミング図 実施例５の駆動タイミング図 実施例６の駆動タイミング図 実施例６におけるＦＤの電位変動図

以下、本発明の実施形態における固体撮像装置について、図面を参照しながら説明する。図面において、同様な機能を有する要素には同一の符号を付し、重複した説明は省略する。

（実施例１）
図１〜図６を用いて本実施例の撮像装置１０を説明する。図１、２で説明する撮像装置の構成は他の実施例にも適用することができる。

図１に本実施例の撮像装置１０のブロック図を示す。撮像装置１０は、画素部１００、駆動パルス生成部１６０、垂直走査回路１２０、信号線１１５、列回路１４０、水平走査回路１５０、出力部１７０を有している。

画素部１００は、光を電荷信号へ変換し、変換した電気信号を出力する画素１０１を複数有している。複数の画素１０１は行列状に配されている。

駆動パルス生成部１６０は制御パルスを生成し、垂直走査回路１２０は駆動パルス生成部１６０からの制御パルスを受け、各画素行Ｖ１〜Ｖｎに駆動パルスを供給する。ここで供給される駆動パルスは、後述する転送トランジスタを駆動するｐＴＸ、リセットトランジスタを駆動するｐＲＥＳ、選択トランジスタを駆動するｐＳＥＬである。列回路１４０はＡＤ変換部を有しており、ＡＤ変換部は、単位画素から出力されたアナログ信号である画素信号をデジタル信号に変換する。そして、水平走査回路１５０は、列回路１４０で並列に処理された信号を列ごとに出力部１７０に出力する。なお、列回路１４０は他にアンプ、ノイズ除去回路を有していてもよい。

図２に画素等価回路の一例を示す。本実施形態では、信号電荷を電子とし、各トランジスタはＮ型のトランジスタとして説明する。ただし、信号電荷としてホールを用い、画素のトランジスタとしてＰ型のトランジスタを用いてもよい。

また、等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。

画素１０１は、光電変換部１０３、転送トランジスタ１０４、リセットトランジスタ１０５、増幅トランジスタ１０６、フローティングディフュージョン（以下ＦＤ）１０８、選択トランジスタ１０７を有する。

光電変換部１０３は、入射光量に応じた量の電荷対を光電変換により生じさせ電子を蓄積する。光電変換部１０３には、例えばフォトダイオードが用いられる。

転送トランジスタ１０４は光電変換部１０３で蓄積された電子をＦＤ１０８へ転送する。転送トランジスタ１０４のゲートには駆動パルスｐＴＸが供給され、オン状態、オフ状態が切り替えられる。ＦＤ１０８は、転送トランジスタ１０４により転送された電子を保持する。

増幅トランジスタ１０６は、そのゲートがＦＤ１０８に接続されており、転送トランジスタ１０４によってＦＤ１０８に転送された電子に基づく信号を増幅して出力する。より具体的には、ＦＤ１０８に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ１０６を介して信号線１１５へ出力される。増幅トランジスタ１０６は、不図示の電流源とともにソースフォロア回路を構成している。

リセットトランジスタ１０５は、増幅トランジスタ１０６の入力ノードの電位をリセットする。また、リセットトランジスタ１０５と転送トランジスタ１０４とのそれぞれのオン期間を重ねることにより、光電変換部１０３に蓄積された電荷をリセットする（光電変換部１０３を所定の電位にリセットする）リセット動作が行われる。リセットトランジスタ１０５のゲートには駆動パルスｐＲＥＳが供給され、オン状態、オフ状態が切り替えられる。ただし、ここでは光電変換部１０３をリセットするために転送トランジスタ１０４を介する構成としたが、直接リセットトランジスタ１０５を光電変換部１０３に接続し、光電変換部１０３をリセットする構成としてもよい。

選択トランジスタ１０７は、１つの信号線１１５に対して複数設けられている画素１０１の信号を、１画素ずつもしくは複数画素ずつ出力させる。選択トランジスタ１０７のドレインは、増幅トランジスタ１０６のソースに接続され、選択トランジスタ１０７のソースは信号線１１５に接続されている。

本実施例の構成に代えて、選択トランジスタ１０７を増幅トランジスタ１０６のドレインと、電源電圧が供給されている電源配線との間に設けてもよい。選択トランジスタ１０７は、増幅トランジスタ１０６と信号線１１５との電気的導通を制御するように配されればよい。選択トランジスタ１０７のゲートには、駆動パルスｐＳＥＬが供給され、選択トランジスタ１０７のオン状態、オフ状態が切り替えられる。

なお、選択トランジスタ１０７を設けずに、増幅トランジスタ１０６のソースと信号線１１５を接続し、増幅トランジスタ１０６のドレインもしくは増幅トランジスタ１０６のゲートの電位を切り替えることにより、選択状態、非選択状態を切り替えてもよい。これらは、以下の各実施例においても同様である。

次に図３を用いて画素部１００に配された複数の画素行Ｖ１〜Ｖｎの配置について説明する。ここでは、１２行の画素行（Ｖ１からＶ１２）について説明する。画素部１００には、画像を取得するための画素が行として配された第１画素行（以下、撮像用画素行）２０１と、焦点検出用の信号を取得するための画素が行として配された第２画素行（以下、焦点検出用画素行）２０２とが配されている。画像を取得するための画素が撮像用画素であり、焦点検出用の信号を取得するための画素が焦点用画素である。これらの画素行はそれぞれ複数配されており、複数の撮像用画素行２０１は第１画素群（以下、撮像用画素群）を構成し、複数の焦点検出用画素行２０２は第２画素群（以下、焦点検出用画素群）を構成する。本実施例では、図３に示すように、焦点検出用画素行２０２は撮像用画素行２０１に隣り合って配されている。また、本実施例では、焦点検出用画素行の数が撮像用画素行の数よりも少なく、２つの焦点検出用画素行（Ｖ４とＶ８）の間に複数の撮像用画素行（Ｖ５からＶ７）が配されている。

図３において、３つの画素行Ｖ４、Ｖ８、Ｖ１２は焦点検出用画素行であり、他の画素行は撮像用画素行である。撮像用画素行は撮像用画素を含んで構成され、焦点検出用画素行は焦点検出用画素を含んで構成されている。撮像用画素行は撮像用画素だけでなく他の用途の画素（例えば焦点検出用画素）を含んでいてもよいが、この場合には撮像用画素の数が他の用途の画素の数よりも多い。同様に、焦点検出用画素行は焦点検出用画素だけでなく他の用途の画素（例えば撮像用画素）を含んでいてもよいが、この場合には焦点検出用画素の数が他の用途の画素の数よりも多い。

ここで、１つの焦点検出用画素は、１つのマイクロレンズに対応して、光電変換部が複数の領域に分割された構成（あるいは１つのマイクロレンズに対応して複数の光電変換部を設けた構成）や、光電変換部の一部が遮光された構成を用いることができる。これらの焦点検出用の画素の信号を用いて周知の位相差検出型の焦点検出を行なうことができる。

図４は図３で示した各画素群の信号読出しシーケンスを示す図である。図４において、縦方向に画素行の番号を示し、横方向は時間を示している。画素行は平面視においてこの番号の順に配置されている。本実施例では、画素部１００は電子シャッタ動作によって電荷蓄積期間Ｔｓが制御される。本実施例では、１つの画素または１つの画素行について見ると、画素の光電変換部のリセットによって電荷蓄積期間を開始し、所定期間経過後、光電変換部の電荷を転送することで電荷蓄積期間を終了する。

複数の撮像用画素行の各々の電荷蓄積期間は、各撮像用画素行の画素の光電変換部に蓄積された電荷を１行毎に順次リセットすることで開始する。そして複数の撮像用画素行の各々の電荷蓄積期間は、各撮像用画素行の画素の光電変換部に蓄積された電荷を１行毎に順次転送することで終了する。

一方、複数の焦点検出用画素行の各々の電荷蓄積期間は、各焦点検出用画素行の画素の光電変換部に蓄積された電荷を１行毎に順次リセットすることで開始する。そして、複数の焦点検出用画素行の各々の電荷蓄積期間は、各焦点検出用画素行の画素の光電変換部に蓄積された電荷を１行毎に順次転送することで終了する。

電荷蓄積期間が終了した後、、複数の画素行を１行毎に順次走査して、電荷蓄積期間に光電変換部に生じた電荷に基づく信号を各画素行ごとに順次信号線１１５へ出力する。以下では、所定画素行の電荷蓄積期間が終了した時点から信号線１１５への所定画素行の各々の光電変換部に生じた電荷に基づく信号の出力が終了した時点までの期間を出力期間Ｔｏｐと呼ぶ。図４の矢印の始点と終点とで示す期間は、各行における電荷蓄積期間Ｔｓと出力期間Ｔｏｐとを合わせた期間を示している。

図４では、画素部１００を構成する全画素行の電荷蓄積期間の開始から出力期間の終了までを含む期間を１つのフレーム期間としている。そして、フレーム期間が複数連続している場合に、各フレーム期間を第１フレーム期間ＦＲ１、第２フレーム期間ＦＲ２としてあらわしており、図４ではＦＲ３以降は省略している。

第１フレーム期間内（ＦＲ１内）には、第１期間Ｓ１と第２期間Ｓ２が設けられており、第２フレーム期間内（ＦＲ２内）には、第３期間Ｓ３と第４期間Ｓ４が設けられている。第１期間Ｓ１及び第３期間Ｓ３は焦点検出用画素行２０２を飛び越して撮像用画素群の読み出し動作を行う期間である。また、第２期間Ｓ２及び第４期間Ｓ４は第１期間Ｓ１及び第３期間Ｓ３で読み出し動作が行われなかった焦点検出用画素群の読出し動作を行う期間である。そして、このようなフレーム期間を所定期間繰り返して行うことで動画撮影が可能となる。

ここで説明する読出し動作は、所定の画素行の蓄積期間Ｔｓの開始（より詳細にはリセット期間Ｔｒｅｓの開始）から出力期間Ｔｏｐの終了までの期間の動作を指す。したがって、図４の例では、１つのフレーム期間は、画素部１００を構成する全ての画素行の蓄積期間Ｔｓ（より詳細にはリセット期間Ｔｒｅｓの開始）の開始から出力期間Ｔｏｐの終了までの期間である。そして、第１期間Ｓ１及び第３期間Ｓ３は、複数の第１画素行の蓄積期間Ｔｓ（より詳細にはリセット期間Ｔｒｅｓの開始）の開始から出力期間Ｔｏｐの終了までの期間である。同様に、第２期間Ｓ２及び第４期間Ｓ４は、複数の第２画素行の蓄積期間Ｔｓ（より詳細にはリセット期間Ｔｒｅｓの開始）の開始から出力期間Ｔｏｐの終了までの期間である。

次に、まず、図５を用いて、図４に示した画素行の信号読み出しシーケンスのうち、撮像用画素行２０１と焦点検出用画素行２０２が隣り合って配されている部分（図４のＶ３からＶ５の画素行）を抜き出し、本実施例の課題を説明する。図５の縦方向にはＶ３からＶ５の各画素行の駆動パルスを示しており、横方向に時間の経過を示している。水平同期パルスにより水平走査期間ＨＤが設定される。そして、水平走査期間ＨＤにその水平走査期間ＨＤに撮像装置から信号が読み出される画素１０１の選択トランジスタがオン状態となる。

図５において、各駆動パルスがハイレベルの期間において各トランジスタがオン状態となる。また、各トランジスタの駆動パルスにおいて、実線で示された期間には、その画素行の各トランジスタに垂直走査回路１２０から各駆動パルス（ｐＲＥＳ、ｐＴＸ、ｐＳＥＬ）が供給されている。破線で示された期間は垂直走査回路１２０から各信号が供給されておらず、各制御配線の電位が寄生容量によって保持されていることを意味する。ただし、破線で示された部分においても、垂直走査回路１２０から駆動パルスが供給されていてもよい。

まず、時刻ｔ０において、水平同期パルスにより、第１水平走査期間ＨＤ１が開始する。この時、画素行Ｖ３の駆動パルスｐＲＥＳ３及び駆動パルスｐＴＸ３がハイレベルになる。次に時刻ｔ１において、駆動パルスｐＲＥＳ３および駆動パルスｐＴＸ３がローレベルとなる。これにより光電変換部１０３がリセットされ、画素行Ｖ３を構成する各画素の光電変換部１０３における電荷蓄積期間Ｔｓが開始する。即ち、時刻ｔ１は画素行Ｖ３の電荷蓄積期間Ｔｓの開始時刻である。

期間ｔ０‐ｔ１までが光電変換部１０３のリセット動作が行われるリセット期間Ｔｒｅｓとよぶ。ここでは図示していないが、第１水平走査期間ＨＤ１の一部の期間において水平走査回路１５０により、所定の画素行（例えば図４の画素行Ｖ１）の画素の信号が撮像装置外へ読み出される場合がある。そして時刻ｔ２に第１水平走査期間ＨＤ１が終了する。

時刻ｔ３に第２水平走査期間ＨＤ２が開始する。この時、画素行Ｖ５の駆動パルスｐＲＥＳ５及び駆動パルスｐＴＸ５がハイレベルになる。次に時刻ｔ４において、駆動パルスｐＲＥＳ５および駆動パルスｐＴＸ５がローレベルとなる。これにより光電変換部１０３がリセットされ、画素行Ｖ５の画素の光電変換部における電荷蓄積期間Ｔｓが開始する。即ち、時刻ｔ４は画素行Ｖ５の電荷蓄積期間Ｔｓの開始時刻である。そして、時刻ｔ５に第２水平走査期間ＨＤ２が終了する。

時刻ｔ６に第３水平走査期間ＨＤ３が開始し、画素行Ｖ３の駆動パルスｐＳＥＬ３およびｐＲＥＳ３がハイレベルになる。そして、時刻ｔ７に、ｐＲＥＳ３がローレベルとなる。駆動パルスｐＳＥＬ３がハイレベルになることで、選択トランジスタ１０７がオン状態となる。また駆動パルスｐＲＥＳ３がハイレベルになることでＦＤがリセットされる。

このため、期間ｔ７‐ｔ８には、画素行Ｖ３のノイズ信号が信号線１１５に出力されていることになる。

時刻ｔ８に駆動パルスｐＴＸ３がハイレベルとなり、時刻ｔ９に駆動パルスｐＴＸ３がローレベルとなる。この動作により光電変換部１０３に蓄積された電荷がＦＤ１０８に転送される。時刻ｔ１から時刻ｔ９までの期間ｔ１−１９が画素行Ｖ３の電荷蓄積期間Ｔｓとなる。

そして時刻ｔ１０に駆動パルスｐＳＥＬがローレベルになりオフ状態となり、第３水平走査期間ＨＤ３が終了する。

このため、時刻ｔ９から時刻ｔ１０までの期間ｔ９−ｔ１０には、電荷蓄積期間Ｔｓに画素行Ｖ３の各画素を構成する光電変換部で生じた電荷に基づく信号が信号線１１５に出力されていることになる。ここで、期間ｔ９−ｔ１０を出力期間Ｔｏｐとよぶ。

なお列回路１４０もしくは不図示のＣＤＳ回路（相関２重サンプリング回路）により、期間ｔ７−ｔ８に出力した信号と、期間ｔ９−ｔ１０に出力した信号との差分処理を行なうことでノイズを除去した信号を取得することができる。

また、電荷蓄積期間Ｔｓが終了した時刻ｔ９から画素行Ｖ３の第２フレーム期間のリセット動作の開始である時刻ｔ１９までの期間は、画素行Ｖ３の光電変換部１０３に電荷が蓄積され得る状態となる。しかし、この期間に画素行Ｖ３の各光電変換部１０３に蓄積された電荷は画素行Ｖ３から出力する信号に用いないため、この期間を、画素行Ｖ３を構成する画素の無効期間Ｔｎｕとよぶ。

なお、画素行Ｖ３のリセット期間Ｔｒｅｓの後、次の水平走査期間である第２水平走査期間ＨＤ２で画素行Ｖ５の電荷蓄積動作が開始される（第２水平走査期間ＨＤ２に、画素行Ｖ５のリセット期間Ｔｒｅｓが行われる）。

そして、第１期間Ｓ１（撮像用画素群の読み出し動作の期間）が終了すると、時刻ｔ１４から第２期間Ｓ２（焦点検出用画素群の読出し動作の期間）が開始される。第２期間Ｓ２では、図５を用いて説明した第１期間Ｓ１に行われる撮像用画素群の読出し動作と同様の動作を、焦点検出用画素群（複数の焦点検出用画素行Ｖ４、Ｖ８、Ｖ１２）に対して行う。

この例では、撮像用画素行（Ｖ３、Ｖ５、Ｖ７、Ｖ９、Ｖ１１）と焦点検出用画素行（Ｖ４、Ｖ８、Ｖ１２）は隣り合うように配されている。そして、隣り合って配された撮像用画素行と焦点検出用画素行の各々の電荷蓄積期間は、一方の画素行に含まれる各光電変換部の電荷蓄積期間が終了した後に他方の画素行に含まれる各光電変換部の電荷蓄積期間が開始するように制御されている。 このような画素部１００の信号読み出しシーケンスを行なうと、例えば、第１期間Ｓ１において、画素行Ｖ４から画素行Ｖ４と隣り合うように配された画素行Ｖ３およびＶ５に電荷の漏れこみが生じる。そのため、画素行Ｖ４と隣り合うように配された画素行（Ｖ３、Ｖ５）から信号線１１５に出力される信号にノイズなどの望まない影響を与えるおそれがある。

尚、この影響は、図４の様に、複数の撮像用画素行の中（第１画素群の中）で最後に読出し動作が行われる（或いは最後に電荷蓄積期間Ｔｓが開始される）画素行Ｖ１１と、複数の焦点検出用画素行の中（第２画素群の中）で最初に読出し動作が行われる（或いは最初に電荷蓄積期間Ｔｓが開始される）焦点検出用画素行Ｖ４との間に、撮像用画素行のうちの他の撮像用画素行（Ｖ５からＶ１０）が配されている場合に、より大きくなる。上記した影響は、特に高輝度な被写体を撮像した場合や、電荷蓄積期間Ｔｓに対して無効期間Ｔｎｕが長い場合等、光電変換部１０３の電荷蓄積可能な電荷量に対して、受光量が過大な時に発生することが多い。上記現象は、電子シャッター動作によって各画素の電荷蓄積期間を制御する場合に発生することが多い。しかしながら、高輝度な被写体を撮像した場合などのように、上記影響は電子シャッター動作を行う場合にのみ生じ得るものではない。

図４および図５に示したように、第１期間Ｓ１において、画素行Ｖ４（焦点検出用画素行）は無効期間Ｔｎｕとなる。そのため、画素行（焦点検出用画素行）Ｖ４と隣り合う画素行（撮像用画素行）Ｖ３とＶ５の読出し動作を行う際に、画素行Ｖ４の画素から、画素行Ｖ３とＶ５の画素に電荷が漏れこみ、画素行Ｖ３とＶ５から読みだされる信号に臨まない影響を与えてしまう場合がある。

次に図６に本実施例の駆動タイミングを示す。図５の駆動タイミングとの違いは、画素行Ｖ３の出力期間Ｔｏｐの間（出力期間Ｔｏｐが終了する前迄）に、画素行Ｖ３に隣合う画素行Ｖ４の画素に対してリセットを行なう点である。つまり、図６の例は、隣り合う２つの画素行（Ｖ３とＶ４又はＶ４とＶ５）のうち、一方の画素行の電荷蓄積期間の開始から出力期間Ｔｏｐが終了する前迄に、他方の画素行の各光電変換部のリセットを行っている。

具体的には、以下の３つの動作のうち少なくとも１つを行なうことが本実施例の特徴となる。

まず１つ目は、画素行Ｖ３の出力期間Ｔｏｐ（期間ｔ９−ｔ１０）の間（出力期間Ｔｏｐが終了する前迄）に、画素行Ｖ４の光電変換部をリセットする動作である。具体的には、駆動パルスｐＲＥＳ４およびｐＴＸ４をハイレベルにしている。これにより画素行Ｖ４から画素行Ｖ３への電荷の漏れこみを低減させることが可能となる。特に画素行Ｖ３の出力期間においては、画素行Ｖ３を構成する各画素１０１から信号線１１５へ出力される信号はＦＤ１０８に転送された電荷に依存する。このため、上記リセット動作により、画素行Ｖ４の光電変換部から画素行Ｖ３のＦＤへの電荷の漏れ込みを低減することを可能にしている。

２つ目は、画素行Ｖ５の出力期間Ｔｏｐ（期間ｔ１２‐ｔ１３）の間（出力期間Ｔｏｐが終了する前迄）に、画素行Ｖ４の光電変換部をリセットする動作である（不図示）。具体的には、期間ｔ１２−ｔ１３に駆動パルスｐＲＥＳ４およびｐＴＸ４をハイレベルにする。これにより、画素行Ｖ４から画素行Ｖ５への電荷の漏れこみを低減することが可能となる。

３つ目は、画素行Ｖ４の出力期間Ｔｏｐ（期間ｔ１７‐ｔ１８）の間（出力期間Ｔｏｐが終了する前迄）に、画素行Ｖ３、Ｖ５のうち少なくとも一方の画素行の光電変換部をリセットする動作である。具体的には、期間ｔ１７−ｔ１８に駆動パルスｐＲＥＳ３およびｐＴＸ３もしくはｐＲＥＳ５及びｐＴＸ５をハイレベルにする。これにより、画素行Ｖ３、Ｖ５のうち少なくとも一方から画素行Ｖ３への電荷の漏れこみを低減することが可能となる。

ここで、１つ目の動作と２つ目の動作とを比較した場合には、先に読出し動作を行う画素行Ｖ３の出力期間に画素行Ｖ４のリセットを行った方がよい。これにより隣り合う画素行Ｖ３、Ｖ５の両方に上記した効果を生じさせることができるためである。これは以下の実施例においても同様である。

更に、上述の３つの動作を全て行ってもよいが、より好ましくは１つ目の動作のみを行なうのがよい。なぜならば、焦点検出用画素から出力される信号は撮像用画素から出力される信号に比べて精度が求められないためであり、２つ目の動作よりも１つ目の動作がよいのは、上述したとおりである。

本実施例のリセット動作は、画素行Ｖ４と同じ第２期間Ｓ２に読出し動作が行われるＶ８、Ｖ１２にも適用可能である。

また、第１期間Ｓ１および第３期間Ｓ３において読出し動作を行う画素群を撮像用画素群、第２期間Ｓ２および第４期間Ｓ４において読出し動作を行う画素群を焦点検出用画素群としたが、逆であってもよい。即ち、１つのフレーム期間内に設けられている第１期間と第２期間の前後関係についてはどちらが先でもよく、第１期間Ｓ１の前または後に第２期間Ｓ２を設けることができる。

そして、本実施例では、撮像用画素群の読出し動作を行った後に焦点検出用画素群の読出し動作をを行っているが、この順番に限定されるものではないではない。例えば、一方の画素群の読出し動作を複数回繰り返した後にもう一方の画素群の読出し動作を行ってもよい。この場合は、例えば、１フレーム期間は第１期間Ｓ１の後に再度第１期間Ｓ１が行われ、その後に、第２期間Ｓ２が行われることになる。

さらに、本実施例では、画素部１００を構成する画素を撮像用画素と焦点検出用画素とした例を示したが、撮像用画素または焦点検出用画素のどちらかのみの場合でも本実施例で説明した効果を奏する。例えば、画素部１００を複数の撮像用画素行のみで構成し、第１期間Ｓ１では一部の画素行を除く残りの画素行の読出し動作を行い、第２期間Ｓ２では上記一部の画素行の読出し動作を行う場合にも本実施例のリセット動作を行うことで上述した効果を奏する。

本実施例によれば、ある画素行の出力期間Ｔｏｐに、当該画素行の隣に位置する画素行が無効期間Ｔｎｕであった際に、上記ある画素行から信号線に出力される信号にノイズなどの影響を与えることを低減することが可能となる。

（実施例２）
図７を用いて本実施例の撮像装置を説明する。

図７に示した本実施例の駆動タイミングと実施例１で示した図６の駆動タイミングとの違いは、リセットを行なうタイミングである。本実施例においては、撮像用画素行の電荷蓄積期間を開始するリセット動作と同時に、当該撮像用画素行と隣り合う、焦点検出用画素行Ｖ４の光電変換部をリセットする。具体的には撮像用画素行Ｖ３のリセット期間Ｔｒｅｓである期間ｔ０‐ｔ１に、焦点検出用画素行Ｖ４の駆動パルスｐＲＥＳ４およびｐＴＸ４をハイレベルにする。

これにより画素行Ｖ３の電荷蓄積期間Ｔｓの開始と画素行Ｖ４の無効期間Ｔｎｕの開始を揃えることが可能となる。そのため撮像用画素行Ｖ３の電荷蓄積期間Ｔｓに、画素行Ｖ３に画素行Ｖ４から電荷が漏れこむ可能性を低減させることができる。

また、画素行Ｖ４の電荷蓄積期間Ｔｓを開始するリセット動作と同時に、撮像用画素行Ｖ３、Ｖ５の少なくとも一方をリセットすることもできる。具体的には図７に示したように、画素行Ｖ４のリセット期間Ｔｒｅｓ（期間ｔ１４‐ｔ１５）に撮像用画素行Ｖ３、Ｖ５のリセットを行なえばよい。

本実施例によれば、実施例１と同様の効果を得ることができる。さらに、本実施例では、画素行Ｖ４に隣接する画素行Ｖ３の制御信号ｐＴＸ３、ｐＲＥＳ３もしくは画素行Ｖ５の制御信号ｐＴＸ５、ｐＲＥＳ５を画素行Ｖ４の制御信号ｐＴＸ４，ｐＲＥＳ４に利用する。これにより駆動パルス生成部１６０が新たな制御信号を生成する必要がなくなる。

（実施例３）
図８を用いて本実施例の撮像装置を説明する。図８に示した本実施例の駆動タイミングと実施例１で示した図６の駆動タイミングとの違いは、撮像用画素行Ｖ３の電荷蓄積期間Ｔｓ（期間ｔ１‐ｔ９）に、焦点検出用画素行Ｖ４の光電変換部のリセットを行なう点である。本実施例によっても、焦点検出用画素行Ｖ４の画素から撮像用画素行Ｖ３の画素への電荷の漏れ込みを低減できる。また上述の実施例と同様に、焦点検出用画素行の電荷蓄積期間Ｔｓ（期間ｔ１５−ｔ１７）において、撮像用画素行Ｖ３，Ｖ５の光電変換部のリセットを行なってもよい。尚、焦点検出用画素行の電荷蓄積期間Ｔｓにおける撮像用画素行Ｖ３と撮像用画素行Ｖ５のそれぞれの画素行の光電変換部のリセットは、同時に行うことが好ましい。

本実施例においても上述の実施例と同様の効果を得ることができる。

（実施例４）
図９を用いて本実施例の撮像装置を説明する。

図９に示した本実施例の駆動タイミングと実施例１で示した図６の駆動タイミングとの違いは、リセットを行なうタイミングにある。具体的には、焦点検出用画素行Ｖ４の出力期間Ｔｏｐの終了時刻ｔ１８から撮像用画素行Ｖ３のリセット期間Ｔｒｅｓの開始時刻ｔ１９までの少なくとも一部の期間に画素行Ｖ４の光電変換部のリセットを行なう点である。本実施例によっても、焦点検出用画素行Ｖ４の画素から撮像用画素行Ｖ３の画素への電荷の漏れ込みを低減できる。また、撮像用画素行Ｖ３の出力期間Ｔｏｐの終了である時刻ｔ１０から焦点検出用画素行Ｖ４のリセット期間Ｔｒｅｓの開始である時刻ｔ１４までの少なくとも一部の期間に画素行Ｖ３の光電変換部のリセットを行なってもよい。さらには、撮像用画素行Ｖ５の出力期間Ｔｏｐの終了である時刻ｔ１３から焦点検出用画素行Ｖ４のリセット期間Ｔｒｅｓの開始である時刻ｔ１４までの少なくとも一部の期間に画素行Ｖ５の光電変換部のリセットを行なってもよい。

本実施例においても、実施例１と同様の効果を得ることができる。

（実施例５）
図１０を用いて本実施例の撮像装置を説明する。

図１０に示した本実施例の駆動タイミングと実施例１で示した図６の駆動タイミングとの違いは、焦点検出用画素行Ｖ４の電荷蓄積期間Ｔｓと出力期間Ｔｏｐを除くすべての期間に渡って、画素行Ｖ４の光電変換部のリセットをし続ける点である。本実施例によれば、画素行Ｖ４の無効期間Ｔｎｕに発生した電荷の多くはリセットされるため、画素行Ｖ４に隣り合う画素行Ｖ３とＶ５への電荷の漏れ込みは上記実施例に比べて少なくすることができる。

さらに、図１０に示すように、撮像用画素行Ｖ３、Ｖ５に対しても、上記した画素行Ｖ４に対するリセットと同様な動作を行なってもよい。

以上本発明を具体的な実施例を挙げて説明したが本発明は各実施例に限定されることなく、その思想の範囲内で適宜変更、組み合わせすることが可能となる。

実施例１〜４ではそれぞれ異なる期間でのリセットを示しているが、各リセットの期間を適宜組み合わせて実施してもよい。

また、各実施例ではリセット動作を各画素行毎に順次行っているため、電荷蓄積期間が１画素行ずつ異なるローリングシャッタ動作により信号の読出しを行なっている。しかしながら、グローバル電子シャッタ動作でもよい。もしくは複数画素行ごとに電荷蓄積期間が異なる動作としてもよい。

グローバル電子シャッタ動作では、例えば、全ての撮像用画素行の蓄積期間Ｔｓの開始時刻を同一にし、また全ての撮像用画素行の蓄積期間Ｔｓの終了時刻を同一に設定すればよい。また、焦点検出用画素行についても、撮像用画素行の蓄積期間Ｔｓとは異なる期間（重ならない期間）に、全ての焦点検出用画素行の蓄積期間Ｔｓの開始時刻を同一にし、蓄積期間Ｔｓの終了時刻を同一に設定すればよい。

また、上記各実施例では、２つの撮像用画素行（Ｖ３とＶ５）の間に１つの焦点検出用画素行（Ｖ４）を配した例を示したが、２つの撮像用画素行（Ｖ３とＶ５）の間に複数の焦点検出用画素行（Ｖ４）を配することもできる。

さらに、撮像用画素行の少なくともいずれか１つと隣り合っていれば焦点検出用画素行の位置は特に限定されるものではない。例えば、２つの撮像用画素行（Ｖ３とＶ５）の間に配さずに、画素部１００の最も端に、１乃至複数行設ける形態であっても良い。例えば、画素部１００にｎ行の画素行（Ｖ１からＶｎ）が設けられている場合に、画素行Ｖ１およびまたは画素行Ｖｎを焦点検出用の画素行に設定しても良い。さらには、例えば、画素行Ｖ１からＶ５、およびまたは、画素行Ｖｎ−４から画素行Ｖｎ、を焦点検出用の画素行としても良い。また上記各実施例では、各画素群の組み合わせとして撮像用画素群と焦点検出用画素群としたがこれに限られるものではない。たとえば、焦点検出用画素群を、温度を検出するための画素群や、近赤外を検出するための画素群で置き換えてもよい。

（実施例６）
本変形例の駆動タイミングとして例として図７の駆動タイミングの変形例図１１を示す。ここでは例として図７を挙げるが必ずしも図７である必要はない。また、図７の駆動タイミング図と同様の駆動に関しては説明を省略する。

本実施例では、図３に示す撮像用画素行Ｖ１の画素と撮像用画素行Ｖ２の画素とがＦＤ１０８を共有する。撮像用画素行Ｖ３の画素と焦点検出用画素行Ｖ４の画素とがＦＤ１０８を共有する。そして以下の画素行も同様の順に２つの画素でＦＤ１０８を共有している。したがって、複数の撮像画素行のうちの一部は、焦点検出用画素行の画素とＦＤ１０８を共有している。

そして複数の撮像用画素行のうちの他の一部（例えばＶ１）の画素は、撮像画素行の画素どうしでＦＤを共有する。そのほかにも、撮像用画素行のうちの一部の画素が撮像用や焦点検出用以外の画素行の画素とＦＤ１０８を共有する構成であっても良い。

本実施例において、ＦＤ１０８を共有する画素は、リセットトランジスタ１０５と、増幅トランジスタ１０６と、選択トランジスタ１０７を共有する。そのため撮像用画素行Ｖ３と焦点検出用画素行Ｖ４には、駆動パルスｐＳＥＬ３とｐＲＥＳ３を共有する。

第１期間Ｓ１において、撮像用画素行Ｖ３およびＶ４のＦＤ１０８をリセットする駆動パルスｐＲＥＳ３がオフになる時刻ｔ７から、出力期間Ｔｏｐの終了する時刻ｔ１０までの期間ｔ７−ｔ１０においては、駆動パルスｐＴＸ３をオンにし、駆動パルスｐＴＸ４をオフにする。これにより焦点検出用画素行Ｖ３の信号のみをＦＤ１０８に出力する。

これにより、撮像用画素行Ｖ３のノイズ信号の出力時や撮像用画素行Ｖ３の信号の出力時に焦点検出用画素行Ｖ４の信号が混合することを抑制する。ここでは例として第１期間を用いて説明したが。第２期間Ｓ２においては、期間ｔ２２−ｔ１８において、駆動パルスｐＴＸ３をオフにすることで同様の効果が得られる。

もし第１期間Ｓ１において駆動パルスｐＴＸ４をオンからオフにする時刻が、信号が出力される出力期間に最も近いＦＤ１０８のリセット動作を終了する時刻ｔ７と同じ時刻である場合には、転送トランジスタ１０３のゲートとＦＤ１０８とのカップリング容量や、転送トランジスタ１０３をオフする際の戻り電荷により、ＦＤ１０８の電位が変動し、ノイズとなる恐れがある。

そこで、第１期間Ｓ１において駆動パルスｐＴＸ４をオフにする期間ｔ７−ｔ１０の開始時刻を時刻ｔ７よりも前にするほうがよい。

好ましくは、各画素行の一部の画素からの信号が出力される出力期間に最も近いＦＤ１０８のリセット動作を終了する時刻ｔ７を含む水平走査期間ＨＤ３では駆動パルスｐＴＸ４をオンからオフにする動作を行わない。この場合、例えば水平走査期間ＨＤ１やＨＤ２など水平走査期間ＨＤ３よりも前の水平走査期間で駆動パルスｐＴＸ４をオンからオフにする動作を行う。これにより、ＦＤの電位が変位することによって生じるノイズを抑制することができる。

なお、第２期間Ｓ２においては、駆動パルスｐＴＸ３をオフにする期間ｔ２２−ｔ１８の開始時刻を時刻ｔ２２よりも前にするほうがよい。好ましくは各画素行の一部の画素からの信号が出力される出力期間に最も近いＦＤ１０８のリセット動作を終了する時刻ｔ２２を含む水平走査期間ＨＤ１０では駆動パルスｐＴＸ３をオンからオフにする動作を行わない。この場合、例えば水平走査期間ＨＤ８やＨＤ９など水平走査期間ＨＤ１０よりも前の水平走査期間でｐＴＸ３をオンからオフにする動作を行う。

あるいは、ＦＤの容量が３ｆＦ〜６ｆＦの場合に図１２に示すように第１期間Ｓ１においては、期間ｔ７−ｔ１０の開始時刻を時刻ｔ７から９μｓｅｃ以上前にする方がよい。つまり、時刻ｔ７から９μｓｅｃ以上前から時刻ｔ１０までは駆動パルスｐＴＸ４をオンからオフにする動作を行わない。同様に第２期間Ｓ２においては、期間ｔ２２−ｔ１８の開始時刻を時刻ｔ２２から９μｓｅｃ以上前にするほうがよい。つまり、時刻ｔ２２から９μｓｅｃ以上前から時刻ｔ１８までは駆動パルスｐＴＸ３をオンからオフにする動作を行わない。

このような構成によれば、ｐＴＸ４もしくはｐＴＸ３をオフにすることで生じるＦＤ１０８の電位変動が、抑制される。これにより、出力された信号に含まれるｋＴＣノイズを抑制することができる。

１０ 撮像装置
１００ 画素部
１０１ 画素

Claims (17)

1. 光電変換部を有する画素が行列状に複数配された画素部を有し、
   電子シャッタ動作により各画素の電荷蓄積期間が制御され、前記電荷蓄積期間に生じた電荷に基づく信号を、画素行を順次走査することで出力する撮像装置であって、
   前記画素部は、
   複数の第１画素行を有する第１画素群と、
   各々が、前記第１画素行に隣り合って配された、複数の第２画素行を有する第２画素群と、を有し、
   前記第１画素行は、撮像の信号を取得する画素を含んで構成され、前記第２画素行は焦点検出の信号を取得する画素を含んで構成され、
   隣り合って配された前記第１画素行と前記第２画素行の各々の電荷蓄積期間は、一方の画素行に含まれる各光電変換部の電荷蓄積期間が終了した後に他方の画素行に含まれる各光電変換部の電荷蓄積期間が開始するように制御され、
   前記第１画素群の複数の前記第１画素行を順次走査した後に前記第２画素群の複数の第２画素行を順次走査することで、前記複数の第１画素行の信号と前記複数の第２画素行の信号が出力され、
   隣り合って配された前記第１画素行と前記第２画素行のうち、当該第２画素行の前記電荷蓄積期間の終了から、当該第１画素行の画素からの信号が出力される出力期間が終了する前までの間の少なくとも一部の期間に、前記第２画素行の画素の前記光電変換部に蓄積された電荷をリセットすることを特徴とする撮像装置。
2. 前記複数の第１画素行の前記電荷蓄積期間は、
   各第１画素行の画素の前記光電変換部に蓄積された電荷を行毎に順次リセットすることで開始され、各第１画素行の画素の光電変換部に蓄積された電荷を行毎に順次転送することで終了され、
   前記複数の第２画素行の前記電荷蓄積期間は、
   各第２画素行の画素の前記光電変換部に蓄積された電荷を行毎に順次リセットすることで開始され、各第２画素行の画素の光電変換部に蓄積された電荷を行毎に順次転送することで終了されることを特徴とする請求項１に記載の撮像装置。
3. 前記第１画素行の前記電荷蓄積期間を開始するリセット動作と同時に、当該第１画素行に隣り合う前記第２画素行の画素の光電変換部のリセットを行うことを特徴とする請求項２に記載の撮像装置。
4. 前記第１画素行の前記電荷蓄積期間の終了から、前記第１画素行の前記出力期間の終了までの少なくとも一部の期間に、当該第１画素行に隣り合う第２画素行の画素の光電変換部をリセットすることを特徴とする請求項２または３に記載の撮像装置。
5. 前記第１画素行の前記電荷蓄積期間の一部の期間に、当該第１画素行に隣り合う前記第２画素行の画素の光電変換部をリセットすることを特徴とする請求項２乃至４のいずれか１項に記載の撮像装置。
6. 前記第１画素行の前記出力期間の終了から、当該第１画素行に隣り合う前記第２画素行の前記電荷蓄積期間の開始までの間に、当該第２画素行の画素の光電変換部をリセットすることを特徴とする請求項２乃至５のいずれか１項に記載の撮像装置。
7. 前記第２画素行は、当該第２画素行の前記電荷蓄積期間および前記出力期間を除く期間において、当該第２画素行の画素の光電変換部をリセットしつづけることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記電子シャッタ動作が、ローリングシャッタ動作であることを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
9. 光電変換部を有する画素を各々が複数有する画素行を複数配した撮像装置であって、
   前記複数の画素行は、複数の第１画素行からなる第１画素群と複数の第２画素行からなる第２画素群とを含み、
   前記複数の第１画素行のうちの少なくとも１つの画素行と隣り合うように前記複数の第２画素行のうちの１つの画素行が配されており、
   前記第１画素群と前記第２画素群は、前記第１画素群の各光電変換部での電荷蓄積期間を終了した後に、前記第２画素群の各光電変換部での電荷蓄積期間を開始するように制御され、
   前記複数の第１画素行のうちの前記少なくとも１つの画素行の各光電変換部での電荷蓄積期間を開始するために当該画素行の各光電変換部をリセットすると同時に、当該画素行と隣り合うように配された前記複数の第２画素行のうちの１つの画素行の各光電変換部をリセットすることを特徴とする撮像装置。
10. 光電変換部を有する画素を各々が複数有する画素行を複数配した撮像装置であって、
    前記複数の画素行は、複数の第１画素行と、前記第１画素行の数よりも少ない複数の第２画素行とを含み、
    前記第２画素行は、前記第１画素行と隣り合うように配され、
    １つのフレーム期間内に、前記第１画素行の各光電変換部での電荷の蓄積の開始から前記第１画素行の各光電変換部での蓄積が終了する迄の第１の期間と、前記第２画素行の各光電変換部での電荷の蓄積の開始から前記第２画素行の各光電変換部での蓄積が終了する迄の第２の期間とが、前記第１の期間が終了した後に前記第２の期間が開始されるように制御され、
    前記第１の期間が開始された後であって、前記第１画素行からの信号の読出しを終えるよりも前に、前記第２画素行の各光電変換部をリセットすることを特徴とする撮像装置。
11. 前記第１の期間の全てに渡って、前記第２画素行の各光電変換部をリセットすることを特徴とする請求項１０に記載の撮像装置。
12. 前記複数の第２画素行の各々の隣に、前記複数の第１画素行のうちのいずれか１つの画素行が配されていることを特徴とする請求項１０または１１に記載の撮像装置。
13. 前記１つのフレーム期間内において、前記複数の第１画素行の中で最後に電荷の蓄積が開始される画素行と、前記複数の第２画素行の中で最初に電荷の蓄積が開始される画素行との間に、前記複数の第１画素行のうちの他の画素行が配されていることを特徴とする請求項１２に記載の撮像装置。
14. 前記複数の第２画素行のうちの一つの画素行と他の画素行との間に、前記複数の第１画素行のうちの少なくとも一部の画素行が配されていることを特徴とする請求項９または１３に記載の撮像装置。
15. 前記複数の第１画素行は、１行毎に順次、各光電変換部での電荷の蓄積が開始され、前記複数の第２画素行は、１行毎に順次、各光電変換部での電荷の蓄積が開始されることを特徴とする請求項１４に記載の撮像装置。
16. 前記複数の画素の各々は、フローティングディフュージョンを有し、
    前記複数の第１画素行のうちの一部の画素は、前記複数の第２画素行の一部の画素とフローティングディフュージョンを共有することを特徴とする請求項９に記載の撮像装置。
17. 前記フローティングディフュージョンを共有する前記第１画素行のうちの一部の画素と前記第２画素行の一部の画素において、
    当該第１画素行の一部の画素からの信号が出力される出力期間に最も近い前記フローティングディフュージョンのリセット動作の終了から前記出力期間が終了する期間までに、当該第２画素行の一部の画素の前記フローティングディフュージョンへの電荷の転送を行わないことを特徴とする請求項１６に記載の撮像装置。

Images