JP6112960B2

JP6112960B2 - 光電変換装置

Info

Publication number: JP6112960B2
Application number: JP2013098499A
Authority: JP
Inventors: 享裕黒田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-05-08
Filing date: 2013-05-08
Publication date: 2017-04-12
Anticipated expiration: 2033-05-08
Also published as: US9485444B2; US20140333812A1; JP2014220642A

Description

本発明は、デジタルスチルカメラやビデオカメラ等に用いられる光電変換装置に関する。

光電変換装置の高機能化及び高画質化の要求に伴い、画素の電荷電圧変換部同士をスイッチで接続することにより、光電変換部に蓄積された電荷を混合する技術が開示されている（例えば、特許文献１参照）。特許文献１には、電子スチルカメラやビデオカメラにおいて、非混合の画素信号を撮像用信号として用い、混合した画素信号を自動露光制御に利用する技術が開示されている。

また、特許文献２には、各画素間に加算スイッチを設けた画素群を複数設け、各画素群同士を接続スイッチを用いて加算する構成が開示されている。

特開２００９−３３３１６号公報特開２００３−１８４６５号公報

特許文献１は、信号読み出しの高速化という観点で更に検討する余地がある。また、特許文献２は、各列で共通化される画素の数は等しくなっている。このような構成だと、異なる列毎に加算数の異なる信号を得ることが困難となる。

本発明の目的は、信号の読み出しを高速化しつつ、列毎に加算数の異なる信号を読み出すことができる光電変換装置を提供することである。

本発明の光電変換装置は、光電変換部と前記光電変換部で生じた信号を読み出す信号読み出し部とを有する画素が２次元状に配列された光電変換装置であって、第１の方向に沿って配列された複数の画素を有する第１の画素群と、前記第１の方向に沿って配列された複数の画素を含む第２の画素群と、前記第１の画素群に含まれる複数の画素の出力ノード間を電気的に接続する第１の接続部と、前記第２の画素群に含まれる複数の画素の出力ノード間を電気的に接続する第２の接続部と、を有し、前記第１の接続部により電気的に接続され得る出力ノードの数と、前記第２の接続部により電気的に接続され得る出力ノードの数とが異なることを特徴とする。

本発明によれば、信号の読み出しを高速化しつつ、列毎に加算数の異なる信号を読み出すことができる光電変換装置を提供することが可能となる。

光電変換装置の構成例を示す図である。光電変換装置の出力信号と映像同期信号のタイミング図である。図１の画素部の構成例を示す図である。図３の画素部の構成例を説明するための等価回路図である。図４の画素部の信号読み出しを説明するためのタイミング図である。図４の画素部の混合信号読み出しを説明するためのタイミング図である。図１の画素部の別の構成例を示す図である。図１の画素部の別の構成例を示す図である。図１の画素部の別の構成例を示す図である。図１の画素部の別の構成例を示す図である。図１の画素部の別の構成例を示す図である。図１１の画素部の構成例を説明するための等価回路図である。図１２の画素部の信号読み出しを説明するためのタイミング図である。図１２の画素部の混合信号読み出しを説明するタイミング図である。図１の画素部の別の構成例を示す構成図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による光電変換装置１の構成例を示す図である。光電変換装置１は、画素部２、画素制御部３、ＣＤＳ（Correlated Double Sampling）回路４、水平走査回路５、及び出力アンプ６を有する。画素部２は、光電変換部を有する複数の画素が２次元状（２次元行列状）に配置されている。画素制御部３は、画素部２の光電変換部の電荷の読み出し、混合、リセットの制御を行う。ＣＤＳ回路４は、複数の単位ＣＤＳ回路を含む。各単位ＣＤＳ回路は、画素部２の１つの画素列又は複数の画素列毎に配置され、画素制御部３によって読み出された信号をＣＤＳ処理する。具体的には、ＣＤＳ回路４は、各画素からのリセットレベルと信号レベルとの差、あるいは信号を読み出す経路が有するオフセットを含むリセットレベルと信号レベルとの差を出力する。これにより、画素毎のばらつき等による固定パターンノイズとリセットノイズが除去される。なお、リセットレベルと信号レベルとの差分は、出力アンプ６で行っても良く、光電変換装置１の外部で行っても良い。水平走査回路５は、ＣＤＳ回路４でＣＤＳ処理された後、各列毎に保持されている信号を時系列に選択する。出力アンプ６は、水平走査回路５により選択された信号を増幅し、出力信号Ｖｏｕｔを出力する。

図２は、図１の光電変換装置１の出力信号Ｖｏｕｔと映像同期信号との関係を示すタイミング図である。図２において、ＶＤは垂直同期信号を示し、時刻ｔ１からｔ５で示される期間が１垂直走査期間である。垂直走査期間のうち、時刻ｔ１からｔ２の期間が垂直ブランキング期間、時刻ｔ２からｔ５の期間が垂直映像期間である。ＨＤは水平同期信号を示し、時刻ｔ２からｔ４で示される期間が１水平走査期間である。水平走査期間のうち、時刻ｔ２からｔ３の期間が水平ブランキング期間、時刻ｔ３からｔ４の期間が水平映像期間である。Ｖｏｕｔは図１の光電変換装置１の出力信号Ｖｏｕｔを模式的に示したものである。画素部２の光電変換部の電荷に基づく信号は、水平ブランキング期間中に画素制御部３により行選択され、画素部２から画素信号として読み出され、ＣＤＳ回路４に出力される。ＣＤＳ回路４に保持された画素信号は、水平映像期間中に水平走査回路５により順次選択され、出力アンプ６で増幅された信号が光電変換装置１の出力信号Ｖｏｕｔとして出力される。

図３は、図１の画素部２及び画素制御部３の構成例を説明するための図である。画素１１１〜１１４、１２１〜１２４、１３１〜１３４、２１１〜２１４、・・・、３３１〜３３４は、２次元行列状に配置されている。単位画素セル１００は、紙面上下方向（第１の方向）に３つ、紙面左右方向（第２の方向）に３つ配置され、画素制御部３により制御される例を示している。ここでは左側に配された画素列を第１の画素群、真ん中の画素列を第２の画素群、右側に配された画素列を第３の画素群とする。単位画素セル１００は、同列の複数行に配置された４個の画素１１１、１１２、１１３及び１１４と、これらに共通に設けられた信号読み出し部１１５とを有する。４個の画素１１１〜１１４は、４行１列の行列配置されている。画素１１１〜１１４は、それぞれ光電変換部１０１と転送部１０２とを有し、転送部１０２を介して共通接続され、更に信号読み出し部１１５に接続されている。転送部１０２は、光電変換部１０１の電荷を信号読み出し部１１５の入力ノードに転送する。信号読み出し部１１５より出力された信号は、垂直信号線１０３を介して、図１に示すＣＤＳ回路４に入力される。画素１１１〜１１４の転送部１０２の制御は、画素制御部３に接続された転送制御線１１、１２、１３及び１４から供給される制御信号により独立に制御され得る。同行に配置された画素１１４、２１４及び３１４等の転送部１０２は、各行の転送制御線１４等に共通接続されている。同列に配置された信号読み出し部１１５、１２５及び１３５からの信号は、各列の垂直信号線１０３等に出力される。２１６、３１６及び３２６は、各々が単位画素セル１００に含まれる画素の出力ノード間を電気的に接続するための接続ユニットである。１６及び２６は、接続ユニット２１６、３１６及び３２６を制御するための接続ユニット制御線であり、接続ユニット２１６及び３１６は、接続ユニット制御線１６に共通接続され、接続ユニット３２６は、接続ユニット制御線２６に接続されている。ここでは左側に配される第１の画素群には接続ユニットが設けられていない。したがって、第１の画素群は、４個の画素の出力ノードが電気的に接続されている。真ん中に配される第２の画素群には１つの接続ユニット２１６が設けられている。接続ユニット２１６により電気的に接続され得る画素の出力ノードの数は最大８個である。そして、右側に配される第３の画素群には２つの接続ユニット３１６、３２６が設けられている。接続ユニット３１６、３２６により電気的に接続され得る画素の出力ノードの数は最大１２個である。つまり画素群毎に接続ユニットにより電気的に接続され得る画素の出力ノードの数が異なっている。このような構成によれば信号の読み出しを高速化しつつ、画素群毎に加算数の異なる信号を読み出すことが可能となる。ここで各画素列に設けられた接続ユニットの総称として接続部と表記する。各画素列の接続部を区別する場合には、第１の接続部、第２の接続部という表現で区別することとする。

図４は、図３の画素部２の構成例を説明するための等価回路図である。図４の１００は、単位画素セルを示し、図３のそれと同等である。図４では、単位画素セル１００は、行方向に３つ、列方向に３つ配置され、画素制御部３により制御される例を示している。画素１１１は、光電変換部１０１及び転送部１０２を有する。光電変換部１０１はフォトダイオード、転送部１０２は電界効果トランジスタで構成され得る。トランジスタ１０２のゲートは、画素制御部３に接続された転送制御線１１と接続されている。フォトダイオード１０１で生じた電荷は、転送制御線１１に適切な電圧を与えることにより、トランジスタ１０２がオンし、フォトダイオード１０１の電荷が浮遊拡散領域に転送される。浮遊拡散領域に対応するノードが画素の出力ノードに対応する。単位画素セル１００は、画素１１１、１１２、１１３及び１１４と、トランジスタ１１７、１１８及び１１９とを有する。トランジスタ１１７は信号読み出し部として機能し得るものであり、画素１１１〜１１４から転送された電荷を電圧信号に変換して出力するための出力トランジスタである。出力トランジスタ１１７のゲートは信号読み出し部の入力ノードとして機能し得る。画素の出力ノードと信号読み出し部の入力ノードとは電気的に接続される。もしくは、電気的に同一ノードとみなすこともできる。トランジスタ１１８は、行選択を行うための行選択トランジスタである。トランジスタ１１９は、画素１１１〜１１４及び浮遊拡散領域を所定の電位にリセットするためのリセットトランジスタである。画素１１１、１１２、１１３及び１１４にそれぞれ対応した浮遊拡散領域を有し、各々の浮遊拡散領域が共通接続され、更にトランジスタ１１７のゲートと接続されている。トランジスタ１１７は、ドレインが電源線１０４、ソースがトランジスタ１１８のドレインに接続されている。トランジスタ１１８のゲートは、画素制御部３に接続された行選択制御線１５に接続される。トランジスタ１１８は、ゲートに印加される電圧によりオン／オフ制御されることで、画素信号出力の行選択を行う。トランジスタ１１８のソースが垂直信号線１０３に接続されている。トランジスタ１１７は、バイアス電流が供給されてソースフォロアとして機能し、浮遊拡散領域に転送された電荷量に応じた画素信号を垂直信号線１０３に出力する。トランジスタ１１９のドレインは、画素制御部３に接続されたリセット線１７に接続され、ソースは浮遊拡散領域に接続されている。更に、トランジスタ１１９のゲートは、画素制御部３に接続されたリセット制御線１８に接続される。トランジスタ１１９は、ゲートに印加される電圧によりオン／オフ制御される。これにより、画素１１１〜１１４及び浮遊拡散領域を所定の電位にリセットすることが可能である。画素制御部３に接続された転送制御線１１〜１４、２１〜２４、３１〜３４には、それぞれ、同行に配置された転送部１０２のトランジスタのゲートが共通接続されている。同様に、画素制御部３に接続された行選択制御線１５、２５及び３５には、それぞれ、同行に配置された選択トランジスタ１１８、１２８及び１３８等が共通接続されている。また、リセット線１７、２７、３７及びリセット制御線１８、２８、３８には、それぞれ、同行に配置されたリセットトランジスタ１１９、１２９及び１３９等が共通接続されている。また、垂直信号線１０３、２０３及び３０３には、それぞれ、同列に配置された行選択トランジスタ１１８、２１８及び３１８等が接続されている。また、電源線１０４、２０４及び３０４には、それぞれ、同列に配置された増幅トランジスタ１１７、２１７及び３１７等が接続されている。

更に、図４におけるトランジスタ２１６、３１６及び３２６は、単位画素セル１００同士を接続するための接続トランジスタである。接続トランジスタは接続ユニットとして機能し得る。接続トランジスタ２１６は、平面レイアウト上、画素２１４が配される領域と画素２２１が配される領域との間の領域に配置されている。同様に、接続トランジスタ３１６は、画素３１４と画素３２１の間に配置されている。接続トランジスタ３２６は、画素３２４と画素３３１の間に配置されている。これにより、複数の単位画素セル１００に含まれる複数の画素の出力ノード間を電気的に接続するように構成されている。接続トランジスタ２１６と３１６のゲートは、画素制御部３に接続された接続制御線１６で共通接続され、接続トランジスタ３２６のゲートは、画素制御部３に接続された接続制御線２６に接続されている。接続トランジスタ２１６、３１６及び３２６は、ゲートに印加される電圧によりオン／オフ制御されることで、複数の単位画素セル１００の画素の出力ノード同士の電気的接続を制御する。

垂直信号線１０３には、画素１１１〜１１４を含む第１の単位画素セル１００、画素１２１〜１２４を含む第２の単位画素セル１００、及び画素１３１〜１３４を含む単位画素セル１００が接続される。垂直信号線２０３には、画素２１１〜２１４を含む第３の単位画素セル１００、画素２２１〜２２４を含む第４の単位画素セル１００、及び画素２３１〜２３４を含む単位画素セル１００が接続される。垂直信号線３０３には、第５の画素３１１〜３１４を含む単位画素セル１００、画素３２１〜３２４を含む第６の単位画素セル１００、及び画素３３１〜３３４を含む第７の単位画素セル１００が接続される。接続ユニット２１６は、接続制御線１６の信号に応じて、画素２１１〜２１４を含む単位画素セル１００及び画素２２１〜２２４を含む単位画素セル１００を接続する。接続ユニット３１６は、接続制御線１６の信号に応じて、画素３１１〜３１４を含む単位画素セル１００及び画素３２１〜３２４を含む単位画素セル１００を接続する。接続ユニット２１６及び３１６は、同一の接続制御線１６の信号に応じて接続を行う。接続ユニット３２６は、接続制御線２６の信号に応じて、画素３２１〜３２４を含む単位画素セル１００及び画素３３１〜３３４を含む単位画素セル１００を接続する。

画素１１１〜１１４を含む単位画素セル１００は、複数（４個）の画素１１１〜１１４と、トランジスタ１１７〜１１９とを有する。４個の画素１１１〜１１４は、それぞれ、第１の光電変換部１０１と第１の転送部１０２とを有する。第１の転送部１０２は、第１の光電変換部１０１の電荷を浮遊拡散領域に転送する。トランジスタ１１７〜１１９は、図３の第１の信号読み出し部１１５に対応し、浮遊拡散領域の電荷に基づく電圧を第１の信号線１０３に出力する。第１のリセットトランジスタ１１９は、第１の光電変換部１０１及び浮遊拡散領域の電位をリセットするためのトランジスタである。第１の増幅トランジスタ１１７は、ゲートが浮遊拡散領域に接続される。第１の選択トランジスタ１１８は、第１の増幅トランジスタ１１７のソースと第１の信号線１０３との間に接続される。以上、画素１１１〜１１４を含む単位画素セル１００の構成を例に説明したが、画素１２１〜１２４を含む単位画素セル１００、画素１３１〜１３４を含む単位画素セル１００、画素２１１〜２１４を含む単位画素セル１００等も同様の構成を有する。

画素１２１〜１２４を含む第２の単位画素セル１００は、４個の画素１２１〜１２４内の４個の第２の光電変換部１０１及び４個の第２の転送部１０２と、１個の第２の信号読み出し部１２５（図３）とを有し、第１の信号線１０３に接続される。第２の信号読み出し部１２５は、第２のリセットトランジスタ１２９と第２の増幅トランジスタ１２７と第２の選択トランジスタ１２８とを有する。第２の増幅トランジスタ１２７のゲートは、浮遊拡散領域に接続される。画素２１１〜２１４を含む第３の単位画素セル１００は、４個の画素２１１〜２１４内の４個の第３の光電変換部１０１及び４個の第３の転送部１０２と、１個の第３の信号読み出し部２１５（図３）とを有し、第２の信号線２０３に接続される。第３の信号読み出し部２１５は、第３のリセットトランジスタ２１９と第３の増幅トランジスタ２１７と第３の選択トランジスタ２１８とを有する。第３の増幅トランジスタ２１７のゲートは、浮遊拡散領域に接続される。画素２２１〜２２４を含む第４の単位画素セル１００は、４個の画素２２１〜２２４内の４個の第４の光電変換部１０１及び４個の第４の転送部１０２と、１個の第４の信号読み出し部２２５（図３）とを有し、第２の信号線２０３に接続される。第４の信号読み出し部２２５は、第４のリセットトランジスタ２２９と第４の増幅トランジスタ２２７と第４の選択トランジスタ２２８とを有する。第４の増幅トランジスタ２２７のゲートは、浮遊拡散領域に接続される。画素３１１〜３１４を含む第５の単位画素セル１００は、４個の画素３１１〜３１４内の４個の第５の光電変換部１０１及び４個の第５の転送部１０２と、１個の第５の信号読み出し部３１５（図３）とを有し、第３の信号線３０３に接続される。第５の信号読み出し部３１５は、第５のリセットトランジスタ３１９と第５の増幅トランジスタ３１７と第５の選択トランジスタ３１８とを有する。第５の増幅トランジスタ３１７のゲートは、浮遊拡散領域に接続される。画素３２１〜３２４を含む第６の単位画素セル１００は、４個の画素３２１〜３２４内の４個の第６の光電変換部１０１及び４個の第６の転送部１０２と、１個の第６の信号読み出し部３２５（図３）とを有し、第３の信号線３０３に接続される。第６の信号読み出し部３２５は、第６のリセットトランジスタ３２９と第６の増幅トランジスタ３２７と第６の選択トランジスタ３２８とを有する。第６の増幅トランジスタ３２７のゲートは、浮遊拡散領域に接続される。画素３３１〜３３４を含む第７の単位画素セル１００は、４個の画素３３１〜３３４内の４個の第７の光電変換部１０１及び４個の第７の転送部１０２と、１個の第７の信号読み出し部３３５（図３）とを有し、第３の信号線３０３に接続される。第７の信号読み出し部３３５は、第７のリセットトランジスタ３３９と第７の増幅トランジスタ３３７と第７の選択トランジスタ３３８とを有する。第７の増幅トランジスタ３３７のゲートは、浮遊拡散領域に接続される。接続ユニット２１６は、画素２１１〜２１４を含む第３の単位画素セル１００の浮遊拡散領域及び画素２２１〜２２４を含む第４の単位画素セル１００の浮遊拡散領域を接続する。接続ユニット３１６は、画素３１１〜３１４を含む第５の単位画素セル１００の浮遊拡散領域及び画素３２１〜３２４を含む第６の単位画素セル１００の浮遊拡散領域を接続する。第３の接続ユニット３２６は、画素３２１〜３２４を含む第６の単位画素セル１００の浮遊拡散領域及び画素３３１〜３３４を含む第７の単位画素セル１００の浮遊拡散領域を接続する。

図５は、図４の画素部２の信号読み出しを説明するための１水平ブランキング期間のタイミング図である。図５において、信号名と併記されている番号は、図４における制御線の番号と対応している。例えば、１５ＳＥＬ１は、図４の行選択制御線１５に印加されるパルス名を示している。図５のタイミング図は、単位画素セル１００を構成する４画素からの画素信号をＣＤＳ回路４に読み出す全画素信号読み出しの例である。図４の画素行１〜４行目は画素信号の読み出しを行い、画素行５〜８行目は蓄積動作を行い、画素行９〜１２行目は画素リセットを行う、ローリングシャッター動作の一例を示している。

時刻ｔ１において、リセット制御線１８のパルスＲＥＳ１がハイレベルとなると、リセットトランジスタ１１９、２１９及び３１９がオンとなり、１〜４行目の画素の浮遊拡散領域がリセット線１７から供給される電位にリセットされる。時刻ｔ２では、行選択制御線１５のパルスＳＥＬ１がハイレベルとなると、行選択トランジスタ１１８、２１８及び３１８がオンとなり、出力トランジスタ１１７、２１７及び３１７のソースが垂直信号線１０３、２０３及び３０３とそれぞれ電気的に接続される。次に、時刻ｔ３では、転送制御線１１のパルスＴＸ１１がハイレベルとなると、画素１１１、２１１及び３１１のトランジスタ１０２がオンすることにより、フォトダイオード１０１の電荷が浮遊拡散領域に転送される。この時、垂直信号線１０３、２０３及び３０３には、出力トランジスタ１１７、２１７及び３１７により、転送電荷に応じた電圧信号が出力される。更に、時刻ｔ４では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ５では、リセット制御線１８のパルスＲＥＳ１がハイレベルになると、１〜４行目の画素の浮遊拡散領域が再びリセットされる。引き続き、時刻ｔ６では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。その後、時刻ｔ７では、転送制御線１２のパルスＴＸ１２がハイレベルとなると、画素１１２、２１２及び３１２の信号が、垂直信号線１０３、２０３及び３０３にそれぞれ出力される。同様にして、時刻ｔ８では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ９では、リセット制御線１８のパルスＲＥＳ１がハイレベルになると、１〜４行目の画素の浮遊拡散領域が再びリセットされる。次に、時刻ｔ１０では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。次に、時刻ｔ１１では、転送制御線１３のパルスＴＸ１３がハイレベルとなると、画素１１３、２１３及び３１３の信号が垂直信号線１０３、２０３及び３０３にそれぞれ出力される。同様に、時刻ｔ１２では、リセット制御線１８のパルスＲＥＳ１がハイレベルにし、時刻ｔ１３では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。次に、時刻ｔ１４では、転送制御線１４のパルスＴＸ１４がハイレベルとなると、画素１１４、２１４及び３１４の信号が、垂直信号線１０３、２０３及び３０３に出力される。更に、時刻ｔ１５では、リセット制御線１８のパルスＲＥＳ１がハイレベルになり、１〜４行目の画素の浮遊拡散領域のリセットを行う。時刻ｔ１６では、リセット制御線３８のパルスＲＥＳ３をハイレベルにした後、転送制御線３１〜３４のパルスＴＸ３１〜ＴＸ３４をハイレベルにすることで、９〜１２行目のフォトダイオードのリセットが行われる。時刻ｔ３、ｔ７、ｔ１１及びｔ１４で垂直信号線１０３、２０３及び３０３に出力された画素信号は、図１のＣＤＳ回路４に出力される。

図６は、１水平ブランキング期間において、図４の画素部２の信号を混合して読み出す場合を示したタイミング図である。１列目は単位画素セル１００において２画素からの混合信号、２列目は２つの単位画素セル１００間での４画素からの混合信号、３列目は３つの単位画素セル１００間での６画素からの混合信号を出力する。図６における信号名は、図５と同様である。

時刻ｔ０において、接続制御線１６のパルスＣＯＮ１及び接続制御線２６のパルスＣＯＮ２がハイレベルとなると、接続トランジスタ２１６、３１６及び３２６がオンとなる。すると、各接続トランジスタ２１６、３１６及び３２６が接続されている単位画素セル１００の画素の出力ノード同士が電気的に接続される。時刻ｔ１では、リセット制御線１８，２８，３８のパルスＲＥＳ１〜ＲＥＳ３がハイレベルとなり、１〜１２行目の不純物拡散領域がリセットされる。時刻ｔ２では、行選択制御線１５のパルスＳＥＬ１をハイレベルとし、行選択トランジスタ１１８、２１８及び３１８をオンにする。その後、時刻ｔ３では、転送制御線１１、１３、２１、２３、３１及び３３のパルスＴＸ１１、ＴＸ１３、ＴＸ２１、ＴＸ２３、ＴＸ３１及びＴＸ３３がハイレベルとなると、１〜１２行目のうち奇数行画素の電荷転送が行われる。この時、垂直信号線１０３には、画素１１１と１１３の混合信号が出力される。垂直信号線２０３には、画素２１１、２１３、２２１及び２２３の混合信号が出力される。垂直信号線３０３には、画素３１１、３１３、３２１、３２３、３３１及び３３３の混合信号が出力される。時刻ｔ４では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ５では、リセット制御線１８，２８，３８のパルスＲＥＳ１〜ＲＥＳ３がハイレベルになると、１〜１２行目の画素の不純物拡散領域が再びリセットされる。引き続き、時刻ｔ６では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。その後、時刻ｔ７では、転送制御線１２、１４、２２、２４、３２及び３４のパルスＴＸ１２、ＴＸ１４、ＴＸ２２、ＴＸ２４、ＴＸ３２、及びＴＸ３４がハイレベルとなると、１〜１２行目のうち偶数行画素の電荷転送が行われる。この時、垂直信号線１０３には、画素１１２と１１４の混合信号が出力される。垂直信号線２０３には、画素２１２、２１４、２２２及び２２４の混合信号が出力される。垂直信号線３０３には、画素３１２、３１４、３２２、３２４、３３２及び３３４の混合信号が出力される。時刻ｔ３及びｔ７において、垂直信号線１０３、２０３及び３０３に出力された画素信号は、図１のＣＤＳ回路４に出力される。光電変換装置１は、１列目は２画素混合信号、２列目は４画素混合信号、３列目は６画素混合信号を出力することが可能である。

本実施形態によれば、垂直信号線１０３には、画素１１１〜１１４を含む単位画素セル１００の浮遊拡散領域の電荷に基づく電圧が出力される。それと同時に、垂直信号線２０３には、画素２１１〜２１４を含む単位画素セル１００の浮遊拡散領域の電荷及び画素２２１〜２２４を含む単位画素セル１００の浮遊拡散領域の電荷が加算された電荷に基づく電圧が出力される。それと同時に、垂直信号線３０３には、画素３１１〜３１４を含む単位画素セル１００、画素３２１〜３２４を含む単位画素セル１００及び画素３３１〜３３４を含む単位画素セル１００の浮遊拡散領域の電荷が加算された電荷に基づく電圧が出力される。１水平期間中に、信号が混合される光電変換部の数が異なる信号が同時に出力される。このため、各列毎に解像度の異なる信号を高速で出力することができる。したがって、輝度に応じた適切な画素信号を得るための読み出し回数を減らすことができ、自動露光制御を高速化することが可能である。

（第２の実施形態）
図７は、本発明の第２の実施形態による画素部２（図１）の構成例を示す図である。図７において、図３と同じ番号で示される部位は、図３のそれと同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。図７では、図３の１列目と同じ構成をなす画素群２００が１列目及び２列目に配置され、図３の２列目と同じ構成をなす画素群２０１が３列目及び４列目に配置され、図３の３列目と同じ構成をなす画素群２０２が５列目及び６列目に配置されている。

本実施形態によれば、上述した画素群２００〜２０２が２列単位で配置されている。そのため、Ｒ（赤）、Ｇ（緑）、Ｂ（青）ベイヤー配列のカラーフィルタを具備する場合に適している。例えば、画素１１１、１１３が赤フィルター、画素１１２、１１４、２１１、２１３が緑フィルター、画素２１２、２１４が青フィルターに対応している場合は、図６のタイミングに基づき、ベイヤー配列となる同一色画素の信号の混合が可能である。すなわち、接続ユニット２１６、３１６及び３２６は、それぞれ、同一色の信号の電荷を加算する。

（第３の実施形態）
図８は、本発明の第３の実施形態による画素部２（図１）の構成例を示す図である。図８において、図３と同じ番号で示される部位は、図３のそれと同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。図８では、ダミーユニット１１６、１２６及び２２６を更に備えている点が、図３と異なる。ダミーユニット１１６は、画素１１１〜１１４を含む単位画素セル１００と画素１２１〜１２４を含む単位画素セル１００との間に設けられる。ダミーユニット１２６は、画素１２１〜１２４を含む単位画素セル１００と画素１３１〜１３４を含む単位画素セル１００との間に設けられる。ダミーユニット２２６は、画素２２１〜２２４を含む単位画素セル１００と画素２３１〜２３４を含む単位画素セル１００との間に設けられる。ダミーユニット１１６、１２６及び２２６は、接続ユニット２１６、３１６及び３２６とは異なり、画素制御部３とは接続されず、常に単位画素セル１００の画素の出力ノード同士を電気的に非接続状態になるように構成されている。ダミーユニット１１６、１２６及び２２６は接続ユニットと同一構成を有しているのが望ましい。

本実施形態によれば、行方向の全ての単位画素セル１００間に接続ユニットもしくダミーユニットが配置されている。本実施形態は、レイアウトの不均一性に伴う寄生素子の影響の差を抑えることが可能である。

（第４の実施形態）
図９は、本発明の第４の実施形態による画素部２（図１）の構成例を示す図である。図９において、図８と同じ番号で示される部位は、図８のそれと同様である。以下、本実施形態が第３の実施形態と異なる点を説明する。図９では、ダミーユニット１１６、２１６、３１６、接続ユニット１２６、２２６及び３２６が、接続制御線１６−１、１６−２、１６−３、２６−１、２６−２及び２６−３にそれぞれ接続されている点が、図８と異なる。

本実施形態によれば、各ダミーユニット、接続ユニットを画素制御部３で独立に制御することが可能である。そのため、本実施形態は、上述した実施形態よりも、画素部２の信号を混合する組合せが多い特徴がある。

（第５の実施形態）
図１０は、本発明の第５の実施形態による画素部２（図１）の構成例を示す図である。図１０において、図８と同じ番号で示される部位は、図８のそれと同様である。以下、本実施形態が第３の実施形態と異なる点を説明する。図１０では、ダミーユニット１１６、２１６及び３１６が接続制御線１６に共通接続され、接続ユニット１２６、２２６及び３２６が接続制御線２６に共通接続され、更に１列目から３列目の画素の転送をそれぞれ独立して制御できる点が、図８と異なる。例えば、画素１１１、２１１及び３１１の転送部１０２は、異なる転送制御線１１−１、１１−２及び１１−３にそれぞれ接続されている。

本実施形態によれば、画素部２の信号を混合する際には、単位画素セル１００の接続数が各列で同じになるように構成されている。そのため、混合時、浮遊拡散領域に付随する容量の影響を、各列で同じにすることが可能である。

（第６の実施形態）
図１１は、本発明の第６の実施形態による画素部２（図１）の構成例を示す図である。図１１では、単位画素セル１００が、行方向に３つ、列方向に３つ配置され、画素制御部３により制御される例を示している。単位画素セル１００は、画素１１１、２１２、１１３及び２１４と、信号読み出し部１１５とを有する。上述した実施形態では、単位画素セル１００が４行１列の行列の画素配置で構成されているのに対し、図１１の実施形態では、２行２列の行列の画素配置で構成されている点が異なる。画素を構成する光電変換部１０１及び転送部１０２は、図３のそれと同等である。以下、本実施形態が第１の実施形態と異なる点を説明する。画素１１１、２１２、１１３及び２１４の転送部１０２の制御は、画素制御部３に接続された転送制御線１１−１、１１−２、１２−１及び１２−２から供給される制御信号により独立に制御される。同行に配置された画素の転送部１０２は、偶数列、奇数列で各行の転送制御線１１−１及び１１−２等にそれぞれ共通接続されている。同列に配置された信号読み出し部１１５、３１５及び５１５等の出力は、同列の垂直信号線１０３、２０３及び３０３に共通接続されている。３１６、５１６及び５２６は、単位画素セル１００の画素の出力ノード同士を接続するための接続ユニットである。１６及び２６は、接続ユニット３１６、５１６及び５２６を制御するための接続ユニット制御線であり、接続ユニット３１６及び５１６は、接続ユニット制御線１６に共通接続されており、接続ユニット５２６は、接続ユニット制御線２６に接続されている。

図１２は、図１１の画素部２の構成例を説明するための等価回路図である。これまでの実施形態と同様の部分に同様の符号を付し詳細な説明は省略する。画素制御部３に接続された転送制御線１１−１、１２−１、２１−１、２２−１、３１−１及び３２−１には、それぞれ、同行かつ奇数列に配置された転送トランジスタ１０２が共通接続されている。画素制御部３に接続された転送制御線１１−２、１２−２、２１−２、２２−２、３１−２及び３２−２には、それぞれ、同行かつ偶数列に配置された転送トランジスタ１０２が共通接続されている。更に、画素制御部３に接続された行選択制御線１５、２５及び３５には、それぞれ、同行に配置された選択トランジスタ１１８、１２８及び１３８等が共通接続されている。また、リセット線１７、２７、３７及びリセット制御線１８、２８、３８には、それぞれ、同行に配置されたリセットトランジスタ１１９、１２９及び１３９等が共通接続されている。また、垂直信号線１０３、２０３及び３０３には、それぞれ、同列に配置された行選択トランジスタ１１８、２１８及び３１８等が接続されている。電源線１０４、２０４及び３０４には、それぞれ、同列に配置された出力トランジスタ１１７、２１７及び３１７等が接続されている。

更に、図１２におけるトランジスタ２１６、３１６及び３２６は、単位画素セル１００同士を接続するための接続トランジスタである。接続トランジスタ２１６、３１６及び３２６は、複数の単位画素セル１００の画素の出力ノード同士を接続するように構成されている。接続トランジスタ２１６と３１６のゲートは、画素制御部３に接続された接続制御線１６で共通接続され、接続トランジスタ３２６のゲートは、画素制御部３に接続された接続制御線２６に接続されている。接続トランジスタ２１６、３１６及び３２６は、ゲートに印加される電圧によりオン／オフ制御されることで、単位画素セル１００の画素の出力ノード同士の接続を制御することが可能である。

図１３は、図１２の画素部２の信号読み出しを説明するためのタイミング図である。図１３において、信号名と併記されている番号は、図１２における制御線の番号と対応している。例えば、１５ＳＥＬ１は、図１２の行選択制御線１５に印加されるパルス名を示している。図１３は、１水平ブランキング期間において、１行目及び２行目は画素信号を読み出し、３行目及び４行目は蓄積動作を行い、５行目及び６行目は画素リセットを行う、ローリングシャッター動作の一例を示している。

時刻ｔ１において、リセット制御線１８のパルスＲＥＳ１がハイレベルとなると、リセットトランジスタ１１９、２１９及び３１９がオンとなり、１行目及び２行目の画素の浮遊拡散領域がリセット線１７から供給される電位にリセットされる。時刻ｔ２では、行選択制御線１５のパルスＳＥＬ１がハイレベルとなると、行選択トランジスタ１１８、２１８及び３１８がオンとなり、出力トランジスタ１１７、２１７及び３１７のソースが垂直信号線１０３、２０３及び３０３とそれぞれ電気的に接続される。次に、時刻ｔ３では、転送制御線１１−１のパルスＴＸ１１−１がハイレベルとなると、画素１１１、３１１及び５１１のトランジスタ１０２がオンすることにより、フォトダイオード１０１の電荷が浮遊拡散領域に転送される。この時、垂直信号線１０３、２０３及び３０３には、出力トランジスタ１１７、２１７及び３１７により、転送電荷に応じた電圧信号が出力される。更に、時刻ｔ４では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ５では、リセット制御線１８のパルスＲＥＳ１がハイレベルになると、１行目及び２行目の画素の浮遊拡散領域が再びリセットされる。引き続き、時刻ｔ６では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。その後、時刻ｔ７では、転送制御線１１−２のパルスＴＸ１１−２がハイレベルとなると、画素２１２、４１２及び６１２の信号が、垂直信号線１０３、２０３及び３０３にそれぞれ出力される。同様に、時刻ｔ８では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ９では、リセット制御線１８のパルスＲＥＳ１をハイレベルにする。その後、時刻ｔ１０では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。次に、時刻ｔ１１では、転送制御線１２−１のパルスＴＸ１２−１がハイレベルとなると、画素１１３、３１３及び５１３の信号が、垂直信号線１０３、２０３及び３０３にそれぞれ出力される。同様に、時刻ｔ１２では、リセット制御線１８のパルスＲＥＳ１をハイレベルにする。その後、時刻ｔ１３では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。次に、時刻ｔ１４では、転送制御線１２−２のパルスＴＸ１２−２がハイレベルとなると、画素２１４、４１４及び６１４の信号が、垂直信号線１０３、２０３及び３０３にそれぞれ出力される。更に、時刻ｔ１５では、リセット制御線１８のパルスＲＥＳ１をハイレベルにし、１行目及び２行目の画素の不純物拡散領域のリセットを行う。次に、時刻ｔ１６では、リセット制御線３８のパルスＲＥＳ３をハイレベルにする。その後、転送制御線３１−１、３１−２、３２−１及び３２−２のパルスＴＸ３１−１、ＴＸ３１−２、ＴＸ３２−１及びＴＸ３２−２をハイレベルにすることで、５行目及び６行目のフォトダイオード１０１のリセットが行われる。時刻ｔ３、ｔ７、ｔ１１及びｔ１４で垂直信号線１０３、２０３及び３０３に出力された画素信号は、図１のＣＤＳ回路４に出力される。光電変換装置１は、上記タイミングに基づき、全画素の信号を時系列に出力することが可能である。

図１４は、１水平ブランキング期間において、図１２の画素部２の信号を混合して読み出す場合を示したタイミング図である。図１４における信号名は、図１３と同様である。

時刻ｔ０において、接続制御線１６のパルスＣＯＮ１及び接続制御線２６のパルスＣＯＮ２がハイレベルとなると、接続トランジスタ２１６、３１６及び３２６がオンとなる。すると、各接続トランジスタ２１６、３１６及び３２６が接続されている単位画素セル１００の浮遊拡散領域同士が電気的に接続される。時刻ｔ１では、リセット制御線１８、２８及び３８のパルスＲＥＳ１〜ＲＥＳ３がハイレベルとなり、１〜６行目の浮遊拡散領域がリセットされる。時刻ｔ２では、行選択制御線１５のパルスＳＥＬ１をハイレベルとし、行選択トランジスタ１１８、２１８及び３１８をオンにする。その後、時刻ｔ３では、転送制御線１１−１、２１−１及び３１−１のパルスＴＸ１１−１、ＴＸ２１−１及びＴＸ３１−１がハイレベルとなると、１、３、５行目のうち奇数列画素の電荷転送が行われる。この時、垂直信号線１０３には、画素１１１の信号が出力される。垂直信号線２０３には、画素３１１と３２１の混合信号が出力される。垂直信号線３０３には、画素５１１、５２１及び５３１の混合信号が出力される。時刻ｔ４では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ５では、リセット制御線１８、２８及び３８のパルスＲＥＳ１〜ＲＥＳ３がハイレベルになると、１〜６行目の画素の浮遊拡散領域が再びリセットされる。引き続き、時刻ｔ６では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。その後、時刻ｔ７では、転送制御線１１−２、１２−１、２１−２、２２−１、３１−２及び３２−１のパルスＴＸ１１−２、ＴＸ１２−１、ＴＸ２１−２、ＴＸ２２−１、ＴＸ３１−２及びＴＸ３２−１がハイレベルとなる。すると、１、３、５行目の偶数列の画素と、２、４、６行目の奇数列の画素の電荷転送が行われる。この時、垂直信号線１０３には、画素２１２と１１３の混合信号が出力される。垂直信号線２０３には、画素４１２、３１３、４２２及び３２３の混合信号が出力される。垂直信号線３０３には、画素６１２、５１３、６２２、５２３、６３２及び５３３の混合信号が出力される。同様にして、時刻ｔ８では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。その後、時刻ｔ９では、リセット制御線１８、２８及び３８のパルスＲＥＳ１〜ＲＥＳ３がハイレベルになると、１〜６行目の画素の浮遊拡散領域をリセットする。次に、時刻ｔ１０では、行選択制御線１５のパルスＳＥＬ１をハイレベルにする。その後、時刻ｔ１１では、転送制御線１２−２、２２−２及び３２−２のパルスＴＸ１２−２、ＴＸ２２−２及びＴＸ３２−２がハイレベルとなると、２、４、６行目のうち偶数列画素の電荷転送が行われる。この時、垂直信号線１０３には、画素２１４の信号が出力される。垂直信号線２０３には、画素４１４と４２４の混合信号が出力される。垂直信号線３０３には、画素６１４、６２４及び６３４の混合信号が出力される。時刻ｔ１２では、行選択制御線１５のパルスＳＥＬ１をローレベルにする。時刻ｔ３、ｔ７及びｔ１１で垂直信号線１０３、２０３及び３０３に出力された画素信号は、図１のＣＤＳ回路４に出力される。光電変換装置１は、ＣＤＳ回路４に適切な信号保持機能を具備することで、上記タイミングに基づき、画素の混合数が異なる信号を同時に得ることが可能である。

本実施形態によれば、単位画素セル１００が、２行２列の画素共有で構成されている。そのため、Ｒ（赤）、Ｇ（緑）、Ｂ（青）ベイヤー配列のカラーフィルタを具備する場合に適している。例えば、画素１１１が赤フィルター、画素２１２、１１３が緑フィルター、画素２１４がＢフィルターに対応している場合は、図１４のタイミングに基づき、斜め方向に隣接した緑画素の混合が可能である。

（参考例）
図１５は、参考例による画素部２（図１）の構成例を示す図である。図１５において、図１１と同じ番号で示される部位は、図１１のそれと同様である。以下、本実施形態が第６の実施形態と異なる点を説明する。図１５では、接続ユニット１１６、１２６、３１６、３２６、５１６及び５２６が行方向の各単位画素セル１００間に全て配置され、接続ユニットは、それぞれ別の接続制御線に接続されている点が、図１１と異なる。例えば、接続部１１６、３１６及び５１６は、接続制御線１６−１、１６−２及び１６−３にそれぞれ接続されている。

本実施形態によれば、行方向の全ての単位画素セル１００間に接続ユニットが配置されていることから、レイアウトの不均一性に伴う寄生素子の影響の差を抑えることが可能である。また、本実施形態によれば、列方向の接続部を独立に制御できるため、画素部２の信号を混合する組合せを多く備えることが可能である。

第１〜第６の実施形態によれば、光電変換部に蓄積された電荷の加算数の異なる信号が同時に出力されるため、輝度に対応する信号レベルが異なる画像を複数同時に取得することができる。これにより、読み出し回数を減らすことができ、信号を高速に読み出すことが可能となる。

以上、第１〜第６の実施形態について説明したが、本発明はこれに限るものではない。例えば、上述した実施形態は、単位画素が４行１列又は、２行２列の画素共有で構成される例であったが、これに限るものではない。

上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００単位画素セル、１０１光電変換部、１０２転送部、１１５信号読み出し部、２１６，３１６，３２６接続部

Claims

光電変換部と前記光電変換部で生じた信号を読み出す信号読み出し部とを有する画素が２次元状に配列された光電変換装置であって、
第１の方向に沿って配列された複数の画素を有する第１の画素群と、
前記第１の方向に沿って配列された複数の画素を含む第２の画素群と、
前記第１の画素群に含まれる複数の画素の出力ノード間を電気的に接続する第１の接続部と、
前記第２の画素群に含まれる複数の画素の出力ノード間を電気的に接続する第２の接続部と、を有し、
前記第１の接続部により電気的に接続され得る出力ノードの数と、前記第２の接続部により電気的に接続され得る出力ノードの数とが異なることを特徴とする光電変換装置。
前記第１及び第２の画素群は複数の単位画素セルを有し、
各単位画素セルは、
複数の光電変換部と、各光電変換部に対応して設けられ、対応する前記光電変換部の電荷を前記信号読み出し部の入力ノードに転送する、複数の転送部とを有し、
前記第１の画素群の信号が読み出される、第１の信号線と、
前記第２の画素群の信号が読み出される、第２の信号線と、を有し、
前記第１の信号線には前記第１の画素群に含まれる複数の画素の信号が加算された信号が出力され、それと同時に、前記第２の信号線には前記第２の画素群に含まれる複数の画素の信号が加算された信号が出力されることを特徴とする請求項１に記載の光電変換装置。
前記信号読み出し部は、同一の前記単位画素セルに含まれる前記複数の光電変換部に共通に設けられていることを特徴とする請求項２に記載の光電変換装置。
前記第１の接続部は複数の接続ユニットを有し、前記第２の接続部は複数の接続ユニットを有し、前記第１の接続部に含まれる複数の接続ユニットのうちのいずれかと、前記第２の接続部に含まれる複数の接続ユニットのうちのいずれかとは、同一の接続制御線の信号に応じて接続を行うことを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
前記第１の接続部は、同一色の信号の電荷を加算することを特徴とする請求項１〜４のいずれか１項に記載の光電変換装置。