JP2008042347A - 撮像素子及びその制御方法、及び撮像装置 - Google Patents

Abstract

【課題】 ソースフォロワトランジスタのゲート電位を制御することで画素を選択する光電変換装置において、消費電力の低減と読み出し速度の向上を両立すること。
【解決手段】 ＰＤ（１０１、１０６）と、ＦＤ（１１１、１１２）と、ＰＤからＦＤへ電荷を転送する転送トランジスタ（１０２）と、ＰＤの電位変化に基づく信号を出力信号線（１１４）に読み出す増幅部と、ＦＤに、互いに異なる第１及び第２の電圧とを印加する電圧印加手段（ＶＲＥＳ、１０４、１０９）とを含む複数の画素（１１９、１２０）と、信号出力線に電流制御トランジスタ（１１５）を介して接続されたバイアス電流源（１１６）とを有し、電圧印加手段は、選択画素に含まれるＦＤに第１の電圧を印加し、非選択画素に含まれるＦＤに第２の電圧を印加することにより画素の選択動作を行い、電流制御トランジスタは、電圧印加手段が非選択画素のＦＤに第２の電圧を印加する処理を終了する前に、出力信号線とバイアス定電流源とを導通状態に切り替える。
【選択図】 図１

Description

本発明は、スキャナ、ビデオカメラ、デジタルスチルカメラ等の撮像装置に用いられる光電変換装置及びその駆動方法、及び当該光電変換装置を用いた撮像装置に関する。

近年、光電変換装置の進歩により、より高画質で安価なデジタルカメラが普及している。特に画素内に能動素子を持ち、周辺回路をオンチップ化できるＣＭＯＳセンサの性能向上はめざましく、広く使われるようになってきている。近年ではデジタルビデオカメラのような、高画質と高速動作を求められる製品にもＣＭＯＳセンサが普及している。

ＣＭＯＳセンサは、画素毎に電荷を増幅して光信号出力に変換するための能動素子を持っているが、画素毎の閾値ばらつきや、リセット時のｋＴＣノイズ（熱雑音）が画像の固定パターンノイズやランダムノイズの原因となる。これらのノイズを取り除くために、リセット後のリセットノイズ出力と電荷転送後の出力との差分を求めることで光信号のみを読み出すＣＤＳ（correlated double sampling）が提案されている。

また、画素数の増加に伴う画素の縮小化のために、通常、各画素から信号を出力する画素を選択するために用いられる、各画素内に構成された選択スイッチを無くした画素構成が提案されている（例えば、特許文献１参照）。ここで、従来の撮像素子の構成及び動作について、簡単に説明する。

図６は従来の撮像素子の一部を示す等価回路図、図７は図６に示す撮像素子の駆動タイミングを示すタイミングチャートである。

図６において、４０５はフォトダイオード、Ｑ１は転送スイッチ、Ｑ２はリセットスイッチ、Ｑ３はソースフォロアとして機能する増幅ＭＯＳアンプ、５０３は信号出力線、５１３は定電流源である。また、信号蓄積部５０６において、Ｃｓは光信号成分を含む信号を保持するための記憶容量であり、Ｑｓは光信号成分を含む信号を記憶容量Ｃｓに転送するための転送スイッチである。また、Ｃｎはノイズ信号を保持するための記憶容量であり、Ｑｎはノイズ信号を記憶容量Ｃｎに転送するための転送スイッチである。

図７において、リセット電源がローレベルからハイレベルに変化すると、行の選択が可能になる（図７の区間Ｄの開始）。この状態で、選択したい行のリセットスイッチＱ２をＯＮにすると、選択行の増幅ＭＯＳアンプＱ３のゲートの電圧のみがハイレベルになり、ＯＮ状態になる。一方、非選択行の増幅ＭＯＳアンプＱ３のゲート電圧はローレベルのままなのでＯＦＦ状態にある。従って、各列の信号出力線５０３につながれた定電流源５１３からの電流は、選択行の増幅ＭＯＳアンプＱ３にのみ流れ、選択行の増幅ＭＯＳアンプＱ３のゲートの電位に相当した電圧が信号出力線５０３に現れることになる。

続いて、選択行のリセットスイッチＱ２をＯＦＦし、増幅ＭＯＳアンプＱ３のゲートをフローティング状態にした後に、転送スイッチＱｎをＯＮし、リセット直後のノイズ成分を信号蓄積部５０６の容量Ｃｎに保持する（図７の区間Ａ）。

次に、転送スイッチＱｎをＯＦＦした後、選択行の転送スイッチＱ１をＯＮし、光信号成分をフォトダイオード４０５から増幅ＭＯＳアンプＱ３のゲートに転送する（図７の区間Ｂ）。そして、転送スイッチＱ１をＯＦＦすると、増幅ＭＯＳアンプＱ３のゲートには、ノイズ成分に光信号成分が重畳された電位が保持されることになる。この増幅ＭＯＳアンプＱ３のゲートの電位に相当する電圧が、信号出力線５０３に出力される。続いて、転送スイッチＱｓをＯＮし、ノイズ成分に光信号成分を読み出した信号を信号蓄積部５０６の容量Ｃｓに保持する（図７の区間Ｃ）。

転送スイッチＱｓをＯＦＦした後、リセット電源の電位をローレベルにし、更にリセットスイッチＱ２をＯＮすることで、増幅ＭＯＳアンプＱ３のゲートの電位を下げ、非選択状態にする（図７の区間Ｄの終了）。

このように、図６に示すような各画素が選択スイッチを持たない画素においては、リセットスイッチを用いて増幅ＭＯＳアンプＱ３のゲート電位を制御することで、読み出し行の画素の選択、非選択を制御している。

一方、各画素に選択スイッチを設けた構成においては、特許文献２に記載されているように、画素から信号を読み出す際にのみ定電流源を動作させ、信号出力線に接続して信号を読み出す構成が知られている。このように、信号の読み出し時にのみ定電流源を動作させるように制御することで、消費電力を低減することが可能である。

特開平１１−１１２０１８号公報 特開平０９−２４７５３７号公報

しかしながら、図６に示す構成においては、定電流源５１３が常に信号出力線５０３に接続され、動作しているために、特許文献２に記載されている構成及び駆動方法の定電流源と比較して、消費電力が大きいという問題があった。

上記課題を解決するために、本発明の光電変換装置は、光電変換部と、電荷保持部と、前記光電変換部から前記電荷保持部へ電荷を転送する転送部と、前記電荷保持部の電位変化に基づく信号を信号出力線に読み出す増幅部と、前記電荷保持部に、第１の電圧と、該第１の電圧と異なる第２の電圧と、を印加する電圧印加手段とを含む複数の画素と、前記信号出力線に導通、非導通を切り替えるスイッチ手段を介して接続された定電流源と、を有し、前記電圧印加手段は、選択画素に含まれる前記電荷保持部に前記第１の電圧を印加し、非選択画素に含まれる前記電荷保持部に前記第２の電圧を印加することにより画素の選択動作を行い、前記スイッチ手段は、前記電圧印加手段が前記非選択画素の前記電荷保持部に前記第２の電圧を印加する処理を終了する前に、前記信号出力線と前記定電流源とを導通状態に切り替える。

また、本発明の撮像装置は、上記光電変換装置を搭載したことを特徴とする。

また、光電変換部と、電荷保持部と、前記光電変換部から前記電荷保持部へ電荷を転送する転送部と、前記電荷保持部の電位変化に基づく信号を信号出力線に読み出す増幅部と、前記電荷保持部に、第１の電圧と、該第１の電圧と異なる第２の電圧と、を印加する電圧印加手段とを含む複数の画素と、前記信号出力線に導通、非導通を切り替えるスイッチ手段を介して接続された定電流源と、を有する光電変換装置の本発明の駆動方法は、前記スイッチ手段により前記信号出力線と前記定電流源とを非導通状態に設定する設定工程と、前記電圧印加手段により前記電荷保持部に前記第１の電荷を印加する第１の電圧印加工程と、前記電圧印加手段により、非選択画素の前記電荷保持部に前記第１の電圧を印加すると共に、選択画素の前記電荷保持部に前記第２の電圧を印加する第２の電圧印加工程と、前記第２の電圧印加工程の終了に先だって、前記スイッチ手段により前記信号出力線と前記定電流源とを非導通状態から導通状態に切り替える切替工程と、前記電荷保持部が前記第２の電圧を印加された状態で、前記光電変換部により変換された電荷を前記電荷保持部に転送する転送工程とを有する。

本発明によれば、ソースフォロワトランジスタのゲート電位を制御することで画素を選択する構成において、消費電力の低減と読み出し速度向上を両立することができる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

まず、図１及び図２を参照して、ソースフォロワトランジスタのゲート電位を制御することにより画素の選択を行う光電変換装置において、特許文献２に示すように定電流源と信号出力線との間にスイッチを挿入し、駆動した場合の動作について説明する。

図１は、選択トランジスタを省略したＣＭＯＳセンサの構成例を表す回路図である。説明を分かり易くする為に２画素分の回路を示しているが、実際には数十万から数百万を超える画素が２次元に配列されている。

図１において、１１９、１２０は単位画素、１０１、１０６はフォトダイオード（ＰＤ）等の光電変換部、１１１、１１２は、電荷を一時的に蓄積する電荷保持部、またはフローティングディフュージョンノード（ＦＤ）である。これは、後述する増幅手段の入力ノードともいえる。また、１０３及び１０８は、ＦＤ１１１、１１２に寄生する容量を概念的に示すものである。１０２、１０７はφＴＸにより駆動される転送トランジスタであり、転送トランジスタ１０２、１０７がＯＮすると、ＰＤ１０１、１０６に蓄積された電荷がＦＤ１１１、１１２に転送される。ＦＤ１１１、１１２の電位は、増幅手段であるソースフォロワトランジスタ１０５、１１０を介して信号出力線１１４に出力される。また、１１７は、信号出力線１１４の電圧出力を示す。

１１６はバイアス電流源、または定電流源であり、１１５はφＰＶＬＯＮにより駆動され、信号出力線１１４とバイアス電流源１１６との導通、非道通を制御する電流制御トランジスタである。このバイアス電流源１１６とトランジスタ１０５、１１０によりそれぞれソースフォロワが形成される。

また、１０４、１０９は、φＲｅｓにより駆動され、ＦＤ１１１、１１２の電位を制御する為の電圧印加手段としても機能するリセットトランジスタ、１１３はリセット電圧ＶＲＥＳをリセットトランジスタ１０４、１０９に供給するリセット信号線である。このリセット電圧ＶＲＥＳ及びリセットトランジスタ１０４、１０９を用いてＦＤ１１１、１１２の電位を制御することができる。選択画素のＦＤには高い電圧（第1の電圧）を印加し、非選択画素のＦＤには低い電圧（第2の電圧）を印加する。これにより、どの行の画素から電荷信号を読み出すか、行選択もしくは画素の選択を制御することができる。

次に、図１に示す構成を有する光電変換装置における信号電荷の読み出し動作について、特許文献２に記載されているように画素から信号を読み出す際にのみバイアス電流源１１６を動作させる場合について図２のタイミングチャートを参照して説明する。この制御は、消費電力量を削減することを目的としている。なお、ここでは単位画素１１９を選択行の単位画素とし、単位画素１２０を非選択行の単位画素として説明する。

先ず、リセット電圧ＶＲＥＳをローレベルにし、リセットトランジスタ１０４、１０９のφＲｅｓをハイレベルにして、リセットトランジスタ１０４、１０９をオンする（Ｔ１）。この動作によりＦＤ１１１、１１２にはローレベルが書き込まれる。この後、一旦φＲｅｓをローレベルにする（Ｔ２）。次に、リセット電圧ＶＲＥＳを高電位（ＶＤＤ）にし、選択行の単位画素１１９のリセットトランジスタ１０４のφＲｅｓのみをハイレベルにすることにより、ＦＤ１１１をハイレベルにする（Ｔ３）。以上の動作により、選択したい行の画素のフローティングディフュージョンノードのみ高い電位にリセットされ、信号出力線１１４の電位は選択された行のソースフォロワ動作により決定される。

続いて、リセットトランジスタ１０４のφＲｅｓをローレベルにし（Ｔ４）、リセットトランジスタ１０４をオフ状態としてから電流制御トランジスタ１１５のゲート電位φＰＶＬＯＮをハイレベルにする（Ｔ５）。その後、一定時間経過してからリセットノイズ信号を信号φＴｎがハイレベルとなるタイミングで不図示のサンプルホールド回路にサンプルホールドする（Ｔ６）。次に、転送トランジスタ１０２のゲート電位φＴｘをハイレベルにして転送ゲート１０２をオンすることにより、ＰＤ１０１からの光電荷をＦＤ１１１に転送する（Ｔ７）。その後、出力端子１１７の電位を電荷転送後の信号として信号φＴｓのタイミングで不図示のサンプルホールド回路にサンプルホールドする（Ｔ８）。その後、Ｔ８でサンプルホールドした電荷転送後の信号出力と、Ｔ６でサンプルホールドしたリセットノイズ信号の差分をとることで、入射光に応じた光電荷に対応する光信号を読み出すことが可能である。

以上説明したように制御することにより、画素部に選択トランジスタを設けなくともＰＤからの光電荷を読み出すことが可能になるため、画素数の増加に伴う画素の縮小化に対応することができる。

しかしながら、図２に示すように駆動を行った場合には、出力信号線１１４の電位は、ＦＤ１１１、１１２に供給される電圧により変化する。従来のように、ソースフォロワトランジスタ１０５、１１０と信号出力線１１４との間に選択トランジスタを設けた場合には、ソースフォロワトランジスタ１０５、１１０が信号出力線１１４から電気的に分離される。従って、信号出力線１１４はＦＤ１１１、１１２の電位変化の影響が少ない。したがって、選択トランジスタを設けた場合には、信号出力線１１４に接続されている電流源を読み出しに必要な時にのみ導通させることにより、消費電力の低減を図ることができた。

これに対し、図１に示す構成ではＦＤ１１１、１１２の電位を制御することで画素を選択するため、この画素選択動作の際にＦＤ１１１、１１２の電位が変化するため、それに追従して信号出力線１１４の電位も変化する場合がある。つまり、ＶＲＥＳとしてハイレベルであるＶＤＤが供給されると、ＦＤ１０４がＶＤＤによりリセットされ、その影響を受けて信号出力線１１４の電位が上昇する。そして、その後φＲｅｓがＯＦＦすると、再び信号出力線１１４の電位が下降する。

このように信号出力線１１４の電位が変化する場合には、画素選択後のノイズ信号をサンプルするタイミング（Ｔ６）は、ある程度信号出力線１１４の電位が落ち着くまで待つ必要がある。この信号出力線１１４の電位変化は信号出力線１１４がフローティング状態になっている場合、つまりφＰＶＬＯＮがＯＦＦになっている時には、特に所定電位で安定するまでの時間が必要となり、信号読出しに時間を要することとなる。

一方、信号読み出し時間を短縮するだけであれば、例えば、図３のタイミングチャートに示すように、φＰＶＬＯＮを常にオンしておけばよい。しかしながら、このように制御すると、バイアス電流源１１６が駆動し続けることになるため、図６に示す電流制御トランジスタ１１５が無い構成と比較して、消費電力量を削減することができない。

以下の説明では、上述する問題点を解決するための撮像装置の駆動方法について説明する。

＜第１の実施形態＞
本発明の第１の実施形態においては、上述した図１と同じ構成の光電変換装置を用いるため、ここでは説明を省略する。

図４は本発明の第１の実施形態による光電変換装置の駆動タイミング及び出力信号を示すタイミングチャートである。以下、このタイミングチャートを参照して、本第１の実施形態における読み出し動作について説明する。

まず、リセット電圧ＶＲＥＳをローレベルにし、φＲｅｓとしてハイレベルにして、リセットトランジスタ１０４、１０９をオンする（ｔ１）。この動作によりＦＤ１１１、１１２にはローレベルが書き込まれる。

次に、本第１の実施形態においては、ｔ２において、電流制御トランジスタ１１５のゲートパルスφＰＶＬＯＮをハイレベルにする。この後、一旦φＲｅｓをローレベルにする（ｔ３）。ここで、φＰＶＬＯＮをハイレベルにするタイミング（ｔ２）は、後述する選択行のリセットトランジスタ１０４のゲート電位をローレベルにするタイミング（ｔ６）よりも早ければどこでも構わない。バイアス電流源１１６が動作するまでは、信号出力線１１４は浮動状態にあるため、出力電位は安定しない。そして、バイアス電流源１１６が動作し始めると、ある程度の時間をおいて、出力電位が安定する。

その後、φＲｅｓをローレベルにしてリセットトランジスタ１０４、１０９を一旦ＯＦＦにする。次に、ＶＲＥＳを高電位（ＶＤＤ）にし、リセットトランジスタ１０４へのφＲｅｓのみをハイレベルにすることにより、選択行の単位画素セル１１９のＦＤ１１１のみがＶＤＤによりリセットされる（ｔ５）。これにより、ＦＤ１１１の高電位がソースフォロワトランジスタ１０５を介して信号出力線１１４に読み出される。

その後、リセットトランジスタ１０４へのφＲｅｓをローレベルに戻すと、ＦＤ１１１は浮動状態となる（ｔ６）。この後、ＦＤ１１１が浮動状態あるため、信号出力線１１４の電圧も若干変化するが、φＰＶＬＯＮを早めにオンしておくことで、図２に示す制御よりもより早いタイミングで安定した電位に落ち着く（ｔ６’）。これ以降のタイミングで、出力１１７の電圧をφＴｎがハイレベルとなるタイミングで不図示のサンプルホールド回路にリセットノイズ信号としてサンプルホールドする（ｔ７）。次に、転送トランジスタ１０２のゲート電位φＴｘをハイレベルにして転送ゲート１０２をオンすることにより、ＰＤ１０１からの光電荷をＦＤ１１１に転送する（ｔ８）。

その後、出力１１７の電圧を電荷転送後の信号として信号φＴｓがハイレベルとなるタイミングで不図示のサンプルホールド回路にサンプルホールドする（ｔ９）。その後、ｔ９でサンプルホールドした電荷転送後の信号出力と、ｔ７でサンプルホールドしたリセットノイズ信号との差分をとることで、入射光に応じた光電荷に対応する光信号を得ることができる。

上述したように、図２に示す駆動方法では、リセットノイズ信号をサンプリングするのに、リセットトランジスタ１０４へのφＲｅｓをローレベルにしてから（Ｔ４）から、リセットノイズ信号のサンプリングするまでに（Ｔ６）まで時間が掛かる。また、図３に示す駆動方法では、消費電力を削減することができない。これに対し、図４に示す第１の実施形態における駆動方法では、選択行のリセットトランジスタ１０４へのφＲｅｓをローレベルにするタイミング（ｔ６）よりも早くφＰＶＬＯＮをハイレベルにする（ｔ２）。これにより、φＲｅｓをローレベルにした後（ｔ６）、リセットノイズ信号がすぐに信号出力線１１４に現れる（ｔ６’）ので、φＲｅｓをローレベルにした後、すぐにリセットノイズ信号のサンプリングをすることが可能になる。従って、図２の駆動方法では選択行のφＲｅｓをオフしてから読み出しを行うまでＴ４〜Ｔ６が掛かっていたが、本第１の実施形態の駆動方法では、消費電力を削減しつつ、ｔ６〜ｔ７に短縮することができる。これにより、水平ブランキング時間を短縮できるので、撮像素子の高速な動作が可能となる。

＜第２の実施形態＞
次に、図５を参照して、上記第１の実施形態で説明した光電変換装置を用いた撮像装置について説明する。

図５において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を撮像素子４に結像させるレンズ、３はレンズ２を通った光量を可変制御するための絞りである。４はレンズ２により結像された被写体光学像を画像信号として取り込むための固体撮像素子（上記第１の実施形態で説明した光電変換装置に対応する）、５は、固体撮像素子４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路である。また、６は撮像素子４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部である。８は撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７に、各種タイミング信号を出力するタイミング発生部であり、５〜８の各回路は固体撮像素子４と同一チップ上に形成しても良い。

９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶する為のメモリ部である。１１は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部、１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信する為のインターフェース部である。

次に、図５に示す構成を有する撮像装置における撮影時の動作について説明する。

バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。

その後、露光量を制御する為に、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。全体制御・演算部９は、信号処理部７により所定の信号処理がされたデータを基に測光を行い、その結果により明るさを判断し、露出の演算を行う。そして得られた露出に応じて絞り３を制御する。

次に、撮像素子４から出力された信号を基に、全体制御・演算部９は高周波成分を取り出し、被写体の合焦状態の演算を行う。その後、レンズ２を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ２を駆動してから合焦状態の判断を行う。そして、合焦が確認された後に本露光を始める。

露光が終了すると、撮像素子４から出力された画像信号は撮像信号処理回路５において補正等がされ、Ａ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部１０に書き込まれる。

その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。

また、外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

本発明の実施の形態における光電変換装置の画素構成を示す等価回路図である。 図１に示す画素を従来の方法で駆動する場合の駆動タイミング及び出力信号を示すタイミングチャートである。 図１に示す画素を別の方法で駆動する場合の駆動タイミング及び出力信号を示すタイミングチャートである。 本発明の第１の実施形態における図１に示す画素の駆動タイミング及び出力信号を示すタイミングチャートである。 本発明の第２の実施形態における撮像装置の構成を示すブロック図である。 従来の光電変換装置の一部の構成を示す等価回路図である。 図６に示す光電変換装置の駆動タイミングを示すタイミングチャートである。

符号の説明

１ バリア
２ レンズ
３ 絞り
４ 固体撮像素子
５ 撮像信号処理回路
６ Ａ／Ｄ変換器
７ 信号処理部
８ タイミング発生部
９ 全体制御・演算部
１０ メモリ部
１１ 記録媒体制御インターフェース（Ｉ／Ｆ）部
１２ 記録媒体
１３ 外部インターフェース（Ｉ／Ｆ）部
１０１、１０６ フォトダイオード
１０２、１０７ 転送トランジスタ
１０３、１０８ フローティングディフュージョンノード
１０４、１０９ リセットトランジスタ
１０５、１１０ ソースフォロアトランジスタ
１１１、１１２ フローティングディフュージョンノード
１１３ リセット信号線
１１４ 出力信号線
１１５ 電流制御トランジスタ
１１６ バイアス電流源
１１７ 出力
１１９、１２０ 単位画素

Claims (6)

1. 光電変換部と、電荷保持部と、前記光電変換部から前記電荷保持部へ電荷を転送する転送部と、前記電荷保持部の電位変化に基づく信号を信号出力線に読み出す増幅部と、前記電荷保持部に、第１の電圧と、該第１の電圧と異なる第２の電圧と、を印加する電圧印加手段とを含む複数の画素と、
   前記信号出力線に導通、非導通を切り替えるスイッチ手段を介して接続された定電流源と、を有し、
   前記電圧印加手段は、選択画素に含まれる前記電荷保持部に前記第１の電圧を印加し、非選択画素に含まれる前記電荷保持部に前記第２の電圧を印加することにより画素の選択動作を行い、
   前記スイッチ手段は、前記電圧印加手段が前記非選択画素の前記電荷保持部に前記第２の電圧を印加する処理を終了する前に、前記信号出力線と前記定電流源とを導通状態に切り替えることを特徴とする光電変換装置。
2. 制御手段を更に有し、該制御手段は、
   前記スイッチ手段により前記信号出力線と前記定電流源間を非導通状態に設定し、
   前記電圧印加手段により全画素の前記電荷保持部に第２の電圧を印加し、非選択画素の前記電荷保持部を第２の電圧に基づく電位に保ちつつ、選択画素の前記電荷保持部に第１の電圧を印加し、
   前記第２の電圧の印加の終了に先だって、前記スイッチ手段により前記信号出力線と前記定電流源間を非導通状態から導通状態に切り替え、
   前記選択画素の前記電荷保持部が前記第１の電圧に基づく電位にある状態で、前記選択画素の前記光電変換部により変換された電荷を該選択画素の前記電荷保持部に転送するように制御することを特徴とする請求項１に記載の光電変換装置。
3. 前記制御手段は、前記電圧印加手段により全画素の前記電荷保持部に前記第２の電圧の印加を開始してから、前記選択画素の前記電荷保持部に前記第１の電圧を印加する処理を終了するまでの間に切り替えを行うことを特徴とする請求項２に記載の光電変換装置。
4. 光電変換部と、電荷保持部と、前記光電変換部から前記電荷保持部へ電荷を転送する転送部と、前記電荷保持部の電位変化に基づく信号を信号出力線に読み出す増幅部と、前記電荷保持部に、第１の電圧と、該第１の電圧と異なる第２の電圧と、を印加する電圧印加手段とを含む複数の画素と、前記信号出力線に導通、非導通を切り替えるスイッチ手段を介して接続された定電流源と、を有する光電変換装置の駆動方法であって、
   前記スイッチ手段により前記信号出力線と前記定電流源とを非導通状態に設定する設定工程と、
   前記電圧印加手段により前記電荷保持部に前記第１の電荷を印加する第１の電圧印加工程と、
   前記電圧印加手段により、非選択画素の前記電荷保持部に前記第１の電圧を印加すると共に、選択画素の前記電荷保持部に前記第２の電圧を印加する第２の電圧印加工程と、
   前記第２の電圧印加工程の終了に先だって、前記スイッチ手段により前記信号出力線と前記定電流源とを非導通状態から導通状態に切り替える切替工程と、
   前記電荷保持部が前記第２の電圧を印加された状態で、前記光電変換部により変換された電荷を前記電荷保持部に転送する転送工程と
   を有することを特徴とする駆動方法。
5. 前記切替工程では、前記第１の電圧印加工程開始後、前記第２の電圧印加工程終了までの間に切り替えを行うことを特徴とする請求項４に記載の駆動方法。
6. 請求項１乃至３のいずれかに記載の光電変換装置を搭載したことを特徴とする撮像装置。

Images